JP2006133315A - 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 - Google Patents

平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 Download PDF

Info

Publication number
JP2006133315A
JP2006133315A JP2004319649A JP2004319649A JP2006133315A JP 2006133315 A JP2006133315 A JP 2006133315A JP 2004319649 A JP2004319649 A JP 2004319649A JP 2004319649 A JP2004319649 A JP 2004319649A JP 2006133315 A JP2006133315 A JP 2006133315A
Authority
JP
Japan
Prior art keywords
film
chemically amplified
resist film
antireflection film
amplified resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004319649A
Other languages
English (en)
Inventor
Shunsuke Isono
俊介 磯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004319649A priority Critical patent/JP2006133315A/ja
Priority to US11/258,995 priority patent/US20060094204A1/en
Publication of JP2006133315A publication Critical patent/JP2006133315A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Abstract

【課題】 デュアルダマシン構造形成時に、レジストパターンの解像不良を生じる反応阻害物質を除去する。
【解決手段】 露光に伴って発生する酸性物質との反応により、露光部が現像液に可溶（あるいは、不溶）となる化学増幅型レジスト膜の形成面の平坦化を行う平坦化材料、または、前記化学増幅型レジスト膜の直下に塗布される反射防止膜形成材料の少なくとも一方に、光酸発生剤または熱酸発生剤を含有する材料を使用する。前記材料が光酸発生剤を含有する場合は、化学増幅レジスト膜の形成前に全面露光を行い、また、前記材料が熱酸発生剤を含有する場合は、化学増幅レジスト膜の露光前に加熱を行うことで、酸性物質を発生させる。これにより、下層の炭素含有シリコン酸化膜等の低誘電率膜からなる第２の絶縁膜４等の中に存在する窒素に起因した塩基性物質を、当該材料の酸性物質で除去し、化学増幅型レジスト膜に拡散することを防止する。
【選択図】図１

Description

本発明は、平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法に関し、特に、ダマシン構造を有する半導体装置の製造に好適な平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法に関するものである。
近年、動作速度の高速化、低消費電力化等を目的として、半導体集積回路の微細化、高集積化が著しく進んでいる。しかし、このような微細化、高集積化に伴って、集積回路を構成する各素子の接続のために形成される多層構造配線の配線抵抗および寄生容量は大きくなり、配線の遅延時間が集積回路の高速化を制限する要因になっている。
この対策として、従来のアルミニウムよりも抵抗率の低い銅を配線材料とし、無機材料または有機材料からなる様々な低誘電率材料を層間絶縁膜とした多層構造配線が採用されるようになった（図３）。
配線材料として使用される銅はエッチングによる加工が困難であるため、多層構造配線を形成する手法には、絶縁膜に形成したトレンチパターンに銅を埋め込み、化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）法により、銅配線の上面の平坦化を行う、いわゆる、ダマシンプロセスが用いられている。
ここで、図面に基づいて、ダマシンプロセスを簡単に説明する。なお、図４は、ダマシンプロセスの工程を示す断面図である。なお、図４に示す工程は、上記トレンチパターンの形成に先立って、当該トレンチパターンが形成される絶縁膜の下層に既に形成された配線と、当該トレンチパターンに埋め込まれる配線とを接続するためのスルーホールを形成し、このスルーホールとトレンチパターンとに同時に銅を埋め込む、いわゆる、ビアファーストのデュアルダマシン構造を形成する工程を示している。
図４（ａ）に示すように、まず、公知の微細加工技術を使用して第１の絶縁膜１中に銅配線２が埋め込まれた構造を有する第１の配線層２１が半導体基板２０上に形成される。
第１の配線層２１上には、図４（ｂ）に示すように、シリコン窒化炭化膜（ＳｉＣＮ）等からなるエッチングストッパ膜３が、また、その上面に炭素含有シリコン酸化膜（ＳｉＯＣ）等の比誘電率が３以下の低誘電率膜からなる第２の絶縁膜４、及びシリコン酸化膜（ＳｉＯ2）等からなるキャップ膜５が順に化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法等によって堆積される。また、キャップ膜５の上面には、反射防止膜６、及びフォトレジスト７が順に塗布される。
次に、公知のフォトリソグラフィ法により、第１の配線層２１の銅配線２と、第１の配線層２１よりも上層に形成される銅配線とを接続するスルーホール８の形成領域の露光が行われるとともに当該露光部の現像が行われ、図４（ｃ）に示すような、スルーホール８の形成領域に開口を有するレジストパターン７ａが形成される。
そして、図４（ｄ）に示すように、このレジストパターン７ａをエッチングマスクとして、反射防止膜６、キャップ膜５、及び第２の絶縁膜４が公知のドライエッチング法等を用いて順次エッチングされ、スルーホール８が形成される。なお、ドライエッチングが完了した後に、エッチングマスクとして使用されたレジストパターン７ａと反射防止膜６とが、アッシングや有機洗浄等により除去される。
続いて、第２の絶縁膜４、及びキャップ膜５の上部に銅配線を形成するための加工が行われる。
図４（ｅ）に示すように、まず、スルーホール８により構成されている段差を平坦化するために、平坦化材料９（埋め込み材）がキャップ膜５の上方から全面に塗布された後、スルーホール８を除く部分に塗布された平坦化材料９がドライエッチング等により除去される。そして、図４（ｆ）に示すように、キャップ膜５及びスルーホール８に充填された平坦化材料９上の全面に再び反射防止膜６が塗布された後、当該反射防止膜６の上面にフォトレジスト７が塗布される。
次に、図４（ｇ）に示すように、フォトレジスト７に配線トレンチパターン１０を形成するための露光、及び現像が行われ、これにより形成されたレジストパターン７ｂをエッチングマスクとして、反射防止膜６、キャップ膜５、第２の絶縁膜４、及びスルーホール８の内部に充填された平坦化材料９のドライエッチングが行われる。
そして、レジストパターン７ｂと反射防止膜６とスルーホール８内に残留した平坦化材料９が除去された後、全面ドライエッチングによりスルーホール８の下部に存在するエッチングストッパ膜３が除去される。また、配線トレンチパターン１０の表面、及び露出したスルーホール８の表面に、スパッタ法によって、ＴａＮ／Ｔａ（下層：タンタルナイトライド、上層：タンタル）の積層構造を有するメタルバリア層１１ａが形成される。このメタルバリア層１１ａ上には、スパッタ法により、銅の薄膜が形成され、当該銅膜を電極とした電界めっきによって、スルーホール８の内部、及び配線トレンチパターン１０の内部に銅１１ｂが堆積される。この後、ＣＭＰ法により銅配線１１及びキャップ膜５の上面の平坦化がなされ、図４（ｈ）に示すような、デュアルダマシン構造を有する多層構造配線が完成される。なお、以下ではエッチングストッパ膜３、第２の絶縁膜４、キャップ膜５、及び銅配線１１を第２の配線層２２という。
さて、上述のダマシンプロセスでは、一般に、化学増幅型レジストがフォトレジスト７として使用されている。公知のように、化学増幅型レジストは、光を当てることによりレジスト中に含まれる酸発生剤が酸性物質を発生する。
例えば、ポジ型の化学増幅型レジストでは、この酸性物質は、レジストの主成分であるアクリル系樹脂等に結合されるとともに、当該レジストが現像液に溶解することを阻害する保護基を、アクリル系の樹脂から離脱させてレジストを現像液に可溶な構造に変化させる。一方、ネガ型の化学増幅型レジストでは、上記酸性物質は、レジストの主成分であるアクリル系樹脂等に結合され、当該レジストを現像液に溶解させる反応基をアクリル系樹脂から離脱させるとともに、反応基離脱後のアクリル系樹脂を重合させてレジストを現像液に不溶な構造に変化させる。
そして、以上のようなアクリル系樹脂と酸性物質とが反応する際には、酸性物質が反応性生物として副次的に生成されるため（上記離脱された保護基あるいは反応基）、露光された部分ではアクリル系樹脂の構造を変化させる反応が連続的に進む。
しかしながら、上述の構成において、スルーホール８の近傍に配線トレンチパターン１０を形成する場合には、レジストポイズニング現象なる不具合が発生する。
レジストポイズニング現象とは、配線トレンチパターン１０の下層に形成されている炭素含有シリコン酸化膜からなる第２の絶縁膜４中に存在する例えばアミン等の窒素成分に起因した塩基性物質や、第１の絶縁膜１、エッチングストッパ膜３、キャップ膜５に含まれる窒素成分に起因した塩基性物質（以下、反応阻害物質という。）が第２の絶縁膜４あるいはスルーホール８を通ってフォトレジスト７中に拡散するために生じる現象である。
すなわち、第２の絶縁膜４あるいはスルーホール８を通ってフォトレジスト７中に拡散した反応阻害物質は、配線トレンチパターン１０を形成するための露光の際に、酸発生剤から生じた酸性物質を中和する。この結果、上述の連続的な酸発生反応は阻害され、フォトレジスト７の露光部は、上述のアクリル系樹脂の構造を変化させる上述の反応が十分に進まず現像不良が発生するのである。
このため、ポジ型の化学増幅型レジストを使用した場合には、このレジストポイズニング現象の発生により、本来現像時に溶解すべきレジストが溶解せずに残ってしまうことになる。例えば、図５（ａ）に示すように、レジストパターン７ｂの底部のスルーホール８上にレジスト残りＸが生じた場合には、図５（ｂ）に示すようにスルーホール８の上部周縁にフェンスと呼ばれる絶縁膜のエッチング残り３０が発生することになる。また、図５（ｃ）に示すように、レジストパターン７ｂの底部全体にレジスト残りＹが発生した場合には、図５（ｄ）に示すように、配線トレンチパターン３１が浅く形成されることになる。
一方、ネガ型の化学増幅型レジストを使用した場合には、上述のレジストポイズニング現象が発生すると、本来パターンとして残存すべきレジスト（特に、底部）が、現像液に可溶な状態になってしまう。このような現象が、スルーホール８の近傍に形成されるレジストパターン７ｂに発生すると、例えば、図５（ｅ）に示すように、レジストパターンの欠損Ｚが生じる可能性がある。この場合には、隣接する２つの配線を電気的に分離する絶縁膜３２が形成されず、両配線が短絡してしまうことになる。
いずれの場合であっても、配線トレンチパターンが正常に形成できない状態であり、第１の配線層１１の銅配線２と第２の配線層２２の銅配線１１との接続は、半導体装置の配線としては不良となる。また、上述のように第２の絶縁膜４として低誘電率膜を採用した場合には、レジストポイズニング現象の発生頻度が高く、特に問題となっている。
この対策として、後掲の特許文献１には、配線トレンチパターンの形成に先立って、加工対象にアニール処理、ＵＶ照射処理、プラズマ処理、有機溶媒処理を施すことにより、上記反応阻害物質を除去する方法が開示されている。
特開２００３−２２９４８１号公報
しかしながら、特許文献１に開示された各処理を行うことには、以下に示す不具合が発生する可能性がある。
まず、反応阻害物質を脱離させるために基板（加工対象）を昇温するアニール処理は、基板に熱ストレスを与えるため、各絶縁膜に変形応力が蓄積する可能性がある。このように蓄積された応力は、ストレスマイグレーションの原因となり配線構造の信頼性を低下させる可能性がある。また、この応力の蓄積を回避するために、比較的低温でアニール処理を行った場合には、アニール処理に時間を要してしまう。
一方、ＵＶ照射処理は、例えば、第２の絶縁膜４に有機材料からなる低誘電率膜を採用した場合、当該低誘電率膜を変質させてしまう可能性がある。
また、プラズマ処理は、加工対象の表面に物理的なダメージを与えるとともに、加工対象の表面を少なからず変質させてしまう。さらに、有機溶媒処理では、膜組成が粗である低誘電率膜に、有機溶媒が浸透してしまうため、有機成分が低誘電率膜中に残留することが考えられる。このように、絶縁膜中に残留した有機成分は、マイグレーション等により、配線の信頼性を低下させる原因となってしまう。
本発明は、上記従来の事情に基づいて提案されたものであって、絶縁膜等に何等不具合を生じさせることなく、反応阻害物質を除去することができる平坦化材料、反射防止膜形成材料及びこれを用いた半導体装置の製造方法を提供することを目的とする。
本発明は、上記課題を解決するために、以下の技術的手段を採用している。まず、本発明に係る第１の発明は、化学増幅型レジストからなるレジストパターンをマスクとしてエッチング加工がなされる加工対象の凹部に充填される平坦化材料を前提としている。そして、本発明の平坦化材料は、前記化学増幅型レジスト膜よりもエッチングレートが高く、且つ、光酸発生剤または熱酸発生剤を含有することを特徴としている。
なお、上記光酸発生剤は、オニオム塩化合物、スルホン酸エステル化合物、ハロゲン系化合物、スルホン系化合物の中から選択された少なくともいずれか１つを含有することが好ましく、前記熱酸発生剤は、少なくともスルホン酸エステル化合物を含有することが好ましい。
さらに、前記光酸発生剤または前記熱酸発生剤は、前記平坦化材料の主成分であるベースポリマに対して、０．１〜１０重量％の割合で含有されることが好ましい。
また、本発明に係る第２の発明は、化学増幅型レジスト膜の直下に塗布される反射防止膜形成材料を前提としている。そして、本発明の反射防止膜形成材料は、前記化学増幅型レジスト膜よりもエッチングレートが高く、且つ、光酸発生剤または熱酸発生剤を含有することを特徴としている。
なお、光酸発生剤及び熱酸発生剤には、本発明の平坦化材料と同一の光酸発生剤及び熱酸発生剤を採用することができる。また、本発明の反射防止膜形成材料は、主成分であるベースポリマに対して、０．１〜１０重量％の割合で前記光酸発生剤または前記熱酸発生剤を含有していることが好ましい。
一方、他の観点では、本発明は、上記平坦化材料、及び／または、上記反射防止膜形成材料を用いた半導体装置の製造方法を提供することができる。
本発明に係る半導体装置の製造方法は、凹部に平坦化材料が充填された加工対象、及び／または、反射防止膜が形成された加工対象に、化学増幅型レジスト膜からなるレジストパターンをマスクとして、エッチング加工を行う半導体装置の製造方法を前提としている。そして、本発明の半導体装置の製造方法は、前記平坦化材料、及び／または、前記反射防止膜形成材料として、化学増幅型レジスト膜よりもエッチングレートが高く、且つ、光酸発生剤または熱酸発生剤を含有する材料を使用する。
さらに、本発明の半導体装置の製造方法では、前記平坦化材料、及び／または反射防止膜が、光酸発生剤を含有する場合には、当該材料を露光することで酸性物質を発生させる。また、前記平坦化材料、及び／または、反射防止膜が、熱光酸発生剤を含有する場合には、当該材料を加熱することで酸性物質を発生させる。
本発明によれば、レジストポイズニング現象の原因物質である反応阻害物質が化学増幅型レジスト膜中に拡散することを防止することができ、確実にデュアルダマシン構造を有する多層構造配線を形成することができる。
また、本発明によれば、従来の製造工程に加えて、例えば、全面露光の工程を加えることにより、あるいは、工程数を増加させることなく、非常に容易に、反応阻害物質の除去を行うことができる。
以下、本発明に係る実施の形態を、図面を参照しながら詳細に説明する。
（実施の形態１）
図１は本発明に係る平坦化材料を使用した半導体装置の製造プロセスを示す断面図である。
本発明で使用する平坦化材料は、非感光性のベースポリマを主成分とし、オニオム塩化合物、スルホン酸エステル化合物、ハロゲン系化合物、スルホン系化合物の中から選択された少なくともいずれか１つの光酸発生剤を含有する。上記ベースポリマは、当該平坦化材料上に塗布される化学増幅型レジスト膜に比べてエッチングレートが高い材料であればよく、その材質は特に限定されるものではない。例えば、従来から平坦化材料に使用されているベースポリマを使用することができる。
また、光酸発生剤は、露光源として使用される、例えば、ＫｒＦレーザ、ＡｒＦレーザＦ2レーザ等からの光が照射された際に、酸性物質を発生する物質であれば特に限定されるものではない。例えば、フタルイミドトリフルオロメタンスルホネート、ジニトロベンジルトシレート、n-デシルジスルホン、ナフチルイミドトリフルオロメタンスフォネート、ジフェニルヨード塩ヘキサフルオロホスフェート、ジフェニルヨード塩ヘキサフルオロアルセネート、ジフェニルヨード塩ヘキサフルオロアンチモネート、ジフェニルバラメトキシフェニルトリフレート、ジフェニルバラトルエニルトリフレート、ジフェニルパラーt-ブチルフェニルトリフレート、ジフェニルバライソブチルフェニルトリフレート、トリフェニルスルホニウムヘイサフルオロアルセネート、トリフェニルフルホニウムヘキサフルオロホスフェート、トリフェニルスルホニウムトリフレート、およびジブチルナフチルスルホニウムトリフレート等を使用することができる。
なお、上記光酸発生剤は、ベースポリマに対して、０．１〜１０重量％の割合で含有されることが好ましい。０．１重量％より含有量が少ないと酸性物質の発生量が少なくなり、後述の効果が得難くなるからである。また、１０重量％より含有量が多いと酸性物質の発生量が過多となり、当該酸性物質が上記化学増幅型レジスト膜に作用する恐れがあるからである。
なお、上記平坦化膜材料は、例えば、９０ｎｍ程度の径のスルーホールを充填することができるように、塗布時の粘度が３×１０-3Ｐａ・ｓ以下に調整されていることが好ましい。
さて、上記平坦化材料を使用した場合の半導体装置の製造プロセスを以下で説明する。
図４で説明した従来の製造プロセスと同様に、まず、図１（ａ）〜（ｄ）に示すように、シリコン基板等の半導体基板２０上にシリコン酸化膜からなる第１の絶縁膜１に第１の配線トレンチパターンをフォトリソグラフィ法及びドライエッチング法等により形成し、当該配線トレンチパターン内に、タルナイトライドとタンタルとからなるバリアメタル層２ａ及び銅２ｂとからなる第１の金属配線２をＣＭＰにより形成する（図１（ａ））。
次に、第１の絶縁膜１上および第１の金属配線２上にシリコン窒化炭化膜からなるエッチングストッパ膜３をＣＶＤ法により５０ｎｍ堆積する。続いて、炭素含有シリコン酸化膜等の無機材料や、有機材料からなる比誘電率が例えば３以下の低誘電率膜等からなる第２の絶縁膜４を４５０ｎｍ堆積し、第２の絶縁膜４上に、シリコン酸化膜等からなるキャップ膜５をＣＶＤ法により５０ｎｍ堆積する。なお、エッチングストッパ膜３は、第２の絶縁膜４をドライエッチングする際のエッチングガスによりエッチングされにくい材質であればよく、キャップ膜５はエッチングストッパ膜３をドライエッチングする際のエッチングガスによりエッチングされにくい材質であればよい。すなわち、エッチングストッパ膜３及びキャップ膜５の材質は、第２の絶縁膜４の材質に応じて適宜決定すればよい。
さらに、無機あるいは有機材料からなる反射防止膜６を塗布し、この反射防止膜６上に塗布した化学増幅型レジスト膜７に、レジストパターン７ａをフォトリソグラフィ法により形成し（図１（ｂ）、図１（ｃ））、ドライエッチング法により反射防止膜６、キャップ膜５、第２の絶縁膜４を除去し、スルーホール８を形成する（図１（ｄ））。その後、レジストパターン７ａと反射防止膜６をアッシング等により除去する。なお、上記化学増幅型レジストは、光を当てることにより当該レジスト中に含まれる酸発生剤が酸性物質を発生して、当該酸性物質の反応により現像液に可溶（あるいは、不溶）となるものであればよく、その材質が特に限定されるものではない。
次に、スルーホール８が形成された基板上に上述の平坦化材料９を塗布して、スルーホールに埋め込み、ドライエッチングによりスルーホール８以外の部分を取り除く。
ここで、本発明の半導体装置の製造方法は、上述の従来の製造方法とは異なり、図１（ｅ）に示すように、全面露光、あるいは、少なくとも、スルーホール８に埋め込まれた平坦化材料９への露光を行い、平坦化材料９が含有する光酸発生剤に酸性物質を発生させる。
その後、キャップ膜５及びスルーホール８に充填された平坦化材料９上に、反射防止膜６、及び化学増幅型フォトレジスト７を塗布し（図１（ｆ））、フォトリソグラフィ法によって所望の配線トレンチパターン１０を形成するためのレジストパターン７ｂを形成する。
そして、レジストパターン７ｂをエッチングマスクとしてドライエッチングにより、反射防止膜６、キャップ膜５、第２の絶縁膜４のエッチングを行い、所望の配線トレンチパターン１０を形成する（図１（ｇ））。
その後、スルーホール８内に残留した平坦化材料９、レジストパターン７ｂ及び反射防止膜６の除去、洗浄を行い、全面エッチングによりスルーホール８下部のエッチングストッパ膜３の除去を行う工程、並びに、ＴａＮ／Ｔａからなるメタルバリア層１１ａおよび銅１１ｂからなる第２の金屬配線１１を形成し、ＣＭＰ法により上面を研磨する工程は、上記従来の製造プロセスと同様である（図１（ｈ））。
以上説明したように、本発明に係る製造方法によれば、第２の配線層２２の配線トレンチパターン１０を形成する化学増幅型レジスト膜７が塗布される前に、スルーホールに充填された平坦化材料９中に酸性物質が生成されている。このため、従来スルーホール８を介して、化学増幅型レジスト膜７中に拡散していた反応阻害物質は、平坦化材料９中に生成された酸性物質により中和されるため、化学増幅型レジスト膜７に拡散することがない。したがって、レジストポイズニング現象の発生を抑制することができ、デュアルダマシン構造を有する多層構造配線を良好に形成することができる。
また、本発明によれば、従来の一般的な工程に加えて、全面露光の工程が加わるだけである。すなわち、製造工程を特に複雑にすることがない上、従来の製造装置を使用して実施することが可能である。加えて、半導体基板上の加工対象にストレスやダメージを与えることもない。
なお、上記実施の形態では、平坦化材料の露光を、反射防止膜６の形成前に行っているが、当該露光は化学増幅型レジスト膜７が塗布される前であれば、いずれの段階で行ってもよいことはいうまでもない。
（第２の実施形態）
図２は、他の平坦化材料を使用した本発明の係る半導体装置の製造プロセスを示す断面図である。
本実施の形態で使用する平坦化材料は、非感光性のベースポリマを主成分とし、スルホン酸エステル化合物からなる熱酸発生剤を含有する。上記ベースポリマは、当該平坦化材料の上に塗布される化学増幅型レジスト膜に比べてエッチングレートが高い材料であればよく、その材質は特に限定されるものではない。例えば、従来から平坦化材料に使用されているベースポリマを使用することができる。
また、熱酸発生剤は、加熱された際に酸性物質を発生する物質であればよい。例えば、シクロヘキサントルエンスルホン酸エステル、シクロヘキサンプロピルスルホン酸エステル、シクロヘキサンメチルスルホン酸エステル、シクロヘキサンオクチルスルホン酸エステル、及びシクロヘキサンカンホスルホン酸エステル等を使用することができる。
なお、上記熱酸発生剤は、ベースポリマに対して、０．１〜１０重量％の割合で含有されることが好ましい。０．１重量％より含有量が少ないと酸性物質の発生量が少なくなり、後述の効果が得難くなるからである。また、１０重量％より含有量が多いと酸性物質の発生量が過多となり、当該酸性物質が上記化学増幅型レジスト膜に作用する恐れがあるからである。
また、上記平坦化材料は、例えば、９０ｎｍ程度の径のスルーホールを充填することができるように、塗布時の粘度が３×１０-3Ｐａ・ｓ以下に調整されていることが好ましい。
さて、上記平坦化材料を使用した場合、半導体装置の製造プロセスを以下で説明する。
上記第１の実施の形態と同様に、まず、図１（ａ）〜（ｄ）に示す工程をへて、スルーホール８が形成される（図２（ａ）〜（ｄ））。なお、本実施の形態で使用される化学増幅型レジストも、第１の実施の形態と同様に、光を当てることにより当該レジスト中に含まれる酸発生剤が酸性物質を発生し、当該酸性物質の反応により現像液に可溶（あるいは、不溶）な構造になるものであればよく、その材質は特に限定されるものではない。
次に、スルーホール８が形成された基板上に上述の平坦化材料９を塗布して、スルーホールに埋め込み、ドライエッチングによりスルーホール８以外の部分を取り除く。
ここで、本実施の形態の半導体装置の製造プロセスは、図２（ｅ）に示すように、第１の実施の形態の製造プロセスとは異なり、スルーホール８に埋め込まれた平坦化材料９への加熱を行い、平坦化材料９が含有する熱酸発生剤に酸性物質を発生させる。
その後、キャップ膜５及びスルーホール８に充填された平坦化材料９上に、反射防止膜６、及び化学増幅型フォトレジスト７を塗布し（図１（ｆ））、フォトリソグラフィ法によって所望の配線トレンチパターン１０を形成するためのレジストパターン７ｂを形成する。
そして、レジストパターン７ｂをエッチングマスクとしてドライエッチングにより、反射防止膜６、キャップ膜５、第２の絶縁膜４のエッチングを行い、所望の配線トレンチパターン１０を形成する（図２（ｇ））。
その後、スルーホール８内に残留した平坦化材料９、レジストパターン７ｂ及び反射防止膜６の除去、洗浄を行い、全面エッチングによりスルーホール８下部のエッチングストッパ膜３の除去を行う工程、並びに、ＴａＮ／Ｔａからなるメタルバリア層１１ａおよび銅１１ｂからなる第２の金屬配線１１を形成し、ＣＭＰ法により上面を研磨する工程は、上記従来の製造方法と同様である（図２（ｈ））。
以上説明したように、本発明に係る製造方法によれば、第２の配線層２２の配線トレンチパターン１０を形成する化学増幅型レジスト膜７が塗布される前に、スルーホールに充填された平坦化材料９中に酸性物質が生成されている。このため、従来スルーホール８を介して、化学増幅型レジスト膜７中に拡散していた反応阻害物質は、平坦化材料９中に生成された酸性物質により中和されるため、化学増幅型レジスト膜７に拡散することがない。したがって、レジストポイズニング現象の発生を抑制することができ、デュアルダマシン構造を有する多層構造配線を良好に形成することができる。
また、本発明によれば、従来の一般的な工程に加えて、平坦化材料を塗布した後に加熱処理が加わるだけである。すなわち、製造工程を特に複雑にすることがない上、従来の製造装置を使用して実施することが可能である。加えて、当該加熱温度は１００℃程度であるため、半導体基板上の加工対象にストレスやダメージを与えることもない。
なお、上記実施の形態では、平坦化材料の加熱を、反射防止膜６の形成前に行っているが、当該加熱は、化学増幅型レジスト膜７が露光現像される前であれば、いずれの段階で行ってもよい。すなわち、レジスト塗布後に行うプリベークと、酸性物質生成のための加熱とを兼ねることも可能である。この場合、従来の一般的な工程から工程数を増大させることなく、レジストポイズニング現象の発生を抑制することができる。
なお、上記各実施の形態では、デュアルダマシン構造を形成する際に、スルーホール８に充填される平坦化材料が酸発生剤を含有する構成を説明した。しかしながら、上述の平坦化材料と同様の酸発生剤を含有する材料を反射防止膜６の形成材料として使用してもよい。すなわち、本発明は、従来から反射防止膜形成材料として使用されているベースポリマに上述の光酸発生剤、または、熱酸発生剤を上記の割合で含有した反射防止膜形成材料を提供することも可能である。
このような反射防止膜形成材料においても、上述の本発明に係る平坦化材料と同様に、化学増幅型レジスト膜７中への反応阻害物質の拡散を防止することができる。
また、上記では、第２の配線層２２の配線トレンチパターン１０を形成する化学増幅型レジスト膜７を均一に塗布可能とするため、スルーホール８に平坦化材料９を充填した後に、反射防止膜６を塗布する方法を採用している。このとき、平坦化材料９と反射防止膜形成材料とは、同一の材料であってもよい。また、平坦化材料９によるスルーホール８の埋め込みと反射防止膜６の形成とは、必ずしも個別に行う必要はなく、１回の材料塗布で行ってもよい。
このような、製造プロセスを採用した場合であっても、上述と同様に、化学増幅型レジスト膜７中への、反応阻害物質の拡散を防止することができる。
本発明は、レジストポイズニング現象を防止することができるという効果を有し、ダマシン構造を有する多層構造配線を形成に有用である。
本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図 本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図 デュアルダマシン構造を示す断面図 従来の半導体装置の製造方法の各工程を示す断面図 レジストポイズニング現象を説明する図
符号の説明
１ 第１の絶縁膜
２ 第１の金属配線（銅配線）
２ａ バリアメタル層
２ｂ 銅
３ エッチングストッパ膜
４ 第２の絶縁膜
５ キャップ膜
６ 反射防止膜
７ 化学増幅型レジスト膜
８ スルーホール
９ 平坦化材料
１０ 配線トレンチパターン
１１ 第２の金屬配線（銅配線）
２０ 基板
２１ 第１の配線層
２２ 第２の配線層

Claims (14)

  1. 化学増幅型レジスト膜からなるレジストパターンをマスクとしてエッチング加工がなされる加工対象の凹部に充填される平坦化材料において、
    前記化学増幅型レジスト膜よりもエッチングレートが高く、且つ、光酸発生剤または熱酸発生剤を含有することを特徴とする平坦化材料。
  2. 前記光酸発生剤が、オニオム塩化合物、スルホン酸エステル化合物、ハロゲン系化合物、スルホン系化合物の中から選択された少なくともいずれか１つを含有する請求項１に記載の平坦化材料。
  3. 前記熱酸発生剤が、少なくともスルホン酸エステル化合物を含有する請求項１に記載の平坦化材料。
  4. 前記光酸発生剤または前記熱酸発生剤が、前記平坦化材料の主成分であるベースポリマに対して、０．１〜１０重量％の割合で含有される請求項２または３に記載の平坦化材料。
  5. 化学増幅型レジスト膜の直下に塗布される反射防止膜形成材料において、
    前記化学増幅型レジスト膜よりもエッチングレートが高く、且つ、光酸発生剤または熱酸発生剤を含有することを特徴とする反射防止膜形成材料。
  6. 前記光酸発生剤が、オニオム塩化合物、スルホン酸エステル化合物、ハロゲン系化合物、スルホン系化合物の中から選択された少なくともいずれか１つを含有する請求項５に記載の反射防止膜形成材料。
  7. 前記熱酸発生剤が、少なくともスルホン酸エステル化合物を含有する請求項６に記載の反射防止膜形成材料。
  8. 前記光酸発生剤または前記熱酸発生剤が、前記反射防止膜形成材料の主成分であるベースポリマに対して、０．１〜１０重量％の割合で含有される請求項６または７に記載の反射防止膜形成材料。
  9. 加工対象の凹部に平坦化材料を充填し、化学増幅型レジスト膜からなるレジストパターンをマスクとして前記加工対象の前記凹部を含む所望部のエッチング加工を行う半導体装置の製造方法において、
    前記凹部に、前記化学増幅型レジスト膜よりもエッチングレートが高く、且つ、酸発生剤を含有する前記平坦化材料を充填するステップと、
    当該充填された平坦化材料に対して酸発生処理を行うステップと、
    前記化学増幅型レジスト膜を形成するステップと、
    当該化学増幅型レジスト膜の露光現像を行うステップと
    前記露光現像によって形成されたレジストパターンをマスクとしてエッチング加工を行うステップと、
    を有することを特徴とする半導体装置の製造方法。
  10. 前記酸発生剤が光酸発生剤であり、前記酸発生処理が平坦化材料を露光することで酸性物質を発生させる処理である請求能９に記載の半導体装置の製造方法。
  11. 前記酸発生剤が熱酸発生剤であり、前記酸発生処理が平坦化材料を加熱することで酸性物質を発生させる処理である請求項９に記載の半導体装置の製造方法。
  12. 加工対象に反射防止膜を形成し、当該反射防止膜上に形成された化学増幅型レジスト膜からなるレジストパターンをマスクとして前記加工対象のエッチング加工を行う半導体装置の製造方法において、
    前記加工対象に、前記化学増幅型レジスト膜よりもエッチングレートが高く、且つ、酸発生剤を含有する反射防止膜形成材料からなる前記反射防止膜を形成するステップと、
    当該形成された反射防止膜に対して酸発生処理を行うステップと、
    前記化学増幅型レジスト膜を形成するステップと、
    当該化学増幅レジスト膜の露光現像を行うステップと、
    当該露光現像により形成されたレジストパターンをマスクとしてエッチング加工を行うステップと、
    を有することを特徴とする半導体装置の製造方法。
  13. 前記酸発生剤が光酸発生剤であり、前記酸発生処理が反射防止膜を露光することで酸性物質を発生させる処理である請求項１２に記載の半導体装置の製造方法。
  14. 前記酸発生剤が熱酸発生剤であり、前記酸発生処理が反射防止膜を加熱することで酸性物質を発生させる処理である請求項１２に記載の半導体装置の製造方法。

JP2004319649A 2004-11-02 2004-11-02 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 Pending JP2006133315A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004319649A JP2006133315A (ja) 2004-11-02 2004-11-02 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法
US11/258,995 US20060094204A1 (en) 2004-11-02 2005-10-27 Planarization material, anti-reflection coating material, and method for manufacturing semiconductor device thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004319649A JP2006133315A (ja) 2004-11-02 2004-11-02 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006133315A true JP2006133315A (ja) 2006-05-25

Family

ID=36262572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004319649A Pending JP2006133315A (ja) 2004-11-02 2004-11-02 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20060094204A1 (ja)
JP (1) JP2006133315A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407247B (zh) * 2005-12-21 2013-09-01 Hoya Corp Mask base and mask

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134597A (ja) * 2005-11-11 2007-05-31 Fujitsu Ltd 半導体装置の製造方法
US7485912B2 (en) * 2006-03-28 2009-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible metal-oxide-metal capacitor design
JP2009098395A (ja) * 2007-10-17 2009-05-07 Panasonic Corp バリア膜形成用材料及びパターン形成方法
US8288271B2 (en) * 2009-11-02 2012-10-16 International Business Machines Corporation Method for reworking antireflective coating over semiconductor substrate
US10698317B2 (en) 2018-02-23 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Underlayer material for photoresist
US11262657B2 (en) * 2019-07-15 2022-03-01 Tokyo Electron Limited System and method of planarization control using a cross-linkable material
JP7414680B2 (ja) * 2020-09-17 2024-01-16 キオクシア株式会社 インプリント方法、インプリント装置、及び膜形成装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4770739A (en) * 1987-02-03 1988-09-13 Texas Instruments Incorporated Bilayer photoresist process
US5650261A (en) * 1989-10-27 1997-07-22 Rohm And Haas Company Positive acting photoresist comprising a photoacid, a photobase and a film forming acid-hardening resin system
US6461717B1 (en) * 2000-04-24 2002-10-08 Shipley Company, L.L.C. Aperture fill
KR100903153B1 (ko) * 2001-10-10 2009-06-17 닛산 가가쿠 고교 가부시키 가이샤 리소그래피용 반사방지막 형성 조성물
US6790770B2 (en) * 2001-11-08 2004-09-14 Taiwan Semiconductor Manufacturing Co., Ltd Method for preventing photoresist poisoning
JP4778660B2 (ja) * 2001-11-27 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6764810B2 (en) * 2002-04-25 2004-07-20 Taiwan Semiconductor Manufacturing Co., Ltd Method for dual-damascene formation using a via plug
EP1586945B1 (en) * 2002-12-26 2015-07-29 Nissan Chemical Industries, Ltd. Alkali-soluble gap filling material forming composition for lithography
WO2004092840A1 (ja) * 2003-04-17 2004-10-28 Nissan Chemical Industries, Ltd. 多孔質下層膜及び多孔質下層膜を形成するための下層膜形成組成物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407247B (zh) * 2005-12-21 2013-09-01 Hoya Corp Mask base and mask

Also Published As

Publication number Publication date
US20060094204A1 (en) 2006-05-04

Similar Documents

Publication Publication Date Title
US9543193B2 (en) Non-hierarchical metal layers for integrated circuits
US7256136B2 (en) Self-patterning of photo-active dielectric materials for interconnect isolation
JP3390329B2 (ja) 半導体装置およびその製造方法
US20160276212A1 (en) Method For Producing Semiconductor Device
JP4104426B2 (ja) 半導体装置の製造方法
US8445184B2 (en) Pattern formation method
JP2006339584A (ja) 半導体装置およびその製造方法
JP2006128543A (ja) 電子デバイスの製造方法
US20060094204A1 (en) Planarization material, anti-reflection coating material, and method for manufacturing semiconductor device thereby
EP1619718A1 (en) Electronic device and its manufacturing method
US20080020327A1 (en) Method of formation of a damascene structure
JP2002373936A (ja) デュアルダマシン法による配線形成方法
JP4108228B2 (ja) 半導体装置の製造方法
JP2006128542A (ja) 電子デバイスの製造方法
JP2004273483A (ja) 配線構造の形成方法
JP2005159008A (ja) 半導体装置の製造方法
JP2001168192A (ja) 半導体装置の製造方法
JP2003309172A (ja) デュアルダマシンプロセスにおけるパターン形成方法
JP2001345380A (ja) 半導体装置の製造方法および半導体装置
JP2002270691A (ja) 配線構造
KR100640966B1 (ko) 반도체 소자의 세정방법
JP2002170882A (ja) 配線構造の製造方法
JP2010010270A (ja) 半導体装置の製造方法
KR20030038521A (ko) 반도체 장치의 제조 방법
JP3166912B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091118