JP3390329B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3390329B2
JP3390329B2 JP17205697A JP17205697A JP3390329B2 JP 3390329 B2 JP3390329 B2 JP 3390329B2 JP 17205697 A JP17205697 A JP 17205697A JP 17205697 A JP17205697 A JP 17205697A JP 3390329 B2 JP3390329 B2 JP 3390329B2
Authority
JP
Japan
Prior art keywords
film
mask
metal
silicon oxide
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17205697A
Other languages
English (en)
Other versions
JPH1117008A (ja
Inventor
達矢 宇佐美
秀充 青木
泰章 土屋
進也 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17205697A priority Critical patent/JP3390329B2/ja
Priority to GB0015731A priority patent/GB2350931B/en
Priority to GB9813799A priority patent/GB2326765B/en
Priority to US09/104,714 priority patent/US6140225A/en
Priority to TW087110360A priority patent/TW405163B/zh
Priority to CNB981026613A priority patent/CN1139971C/zh
Priority to KR1019980024553A priority patent/KR100321571B1/ko
Publication of JPH1117008A publication Critical patent/JPH1117008A/ja
Priority to US09/439,809 priority patent/US6225217B1/en
Application granted granted Critical
Publication of JP3390329B2 publication Critical patent/JP3390329B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関する。特に多層配線およびその形成方法
に関する。
【０００１】
【従来の技術】近年、半導体集積回路は微細化が進んで
おり、特に論理回路においての多層配線ではその傾向が
顕著に身受けられる。多層配線の金属配線間隔が微細に
なってくると、その隣接する配線容量が大きくなってし
まい電気信号のスピードの低下を招いたり、クロストー
ク（他の信号がノイズとして影響を与える現象）の不良
が発生する。その対策の一つとして金属配線層間絶縁膜
の低誘電率化がある。
【０００２】たとえば第１の従来例として第４３回応用
物理学関係連合講演会講演予稿集第２分冊 ｐ６５４に
記載されている２６ａ−Ｎ−６「Ｈｙｄｒｏｇｅｎ Ｓ
ｉｌｓｅｓｑｕｉｏｘａｎｅ（ＨＳＱ）の誘電率評価」
などは低誘電率膜の無機のＳＯＧで比誘電率２．７の値
が示されている。しかしながらこの文献でも記載されて
いるようにＯ2 プラズマにさらされるとＳｉ−ＯＨ結合
が発生し、すなわち水分を含んだ膜となり、誘電率が
３．９と上昇してしまうことが示されている。
【０００３】ここではプロセスフローについては記載さ
れていないため、通常の製造方法を予想し実験を行っ
た。図１２、１３が従来例のプロセスフローである。先
ずシリコン基板上に下層シリコン酸化膜７０１を約５０
０ｎｍ形成した。次に第１のアルミニウム系金属配線７
０２を形成した。次に低誘電率膜であるＨＳＱ膜７０３
を約４００ｎｍ塗布焼成を行い、さらにその上層にはカ
バーシリコン酸化膜７０４を約１４００ｎｍ形成した。
【０００４】グローバル平坦化のため、化学的機械研磨
（以下ＣＭＰと記す）を施しメタル配線上に約７００ｎ
ｍ程度酸化膜を残した。フォトレジスト７０５を塗布、
露光、現像し微細にパターニングした（図１２
（ａ））。そのフォトレジストマスク７０５をマスクに
前記のカバーシリコン酸化膜７０４とＨＳＱ膜７０３を
フロロカーボン系のガスでエッチング加工を行い接続孔
を形成した（図１２（ｂ））。次にマスクのフォトレジ
ストマスク７０５を除去するため、Ｏ2 プラズマ処理を
行った。ここで接続孔側面でむき出しとなったＨＳＱ膜
７０３がＯ2 プラズマにさらされＳｉ−ＯＨ結合をもつ
吸湿部７０６になったと予想される。そしてさらにその
後レジスト剥離液でレジスト除去を行ったがこの処理で
ＨＳＱ膜の吸湿部７０６はかなりの水分を含んだ膜にな
ったと考えられる（図１２（ｃ））。その後接続金属と
して、バリアメタルを窒化チタン膜７０７、さらにブラ
ンケットＣＶＤ法によるタングステン膜７０８を形成し
た。この時、接続孔はボイド７０９が成膜時に接続孔よ
り放出した水分が原因でできてしまった（図１２
（ｄ））。その後タングステンエッチバックにより接続
孔以外のメタルを除去した（図１３（ｅ））。さらに、
第２のアルミニウム系金属配線７１０を形成した後に接
続抵抗を測定するとオープン不良が発生していた（図１
３（ｆ））。
【０００５】また次に溝配線を形成した第２の例を図１
４に示す。シリコン基板にいくつもの下地層が形成され
た後シリコン窒化膜８０１を約１００ｎｍ形成し、その
後ＨＳＱ膜８０２を約５００ｎｍ塗布焼成により形成し
た。その後、シリコン酸化膜８０３を約１００ｎｍキャ
ップ膜として形成した（図１４（ａ））。この後、前記
と同様にフォトレジストマスク８０４を塗布、露光、現
像しパターニングを行った（図１４（ｂ））。そのフォ
トレジストマスク８０４をマスクにシリコン酸化膜８０
３とＨＳＱ膜８０２をフロロカーボン系ガスを用いエッ
チングし溝を形成した（図１４（ｃ））。その後のＯ2
プラズマによりＨＳＱ膜８０２が変質し吸湿しやすい膜
となり、その後のレジスト剥離液にさらした時に吸湿部
８０５が形成された（図１４（ｄ））。溝に金属を埋め
込むため、バリアメタルとしてチタン膜８０６をＭＯＣ
ＶＤ法により約５０ｎｍ形成し、その後Ｃｕ膜８０７を
ＣＶＤ法により５００ｎｍ形成した（図１５（ｅ））。
その後、溝以外のメタルを除去するためにＣＭＰ処理を
実施した（図１５（ｆ））。この溝配線間の容量を測定
したところ、通常のプラズマ酸化膜で形成した容量と変
わらず、ＨＳＱ膜がＯ2 プラズマによりプラズマ酸化膜
並の誘電率になってしまったと予想される。
【０００６】ＨＳＱ膜の他の低誘電率膜もＯ2 プラズマ
に対し問題のあるものは多い。公知文献として月刊Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ（セミコンダクタ
ワールド）の１９９７年２月号のｐ．８２から８４に
「フッ素樹脂膜による低誘電率化エッチング特性はクリ
ア、課題は耐酸素プラズマ性」と題し、それを示す例が
記載されている。フッ素樹脂として低誘電率２．５以下
を示す環状フッ素樹脂とシロキサンの重合体で構成され
る物を使用してビアを形成しようと試みている。この従
来例を図１６に示す。先ずシリコン基板上の下層シリコ
ン酸化膜９０１を形成しその上に第１のアルミニウム系
金属配線９０２を形成する。次にシリコン酸化ライナー
膜９０３を形成する。次にこの低誘電率であるフッ素樹
脂膜９０４を形成する。その上にカバーシリコン酸化膜
９０５を形成する。その上にフォトレジスト９０６を塗
布、露光、現像しパターニングを行う（図１６
（ａ））。そのフォトレジストマスク９０６をマスクに
してカバーシリコン酸化膜９０５とフッ素樹脂９０４を
同時に開孔を行う（図１６（ｂ））。その後にフォトレ
ジストマスク９０６を除去するためにＯ2 プラズマを行
うとその開孔はその後ウエハーを割って断面から見ると
ボーイング形状を示している（図１６（ｃ））。この後
はこの後に予想されることを述べるが、その後バリアメ
タルとして窒化チタン膜９０９とプラグとしてアルミニ
ウム系金属９０７を形成したときにはボイド９０８が発
生してしまうと考えられる（図１６（ｄ））。
【０００７】
【発明が解決しようとする課題】第１の問題点は、低誘
電率膜のビアホールまたは溝形成工程後のレジスト剥離
工程で酸素プラズマに低誘電率膜が直接さらされＨＳＱ
の場合は吸湿および比誘電率の上昇を招くことである。
【０００８】その理由はＨＳＱ膜が酸素プラズマにさら
されるとＳｉ−Ｈ結合がＳｉ−ＯＨ結合に変質しそれが
原因で水を含んでしまう膜となってしまうからである。
【０００９】第２の問題点は、前記と同様な開孔後のレ
ジスト除去で酸素プラズマにフッ素樹脂がさらされた場
合は微細開孔部の形状がボーイング形状になってしまう
ことである。
【００１０】その理由はフッ素樹脂が酸素プラズマにさ
らされると膜の中に構成されている炭素が酸素と反応し
ＣＯ2 のガスとなり膜が分解されてしまうからである。
【００１１】本発明の目的は半導体集積回路の特に高集
積の多層配線構造でメタル層間容量を低減させるために
低誘電率膜を使用する場合の接続金属抵抗の信頼性、低
配線間容量の信頼性、そして、接続孔部の微細加工性の
向上である。
【００１２】本願発明の半導体装置の製造方法は、半導
体基板上に形成された酸素プラズマ耐性のない絶縁膜を
少なくとも一部に含む第１の絶縁層上に第２の絶縁層を
形成し、前記第２の絶縁層上にマスク用金属膜を形成す
る工程と、前記マスク用金属膜上にパターニングされた
フォトレジスト膜を形成する工程と、前記パターニング
されたフォトレジスト膜をマスクにして前記マスク用金
属膜を加工する工程と、酸素を含有するプラズマにより
前記フォトレジスト膜を除去する工程と、前記加工され
たマスク用金属膜をマスクに前記第１の絶縁層と第２の
絶縁層を選択的に除去する工程と、しかる後埋設用金属
膜を前記半導体基板上に堆積し、前記前記第１の絶縁層
と第２の絶縁層が選択的に除去された領域に前記埋設用
金属膜を埋め込む工程と、前記第１の絶縁層と第２の絶
縁層が選択的に除去された領域内以外の前記埋設用金属
膜と前記マスク用金属膜を除去する工程とを含むことを
特徴とする。
【００１３】本発明の半導体装置の製造方法を使用する
ことで酸素プラズマに弱い絶縁膜が酸素プラズマにさら
されないため吸湿や誘電率上昇などの膜特性の劣化、そ
して微細加工性の悪化が起こらずに半導体装置を製造で
きるという作用がある。
【００１４】
【発明の実施の形態】
（実施例１）図１を参照し詳細に説明を行う。シリコン
基板上に形成された下層シリコン酸化膜１０１を約５０
０ｎｍ形成した。その後、第１のアルミニウム系金属配
線１０２を形成した。さらに低誘電率膜であるＨＳＱ膜
１０３を塗布および焼成により、約４００ｎｍ形成し、
その上にカバーシリコン酸化膜１０４を約１４００ｎｍ
形成した。グローバル平坦化のためにＣＭＰを実施しメ
タル配線上に約７００ｎｍの膜厚が残るようにした。そ
の上にスパッタ法により、タングステンシリサイド膜１
０５を約１００ｎｍ程度形成した。さらにフォトレジス
トマスク１０６を塗布、露光、現像を行いパターニング
を実施した（図１４（ａ））。そのフォトレジストマス
ク１０６をマスクにメタル層ここではタングステンシリ
サイド膜１０５を塩素系ガスにより加工した。フォトレ
ジストマスク１０６を除去するため酸素プラズマ処理を
実施し、その後レジスト剥離液にさらした（図１
（ｂ））。次に加工されたタングステンシリサイド膜１
０５をマスクにその下層にあるカバーシリコン酸化膜１
０４およびＨＳＱ膜１０３を同時にフロロカーボンガス
によりエッチングした（図１（ｃ））。ここでＷＳｉは
フロロカーボンガスによりデポ膜が残りにくい。この理
由は揮発性のガスＷＦ6 またはＳｉＦ4 ガスが発生して
しまうからである。その後タングステンシリサイド膜１
０５のマスクはそのまま残しバリアメタルとして窒化チ
タン膜１０７を約５０ｎｍ成膜し、続いてタングステン
膜１０８を約５００ｎｍ成膜した（図１（ｄ））。次に
接続孔以外のメタルを除去するために、メタルＣＭＰを
実施し接続孔以外のタングステン膜１０８、窒化チタン
膜１０７、タングステンシリサイド膜１０５をすべて除
去した（図２（ｅ））。さらに第２のアルミニウム系金
属配線を形成し、２層メタル配線を完成させた（図２
（ｆ））。これを繰り返し行うことで多層配線を形成で
きた。
【００１５】酸素プラズマ処理に弱いＨＳＱ膜１０３が
むき出しになった時にはもうフォトレジストマスク１０
６を除去しているため吸湿によるビアホール抵抗のオー
プン不良が発生せずに多層配線を実現できた。 （実施例２）半導体基板上に層間絶縁膜として低誘電率
のＨＳＱ膜２０２を塗布焼成し形成した。次いで低誘電
率層間膜上にＳｉ窒化膜２０３、Ｓｉ酸化膜２０４をそ
れぞれ１００ｎｍ、４００ｎｍの膜厚にＣＶＤ法により
堆積した。さらにフォトレジスト２０５を堆積した後、
フォトリソグラフィーにより溝配線パターンを形成した
（図３（ａ））。次にＳｉ酸化膜２０４に反応性イオン
エッチング（ＲＩＥ）により、配線溝を形成した。この
時のＲＩＥはＣ4 Ｆ8 、ＣＯ、Ａｒガスを用い、Ｓｉ窒
化膜２０３とＳｉ酸化膜２０４とのエッチングレートに
大きな差（選択比ＳｉＮ：ＳｉＯ2 ＝１：２０）をもつ
条件で行うことでＳｉ窒化膜２０３をエッチストッパー
としてＳｉ酸化膜２０４を４００ｎｍエッチングした
（図３（ｂ））。この後、フォトレジストマスクを酸素
プラズマ処理および有機溶剤を用いて除去する（図３
（ｃ））。続いて、ＲＩＥにより溝配線パターンをもつ
Ｓｉ酸化膜２０４をエッチバックすると同時にＳｉ窒化
膜２０３およびＨＳＱ膜２０２を溝配線パターンにエッ
チングした（図４（ｄ））。この時のＲＩＥはＣＨＦ3
ガスを用い、Ｓｉ酸化膜２０４、Ｓｉ窒化膜２０３およ
びＨＳＱ膜２０２に対し、ほぼ同程度のエッチングレー
トをもつ条件で行うことでＨＳＱ膜２に４００ｎｍの深
さの溝を形成した。
【００１６】この工程におけるＳｉ窒化膜２０３および
ＨＳＱ膜２０２のＲＩＥによるパターニングをより正確
に行うには、先ず、第一ステップのエッチングとしてＳ
ｉ酸化膜２０４とＳｉ窒化膜２０３に対し、ほぼ同程度
のエッチングレートをもつ条件でＳｉ窒化膜２０３が抜
けるまでエッチングした後、第二ステップのエッチング
としてＳｉ窒化膜２０３とＳｉ酸化膜２０４とのエッチ
ングレートに大きな選択比をもつ条件でエッチングを行
えば、ＨＳＱ膜２０２はＳｉ酸化膜２０４とほぼ同程度
の割合でエッチングされるため第一ステップのエッチン
グでパターニングされたＳｉ窒化膜２０３をハードマス
クとしてＨＳＱ膜２０２のパターニングが行える。さら
にここで、Ｓｉ酸化膜２０４に対して大きな選択比をも
つ低誘電率層間絶縁膜を用いた場合には第一ステップの
エッチングでＳｉ酸化膜２０４が完全になくなる膜厚だ
け堆積しておけばよい。次に配線用金属のバリアメタル
２０６としてＴｉをスパッタ法により２０ｎｍ堆積した
後、Ａｌ２０７を８００ｎｍスパッタ法により堆積した
（図４（ｅ））。この後、化学機械研磨（ＣＭＰ）によ
り溝内にのみＡｌ／Ｔｉを残すようにＡｌ／Ｔｉを研磨
除去することにより配線を形成した（図４（ｆ））。 （実施例３）膜厚０．１μｍのシリコン酸化膜３０１の
上に低誘電率膜（ＨＳＱ）３０２を塗布焼成にて０．４
μｍ形成する。ＨＳＱ膜３０２上に、厚み０．０５μｍ
のカバーシリコン酸化膜３０３を堆積し、更にカバーシ
リコン酸化膜３０３の上を厚み０．０５μｍのメタルマ
スクとしてＷ（タングステン）膜を堆積する（図５
（ａ））。最上部のＷ膜を通常のフォトレジストマスク
とドライエッチング工程を用いて図５（ｂ）に示すよう
にパターニングし、フォトレジストマスク３０５を酸素
プラズマのアッシングおよび有機アルカリ溶液にて剥離
処理することで、フォトレジストおよびドライエッチン
グ残渣を除去する。この剥離処理時には、ＨＳＱ膜表面
が、カバーシリコン酸化膜３０３にて覆われているた
め、ＨＳＱ膜表面は損傷を受けない。
【００１７】次に、Ｗ膜３０４をマスクにカバーシリコ
ン酸化膜３０３とＨＳＱ膜３０２を酸化膜ドライエッチ
ングの条件にてエッチングし、下地のシリコン酸化膜３
０１が露出した時点でエッチングを停止し、図５（ｃ）
に示すような溝を形成する。
【００１８】ダマシン用の溝が形成された状態で、配線
用金属膜を埋設する。ここでは、配線用金属膜としてＣ
ｕ膜を例に示す。この場合、バリアメタルとなるＴｉＮ
膜３０６を厚み０．０５μｍで全面に堆積し、次にＣｕ
膜３０７を堆積することで、図５（ｄ）に示すような構
造を形成する。最後に、Ｃｕ−ＣＭＰ工程にて、Ｃｕ膜
３０７とバリア用のＴｉＮ膜およびマスク用のＴｉＮ膜
を研磨除去し、図５（ｅ）に示すような構造を形成す
る。
【００１９】Ｃｕ膜３０７およびバリア用のＴｉＮ膜３
０５の埋設方法は、ＣＶＤ法でもスパッタ法あるいはス
パッタ法やＣＶＤ法をシードにしたメッキ法でもよい
が、被覆性、埋設性の高いＣＶＤ法の方が望ましい。ス
パッタ法を用いる場合には、高温でリフローする必要が
ある。
【００２０】下地のシリコン酸化膜３０１の代わりに、
シリコン窒化膜を採用することによって、シリコン酸化
膜とシリコン窒化膜の選択性が高いドライエッチング条
件にて、制御性良く、下地膜１上でエッチングを停止さ
せることができる。
【００２１】また、カバーシリコン酸化膜３０３は、酸
化膜内部に含まれる水分が少ないＥＣＲ方式などによる
高密度プラズマにて成膜するプラズマシリコン酸化膜が
望ましい。
【００２２】フォトレジストマスク５のパターニング
は、Ｉ線やＧ線による光露光でもよく、ＫｒＦやＡｒＦ
等のエキシマレーザー露光もしくはＥＢ（Ｅｌｅｃｔｒ
ｏｎＢｅａｍ）露光、Ｘ線露光でもよい。
【００２３】メタルマスクのＷ膜３０４は、ＴｉＮ膜も
しくはＴｉ膜を用いてもよい。 （実施例４）実施例１ではメタルマスクとして、ＷＳｉ
膜、実施例３では、メタルマスクとしてＷ膜を用いた。
ＨＳＱ膜をドライエッチングにて溝を形成する際、ＷＳ
ｉ膜、Ｗ膜をマスクとして用いた場合は、エッチング堆
積物がほとんど発生しない。しかしながら、ＴｉＮ膜を
マスクに用いた場合は、エッチング堆積物が発生しやす
いため、ＴｉＮ膜上を更にカバーすることが望ましい。
本実施例４は、ＴｉＮ膜をメタルマスクとして用いた場
合、ＴｉＮ膜を直接マスクとせず、ＴｉＮ膜上にメタル
カバーシリコン酸化膜４０８を形成し、図６に示す方法
でダマシン構造を形成する方法について示す。
【００２４】図６（ａ）において、ＴｉＮ膜４０４上に
膜厚０．０５μｍのメタルカバーシリコン酸化膜４０８
を形成する。メタルカバーシリコン酸化膜４０８の膜厚
は、カバーシリコン酸化膜４０３とＨＳＱ膜４０２の膜
厚を合わせた値に設定することが望ましい。パターニン
グされたレジストマスク４０５にて、メタルカバーシリ
コン酸化膜４０８をＦ系のエッチングガスで、ＴｉＮ膜
４０４を塩素系のエッチングガスで加工し、カバーシリ
コン酸化膜４０３の表面で停止する。エッチング後、レ
ジストマスク４０５を剥離する（図６（ｂ））。レジス
トマスク剥離時には、ＨＳＱ膜表面が、カバーシリコン
酸化膜４０３に覆われているため、ＨＳＱ膜表面は損傷
を受けない。
【００２５】次に、メタルカバーシリコン酸化膜４０８
とＨＳＱ膜４０２をＦ系ドライエッチングガスにて加工
し、下地のシリコン酸化膜４０１が露出した時点でエッ
チングを停止する。この時同時にメタルカバーシリコン
酸化膜４０８はエッチング除去されるため、エッチング
処理後は、図６（ｃ）に示すような溝が形成される。こ
の実施例４の方式を用いた場合は、ＴｉＮ膜を直接マス
クとしてＨＳＱ膜をエッチングしないため、ドライエッ
チング時に堆積物が発生しない。
【００２６】ダマシン用の溝が形成された図６（ｃ）の
状態から後は、実施例３と同じ方法で、バリアメタルと
なるＴｉＮ膜４０６および配線用金属膜となるＣｕ膜４
０７を埋設し（図６（ｄ））、ＣＭＰを行うことでダマ
シン配線を形成する（図６（ｅ））。 （実施例５）第１配線となるＣｕ配線を、実施例１もし
くは実施例４に示したようにシングルダマシン法にて形
成した後、第２配線以降をデュアルダマシン法にて形成
する方法を示す。
【００２７】実施例３で形成したＣｕダマシン構造（図
７（ａ））の上に、層間ＨＳＱ膜５０９を厚さ１．２μ
ｍ塗布にて形成する（図７（ｂ））。
【００２８】層間ＨＳＱ膜５０９上に、厚み０．０５μ
ｍのカバーシリコン酸化膜５１０を堆積し、カバーシリ
コン酸化膜５１０の上にメタルマスクとなるＷ膜５１１
（厚み０．０５μｍ）を堆積する。レジストマスク５１
２にてプラグ用ホールのパターン（径０．３μｍ）を形
成し、パターニングされたレジストマスク５１２にてＷ
膜５１１を加工し、レジストマスク５１２を剥離除去す
る。
【００２９】次に、Ｗ膜５１１をマスクに、カバーシリ
コン酸化膜５１０およびＨＳＱ膜５０９を深さ０．７μ
ｍまでドライエッチングし、プラグ用ホールを形成する
（図７（ｂ））。
【００３０】ＨＳＱ膜５０９にプラグ用ホールを形成し
た後、第２配線用の幅０．６μｍの配線パターンのレジ
ストマスク５１３を再びＷ膜１１上に形成する（図７
（ｃ））。レジストマスク５１３を用いて、Ｗ膜５１１
を塩素系のエッチングガスで加工する。開口部分が大き
くなったＷ膜５１１をマスクに、再びカバーシリコン酸
化膜５１０を深さ０．５μｍエッチングする。このエッ
チングによって図８（ｄ）に示す逆凸型の溝が形成され
る。
【００３１】ダマシン用の逆凸型溝が形成された図８
（ｄ）の状態から後は、実施例３と同じ方法で、バリア
メタルとなるＴｉＮ膜５１４と配線金属膜となるＣｕ膜
５１５を埋設し（図８（ｅ））、ＣＭＰを行うことでデ
ュアルダマシン配線を形成する（図８（ｆ））。
【００３２】本実施例では、第１配線にＣｕ配線を用い
た実施例を示した。Ａｌ配線を用いる場合は、微細加工
が容易なためドライエッチングにてＡｌ膜をパターニン
グすることは可能である。従って、第１配線にＡｌ配線
を用いる場合は、Ａｌ配線を加工した後、ＨＳＱ膜を塗
布することで、Ａｌ配線間をＨＳＱ膜にて埋設すること
ができ、埋設後平坦な状態になるため、特にＣＭＰ工程
は必要とせず、図７（ａ）と同様の構造を形成すること
ができる。 （実施例６）実施例５と同じくＴｉＮマスクを用いて、
第２配線以降をデュアルダマシン法にて形成する方法を
示す。
【００３３】実施例３で形成したＣｕダマシン構造（図
９（ａ））の上に、ＨＳＱ膜を２、３回塗布焼成するこ
とにより、図９（ｂ）に示すように１．２μｍ厚みの層
間ＨＳＱ膜６０９を形成する。
【００３４】ＨＳＱ膜６０９上に、厚み０．０５μｍの
カバーシリコン酸化膜６１０を堆積し、カバーシリコン
酸化膜６１０の上にメタルマスクとなるＴｉＮ膜６１１
（厚み０．０５μｍ）を堆積する。
【００３５】更に、ＴｉＮ膜６１１上に膜厚０．０５μ
ｍのメタルカバーシリコン酸化膜６１６を堆積する。メ
タルカバーシリコン酸化膜６１６の膜厚は、カバーシリ
コン酸化膜６１０と層間ＨＳＱ膜６０９の膜厚を合わせ
た値に設定することが望ましい。レジストマスク６１７
にてプラグ用ホールのパターン（径０．３μｍ）を形成
し、パターニングされたレジストマスク６１７にてメタ
ルカバーシリコン酸化膜６１６を深さ０．７μｍまでエ
ッチングし、レジストマスク６１７を剥離除去する（図
９（ｂ））。
【００３６】レジスト除去後、メタルカバーシリコン酸
化膜６１６上に、第２配線用の幅０．６μｍの配線パタ
ーンのレジストマスク６１８を形成し（図９（ｃ））、
メタルカバーシリコン酸化膜６１６をＦ系のエッチング
ガスにて加工し、ＴｉＮ膜６１１を塩素系ガスにて加工
し、逆凸型溝をメタルカバーシリコン酸化膜６１６に形
成する。加工後、レジストマスク６１８を除去する（図
１０（ｄ））。
【００３７】図１０（ｄ）の状態から、Ｆ系ガスでカバ
ーシリコン酸化膜６１０およびＨＳＱ膜６０９を深さ
０．７μｍまでドライエッチングし、プラグ用ホールを
形成する（図１０（ｅ））。塩素系のガスで、ＴｉＮ膜
６１１をエッチング除去する（図１０（ｆ））。再び、
Ｆ系のガスで、カバーシリコン酸化膜６１０およびＨＳ
Ｑ膜６０９を深さ０．５μｍエッチングする。このエッ
チングによって図１０（ｆ）のメタルカバーシリコン酸
化膜６１６は、除去され、図１１（ｇ）に示す逆凸型の
溝がＨＳＱ膜６０９に転写される。
【００３８】ダマシン用の逆凸型溝が形成された図１１
（ｇ）の状態から後は、実施例１と同じ方法で、バリア
メタルとなるＴｉＮ膜６１４と配線金属膜となるＣｕ膜
６１５を埋設し（図１１（ｈ））、ＣＭＰを行うことで
デュアルダマシン配線を形成する（図１１（ｉ））。
【００３９】以上の全ての実施例について酸素プラズマ
に弱い膜としてＨＳＱ膜を使用しているが、酸素プラズ
マに弱い他の膜、有機ＳＯＧや、フッ素樹脂、フッ素化
アモルファスカーボン、ポリイミドなどの有機膜、Ｓｉ
−ＨおよびＳｉ−ＣＨ3 などで終端されたポーラス膜の
中から置き換わっても何ら特許性を欠くものではないこ
とは明白である。
【００４０】また酸素プラズマに弱い膜上に直接マスク
用のメタルをのせることも可能である。
【００４１】また本発明の趣旨から配線用金属材料また
は埋設用金属材料について特化するものではなく、発明
の効果は配線用金属材料に依存しない。金属の例として
Ｃｕを用いた場合には、配線金属下地層にＴｉＮを堆積
し、Ｃｕをスパッタ法、ＣＶＤ法、メッキ法などの方法
で成膜し、ＣＭＰにより配線部以外のＣｕ／ＴｉＮを研
磨除去すれば良い。
【００４２】また、Ａｌ膜もしくはＡｌ−Ｃｕ合金膜も
しくはＡｌ−Ｓｉ−Ｃｕ合金膜などの、Ａｌ系の膜の場
合は、バリア膜にＴｉを用いることが望ましい。
【００４３】さらにメタルのマスクとして使用するもの
は前記記述のＷＳｉ，Ｗ，Ｔｉ，ＴｉＮ，Ａｌなどの中
から少なくとも１つ以上選択できる。
【００４４】そして、メタルの除去方法としてＣＭＰを
使用したがエッチバック法も使用できる。
【００４５】
【発明の効果】酸素プラズマ処理に弱い絶縁膜で多層配
線を形成する場合にビアホールや溝配線でむき出しにな
った前記絶縁膜が酸素プラズマにさらされることがない
ため、ビアホール抵抗の抵抗上昇不良や誘電率上昇、お
よび開孔部、溝部の形状悪化などの不良が防止できる。
【００４６】その理由は酸素プラズマ処理が必要なフォ
トレジスト剥離が酸素プラズマ処理に弱い絶縁膜がむき
出しになる前に除去されるプロセスフローを採っている
からである。
【図面の簡単な説明】
【図１】ＷＳｉマスクを用いたスルーホール構造の形成
方法を示した説明図。
【図２】ＷＳｉマスクを用いたスルーホール構造の形成
方法を示した説明図。
【図３】ＳｉＮマスクを用いたシングルダマシン構造の
形成方法を示した説明図。
【図４】ＳｉＮマスクを用いたシングルダマシン構造の
形成方法を示した説明図。
【図５】Ｗマスクを用いたシングルダマシン構造の形成
方法を示した説明図。
【図６】ＴｉＮマスクを用いたシングルダマシン構造の
形成方法を示した説明図。
【図７】Ｗマスクを用いたデュアルダマシン構造の形成
方法を示した説明図。
【図８】Ｗマスクを用いたデュアルダマシン構造の形成
方法を示した説明図。
【図９】ＴｉＮマスクを用いたデュアルダマシン構造の
形成方法を示した説明図。
【図１０】ＴｉＮマスクを用いたデュアルダマシン構造
の形成方法を示した説明図。
【図１１】ＴｉＮマスクを用いたデュアルダマシン構造
の形成方法を示した説明図。
【図１２】従来のレジストマスクを用いたスルーホール
構造の形成方法を示した説明図。
【図１３】従来のレジストマスクを用いたスルーホール
構造の形成方法を示した説明図。
【図１４】従来のレジストマスクを用いたシングルダマ
シン構造の形成方法を示した説明図。
【図１５】従来のレジストマスクを用いたシングルダマ
シン構造の形成方法を示した説明図。
【図１６】従来のレジストマスクを用いたフッ素樹脂の
スルーホール構造の形成方法を示した説明図。
【符号の説明】
１０１ 下層シリコン酸化膜 １０２ 第１のアルミニウム系金属配線 １０３ ＨＳＱ膜 １０４ カバーシリコン酸化膜 １０５ タングステンシリサイド膜 １０６ フォトレジストマスク １０７ 窒化チタン膜 １０８ タングステン膜 １０９ 第２のアルミニウム系金属配線 ２０１ 下層絶縁膜 ２０２ ＨＳＱ ２０３ Ｓｉ窒化膜 ２０４ Ｓｉ酸化膜 ２０５ フォトレジスト ２０６ バリアメタル ２０７ Ａｌ ３０１ シリコン酸化膜 ３０２ 低誘電率膜（ＨＳＱ） ３０３ カバーシリコン酸化膜 ３０４ メタルマスク（Ｗ膜） ３０５ フォトレジストマスク ３０６ バリアメタル（ＴｉＮ膜） ３０７ 配線金属膜（Ｃｕ膜） ４０１ シリコン酸化膜 ４０２ ＨＳＱ ４０３ カバーシリコン酸化膜 ４０４ メタルマスク（ＴｉＮ膜） ４０５ フォトレジストマスク ４０６ バリアメタル（ＴｉＮ膜） ４０７ 配線金属膜（Ｃｕ膜） ４０８ メタルカバーシリコン酸化膜 ５０１ シリコン酸化膜 ５０２ ＨＳＱ ５０３ カバーシリコン酸化膜 ５０４ メタルマスク（ＴｉＮ膜） ５０５ フォトレジストマスク ５０６ バリアメタル（ＴｉＮ膜） ５０７ 配線金属膜（Ｃｕ膜） ５０９ 層間ＨＳＱ膜 ５１０ カバーシリコン酸化膜 ５１１ メタルマスク（ＴｉＮ膜） ５１２ レジストマスク（プラグ用スルーホールパタ
ーン） ５１３ レジストマスク（配線パターン） ５１４ バリアメタル ５１５ 配線金属膜（Ｃｕ膜） ６０１ シリコン酸化膜 ６０２ ＨＳＱ ６０３ カバーシリコン酸化膜 ６０４ メタルマスク（ＴｉＮ膜） ６０５ フォトレジストマスク ６０６ バリアメタル（ＴｉＮ膜） ６０７ 配線金属膜（Ｃｕ膜） ６０９ 層間ＨＳＱ膜 ６１０ カバーシリコン酸化膜 ６１１ メタルマスク（ＴｉＮ膜） ６１２ レジストマスク（プラグ用スルーホールパタ
ーン） ６１３ レジストマスク（配線パターン） ６１４ バリアメタル ６１５ 配線金属膜（Ｃｕ膜） ６１６ メタルカバーシリコン酸化膜 ６１７ レジストマスク（プラグ用スルーホールパタ
ーン） ６１８ レジストマスク（配線パターン） ７０１ 下層シリコン酸化膜 ７０２ 第１のアルミニウム系金属配線 ７０３ ＨＳＱ膜 ７０４ カバーシリコン酸化膜 ７０５ フォトレジストマスク ７０６ 吸湿部 ７０７ 窒化チタン膜 ７０８ タングステン膜 ７０９ ボイド ７１０ 第２のアルミニウム系金属配線 ８０１ シリコン窒化膜 ８０２ ＨＳＱ膜 ８０３ シリコン酸化膜 ８０４ フォトレジストマスク ８０５ 吸湿部 ８０６ チタン膜 ８０７ Ｃｕ膜 ９０１ 下層シリコン酸化膜 ９０２ 第１のアルミニウム系金属配線 ９０３ シリコン酸化ライナー膜 ９０４ フッ素樹脂膜 ９０５ カバーシリコン酸化膜 ９０６ フォトレジストマスク ９０７ アルミニウム系金属膜 ９０８ ボイド ９０９ 窒化チタン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土屋 泰章 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 山崎 進也 東京都港区芝五丁目７番１号 日本電気 株式会社内

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された酸素プラズマ
    耐性のない第１の絶縁層上に第２の絶縁層を形成し、前
    記第２の絶縁層上にマスク用金属膜を形成する工程と、
    前記マスク用金属膜上にパターニングされたフォトレジ
    スト膜を形成する工程と、前記パターニングされたフォ
    トレジスト膜をマスクにして前記マスク用金属膜を加工
    する工程と、酸素を含有するプラズマにより前記フォト
    レジスト膜を除去する工程と、前記加工されたマスク用
    金属膜をマスクに前記第１の絶縁層と第２の絶縁層を選
    択的に除去する工程と、しかる後埋設用金属膜を前記半
    導体基板上に堆積して前記第１の絶縁層と第２の絶縁層
    が選択的に除去された領域に前記埋設用金属膜を埋め込
    む工程と、前記第１の絶縁層と第２の絶縁層が選択的に
    除去された領域内以外の前記埋設用金属膜と前記マスク
    用金属膜を除去する工程とを含むことを特徴とする半導
    体装置の製造方法。
  2. 【請求項２】 前記酸素プラズマ耐性のない絶縁膜はＨ
    ＳＱ（ＨｙｄｒｏｇｅｎＳｉｌｓｅｓｑｕｉｏｘａｎ
    ｅ）、有機スピンオンガラス、フッ素樹脂、フッ素化ア
    モルファスカーボン、ポリイミド系有機膜、Ｓｉ−Ｈお
    よびＳｉ−ＣＨ3で終端されたポーラス膜の中の少なく
    とも一つである請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記マスク用金属膜がタングステンシリ
    サイド、タングステン、チタン、窒化チタン、アルミニ
    ウムの中の少なくとも一つである請求項１または２記載
    の半導体装置の製造方法。
JP17205697A 1997-06-27 1997-06-27 半導体装置およびその製造方法 Expired - Fee Related JP3390329B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP17205697A JP3390329B2 (ja) 1997-06-27 1997-06-27 半導体装置およびその製造方法
GB9813799A GB2326765B (en) 1997-06-27 1998-06-25 Method of manufacturing semiconductor device having multilayer wiring
US09/104,714 US6140225A (en) 1997-06-27 1998-06-25 Method of manufacturing semiconductor device having multilayer wiring
GB0015731A GB2350931B (en) 1997-06-27 1998-06-25 Method of manufacturing semiconductor device having multilayer wiring
TW087110360A TW405163B (en) 1997-06-27 1998-06-26 Method of manufacturing semiconductor device having multilayer wiring
CNB981026613A CN1139971C (zh) 1997-06-27 1998-06-26 具有多层布线的半导体器件的制造方法
KR1019980024553A KR100321571B1 (ko) 1997-06-27 1998-06-27 다중층배선을갖는반도체장치의제조방법
US09/439,809 US6225217B1 (en) 1997-06-27 1999-11-12 Method of manufacturing semiconductor device having multilayer wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17205697A JP3390329B2 (ja) 1997-06-27 1997-06-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH1117008A JPH1117008A (ja) 1999-01-22
JP3390329B2 true JP3390329B2 (ja) 2003-03-24

Family

ID=15934725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17205697A Expired - Fee Related JP3390329B2 (ja) 1997-06-27 1997-06-27 半導体装置およびその製造方法

Country Status (6)

Country Link
US (2) US6140225A (ja)
JP (1) JP3390329B2 (ja)
KR (1) KR100321571B1 (ja)
CN (1) CN1139971C (ja)
GB (1) GB2326765B (ja)
TW (1) TW405163B (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989623A (en) * 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization
US6274292B1 (en) * 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US7804115B2 (en) * 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
JP3469771B2 (ja) * 1998-03-24 2003-11-25 富士通株式会社 半導体装置およびその製造方法
FR2777697B1 (fr) * 1998-04-16 2000-06-09 St Microelectronics Sa Circuit integre avec couche d'arret et procede de fabrication associe
US20010029091A1 (en) * 1998-04-17 2001-10-11 U.S. Philips Corporation Method for manufacturing an electronic device comprising an organic- containing material
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6309801B1 (en) * 1998-11-18 2001-10-30 U.S. Philips Corporation Method of manufacturing an electronic device comprising two layers of organic-containing material
GB2389963A (en) * 1998-12-04 2003-12-24 Nec Electronics Corp Semiconductor device and method of manufacture
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) * 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
JP3436221B2 (ja) * 1999-03-15 2003-08-11 ソニー株式会社 半導体装置の製造方法
JP2000286254A (ja) * 1999-03-31 2000-10-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000294631A (ja) * 1999-04-05 2000-10-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
EP1112590A1 (en) * 1999-07-01 2001-07-04 Lam Research Corporation Method for patterning a layer of a low dielectric constant material
JP3376965B2 (ja) * 1999-07-13 2003-02-17 日本電気株式会社 半導体装置及びその製造方法
JP4471243B2 (ja) * 1999-08-27 2010-06-02 東京エレクトロン株式会社 エッチング方法およびプラズマ処理方法
JP3348706B2 (ja) 1999-09-29 2002-11-20 日本電気株式会社 半導体装置の製造方法
JP3450247B2 (ja) * 1999-12-28 2003-09-22 Ｎｅｃエレクトロニクス株式会社 金属配線形成方法
US6440860B1 (en) * 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
US6541367B1 (en) 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US6444557B1 (en) * 2000-03-14 2002-09-03 International Business Machines Corporation Method of forming a damascene structure using a sacrificial conductive layer
JP2001338978A (ja) 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
JP3415602B2 (ja) 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
US6500752B2 (en) * 2000-07-21 2002-12-31 Canon Sales Co., Inc. Semiconductor device and semiconductor device manufacturing method
US6348410B1 (en) * 2000-11-02 2002-02-19 Advanced Micro Devices, Inc. Low temperature hillock suppression method in integrated circuit interconnects
US6500754B1 (en) * 2000-11-02 2002-12-31 Advanced Micro Devices, Inc. Anneal hillock suppression method in integrated circuit interconnects
JP2002208633A (ja) * 2001-01-10 2002-07-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100400035B1 (ko) * 2001-02-21 2003-09-29 삼성전자주식회사 균일한 접촉 저항을 갖는 콘택을 구비한 반도체 소자 및그의 제조방법
US6638851B2 (en) * 2001-05-01 2003-10-28 Infineon Technologies North America Corp. Dual hardmask single damascene integration scheme in an organic low k ILD
KR100422348B1 (ko) * 2001-06-15 2004-03-12 주식회사 하이닉스반도체 반도체소자의 제조방법
US20030064582A1 (en) * 2001-09-28 2003-04-03 Oladeji Isaiah O. Mask layer and interconnect structure for dual damascene semiconductor manufacturing
TW506105B (en) * 2001-10-26 2002-10-11 Nanya Technology Corp Method for forming interconnect
DE10240099A1 (de) * 2002-08-30 2004-03-11 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur
GB2394879B (en) * 2002-11-04 2005-11-23 Electrolux Outdoor Prod Ltd Trimmer
JP4068072B2 (ja) * 2003-01-29 2008-03-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3981026B2 (ja) * 2003-01-30 2007-09-26 株式会社東芝 多層配線層を有する半導体装置およびその製造方法
TW200428470A (en) * 2003-06-05 2004-12-16 Semiconductor Leading Edge Tec Method for manufacturing semiconductor device
US6979638B2 (en) * 2004-02-23 2005-12-27 Nanya Technology Corporation Conducting wire and contact opening forming method for reducing photoresist thickness and via resistance
JP2007005840A (ja) * 2006-10-16 2007-01-11 Renesas Technology Corp 半導体集積回路装置の製造方法
JP5096860B2 (ja) * 2007-10-04 2012-12-12 パナソニック株式会社 パターン形成方法
JP4745370B2 (ja) * 2008-06-11 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102222640B (zh) * 2010-04-16 2013-08-14 中芯国际集成电路制造(上海)有限公司 通孔形成方法
JP4819188B2 (ja) * 2011-02-02 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8735301B2 (en) * 2011-05-24 2014-05-27 United Microelectronics Corp. Method for manufacturing semiconductor integrated circuit
JP5857690B2 (ja) * 2011-12-02 2016-02-10 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5942867B2 (ja) * 2013-01-22 2016-06-29 富士通株式会社 半導体装置の製造方法
CN104078362A (zh) * 2013-03-29 2014-10-01 中国科学院微电子研究所 半导体器件制造方法
JP6197381B2 (ja) * 2013-06-05 2017-09-20 富士通セミコンダクター株式会社 半導体装置とその製造方法
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
JP2018049976A (ja) 2016-09-23 2018-03-29 東芝メモリ株式会社 半導体装置の製造方法
CN112041671B (zh) * 2020-07-24 2023-10-20 长江存储科技有限责任公司 制备和分析薄膜的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144871B2 (ja) * 1971-09-25 1976-12-01
US4357203A (en) * 1981-12-30 1982-11-02 Rca Corporation Plasma etching of polyimide
DE3234907A1 (de) * 1982-09-21 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten schaltung
GB2137808A (en) * 1983-04-06 1984-10-10 Plessey Co Plc Integrated circuit processing method
JPH03203240A (ja) * 1989-12-28 1991-09-04 Fujitsu Ltd 半導体装置の製造方法
JPH0719973B2 (ja) * 1990-10-31 1995-03-06 日本電気株式会社 多層配線基板
US5442237A (en) * 1991-10-21 1995-08-15 Motorola Inc. Semiconductor device having a low permittivity dielectric
JPH0722411A (ja) * 1993-06-22 1995-01-24 Kawasaki Steel Corp 埋込プラグの形成方法
US5565384A (en) * 1994-04-28 1996-10-15 Texas Instruments Inc Self-aligned via using low permittivity dielectric
DE69535718T2 (de) * 1994-05-27 2009-03-19 Texas Instruments Inc., Dallas Verbindungsverfahren mit Benutzung eines porösen Isolators zur Reduzierung der Kapazitäten zwischen Leiterbahnen
US5504042A (en) * 1994-06-23 1996-04-02 Texas Instruments Incorporated Porous dielectric material with improved pore surface properties for electronics applications
JPH0950993A (ja) * 1995-08-08 1997-02-18 Fujitsu Ltd 絶縁膜形成方法と半導体装置
US5573633A (en) * 1995-11-14 1996-11-12 International Business Machines Corporation Method of chemically mechanically polishing an electronic component
US6114186A (en) * 1996-07-30 2000-09-05 Texas Instruments Incorporated Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
US5935868A (en) * 1997-03-31 1999-08-10 Intel Corporation Interconnect structure and method to achieve unlanded vias for low dielectric constant materials

Also Published As

Publication number Publication date
KR19990007413A (ko) 1999-01-25
GB2326765A (en) 1998-12-30
CN1204142A (zh) 1999-01-06
JPH1117008A (ja) 1999-01-22
US6140225A (en) 2000-10-31
CN1139971C (zh) 2004-02-25
KR100321571B1 (ko) 2002-03-08
US6225217B1 (en) 2001-05-01
GB2326765B (en) 2000-11-15
TW405163B (en) 2000-09-11
GB9813799D0 (en) 1998-08-26

Similar Documents

Publication Publication Date Title
JP3390329B2 (ja) 半導体装置およびその製造方法
US6333257B1 (en) Interconnection structure and method for forming the same
KR100265771B1 (ko) 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법
US20020155693A1 (en) Method to form self-aligned anti-via interconnects
JP3778174B2 (ja) 半導体装置及びその製造方法
US6191028B1 (en) Method of patterning dielectric
US7378340B2 (en) Method of manufacturing semiconductor device and semiconductor device
US6774037B2 (en) Method integrating polymeric interlayer dielectric in integrated circuits
US6821896B1 (en) Method to eliminate via poison effect
JP4108228B2 (ja) 半導体装置の製造方法
JP2004055781A (ja) 半導体装置の製造方法
JP3183238B2 (ja) 半導体装置の製造方法
JP4278497B2 (ja) 半導体装置の製造方法
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP2001168192A (ja) 半導体装置の製造方法
JP2006133315A (ja) 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法
JP2001345380A (ja) 半導体装置の製造方法および半導体装置
JP3683570B2 (ja) 半導体装置の製造方法
JP4207113B2 (ja) 配線構造の形成方法
JP2005203429A (ja) 半導体装置の製造方法
KR20030002119A (ko) 듀얼 다마신 공정에 의한 비아홀 형성 방법
JPH10173051A (ja) 配線形成方法
TW565908B (en) Manufacturing method of dual damanscene structure
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
JP2000114375A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000328

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110117

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110117

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130117

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140117

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees