JPH03203240A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03203240A JPH03203240A JP34408289A JP34408289A JPH03203240A JP H03203240 A JPH03203240 A JP H03203240A JP 34408289 A JP34408289 A JP 34408289A JP 34408289 A JP34408289 A JP 34408289A JP H03203240 A JPH03203240 A JP H03203240A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring layer
- opening
- sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000002184 metal Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 56
- 239000011229 interlayer Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 21
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 238000004380 ashing Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract description 10
- 238000010276 construction Methods 0.000 abstract 1
- 150000002894 organic compounds Chemical class 0.000 abstract 1
- 239000010408 film Substances 0.000 description 197
- 239000007789 gas Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 235000008708 Morus alba Nutrition 0.000 description 2
- 240000000249 Morus alba Species 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004615 ingredient Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に関し、
有機成分を含有するSOG (スピンオングラス)膜の
劣化を生し難くすることができ、かつ層間絶縁膜の平坦
化を行うことができる半導体装置の製造方法を提供する
ことを目的とし、 第1の配線層(3)上に有機成分を含有するシリカ系膜
(4b)をその膜(4)内に有する層間絶縁膜(4)を
形成する工程と、該層間絶縁膜(4)上に金属膜(5)
を形成する工程と、該金属膜(5)上に画工・ノチング
膜(6)を形成する工程と、該第1の配線層(3)上に
対応する領域において、該耐エツチング膜(6)をパタ
ーニング後該金属膜(5)をトライエ・ノチングするこ
とにより第1の開口部(8a)を形成するとともに、該
第1の開口部(8a)内に該層間絶縁膜(4)を露出さ
・Qる工程と、該耐エツチング膜(6)をアッシング除
去する工程と、該金属膜(5)をマスクとして該第1の
開口部(8a)を介して該層間絶縁膜(4)を1〜′う
イエ・ンチングすることにより第2の開口部(8b)を
形成するとともに、該第2の開口部(8b)内に該第1
の配線層(3)を露出させる工程と、該第1、第2の開
口部(8a、8b)を介して該第1の配線層(3)とコ
ンタクトを取るように該第2の配線層(9)を形成する
工程とを含むように構成する。
劣化を生し難くすることができ、かつ層間絶縁膜の平坦
化を行うことができる半導体装置の製造方法を提供する
ことを目的とし、 第1の配線層(3)上に有機成分を含有するシリカ系膜
(4b)をその膜(4)内に有する層間絶縁膜(4)を
形成する工程と、該層間絶縁膜(4)上に金属膜(5)
を形成する工程と、該金属膜(5)上に画工・ノチング
膜(6)を形成する工程と、該第1の配線層(3)上に
対応する領域において、該耐エツチング膜(6)をパタ
ーニング後該金属膜(5)をトライエ・ノチングするこ
とにより第1の開口部(8a)を形成するとともに、該
第1の開口部(8a)内に該層間絶縁膜(4)を露出さ
・Qる工程と、該耐エツチング膜(6)をアッシング除
去する工程と、該金属膜(5)をマスクとして該第1の
開口部(8a)を介して該層間絶縁膜(4)を1〜′う
イエ・ンチングすることにより第2の開口部(8b)を
形成するとともに、該第2の開口部(8b)内に該第1
の配線層(3)を露出させる工程と、該第1、第2の開
口部(8a、8b)を介して該第1の配線層(3)とコ
ンタクトを取るように該第2の配線層(9)を形成する
工程とを含むように構成する。
本発明は、半導体装置の製造方法に係り、多層Aff配
線構造を有する半導体装置の製造方法に適用することが
でき、Al配線間のコンタクトQJ(うjであるコンタ
クIホールを高信頼性で、かつ支足に形成することがで
きる半導体装置の製造方法に関する。
線構造を有する半導体装置の製造方法に適用することが
でき、Al配線間のコンタクトQJ(うjであるコンタ
クIホールを高信頼性で、かつ支足に形成することがで
きる半導体装置の製造方法に関する。
近年の半導体素子の微細化−高集積化は、配線構造にお
いても、多層配線化をもたらしている。
いても、多層配線化をもたらしている。
そのため、層間絶縁膜の平坦化技術が多層配線化にとっ
て不可欠の技術となっている。
て不可欠の技術となっている。
この層間絶縁膜の平坦化技iホiの1つに、層間絶縁膜
に、有機成分を含有したシリカ系゛塗昂+4を用いスピ
ン塗布法及びキュア焼成により形成したを有機分を含有
するシリカ系膜(例えばSOC膜)を用いる方法が一般
に知られている。具体的には、有機成分をSOG膜に含
有さ・仕ることQこより、SOG膜の厚膜化をクラック
の発生をさ・仕ることなく実現することができる。そし
て、SOG膜の厚膜化によって層間絶縁膜の平坦度をよ
り向上させることかできる。
に、有機成分を含有したシリカ系゛塗昂+4を用いスピ
ン塗布法及びキュア焼成により形成したを有機分を含有
するシリカ系膜(例えばSOC膜)を用いる方法が一般
に知られている。具体的には、有機成分をSOG膜に含
有さ・仕ることQこより、SOG膜の厚膜化をクラック
の発生をさ・仕ることなく実現することができる。そし
て、SOG膜の厚膜化によって層間絶縁膜の平坦度をよ
り向上させることかできる。
以下、具体的に従来技術について説明する。
第2図(a)〜(C)は従来の半導体装置の製造方法の
一例を説明する図である。
一例を説明する図である。
この図において、31は例えばSiからなる基板、32
は例えばPSGからなる絶縁膜、33は例えばAlから
なる第1の配線層、34はPSG等からなる絶縁膜34
a、有機成分を含有するSOG膜34b及びPSG等か
らなる絶縁膜34Cから構成される層間絶縁膜、35は
レジスト膜、36はレジスト膜35に形成された開口部
、37は層間絶縁膜34に形成されたコンタクト・1=
−ル、38は例えはA6からなる第2の配線層である。
は例えばPSGからなる絶縁膜、33は例えばAlから
なる第1の配線層、34はPSG等からなる絶縁膜34
a、有機成分を含有するSOG膜34b及びPSG等か
らなる絶縁膜34Cから構成される層間絶縁膜、35は
レジスト膜、36はレジスト膜35に形成された開口部
、37は層間絶縁膜34に形成されたコンタクト・1=
−ル、38は例えはA6からなる第2の配線層である。
なお、絶縁膜34a、34cは有a戒分を含有するSO
G膜34bとは異なり有機成分を含有していない。
G膜34bとは異なり有機成分を含有していない。
次に、その製造方法について説明する。
まず、第2図(a)に示すよ・)に、例えばCVD法に
より基板31上にPSGを堆積して絶縁l摸32を形成
し、例えばスバ・ツタ法により絶縁膜32上にA4を堆
積した後、−・般に知られている所定のフカl−リソグ
ラフィー工程によりレジストをマスクどして例えしま1
< I EによりAIl!を選扛q+力にエソ−J”ツ
クして第1の配線層33を形成する。次いて、例えばC
VD法により第1の配線層33を覆・うJ、・つにPS
Gを堆積して絶縁膜34Ωを形成し、絶縁膜34a上に
有機成分を含有したシリカljAをスピン塗布法により
塗布し、キュア焼成させて有機成分を含有するs o
c 11莫341ノを形成した後、絶縁11父34 ;
i 0)形成方法と同様、例えばCVD法により有機成
分を含有する5OGli菜34bJ−にP S Gを堆
積して絶縁l模34(を形成する。この]1,1、絶縁
膜34.〕、有有機分を含有するSOG膜34b及び絶
縁膜34・、からなる層間絶縁膜34が形成される。次
いて、−e 4こ知られているフ第1リソグラフィーエ
1゛己を用いて層間絶縁膜34上にレジストを塗布して
レシス!・膜35を形成した後、露光・現像によりレン
スI・膜35を第1の配線層33上に対応する領域にお
いてバタニングして開口部36を形成するとともに、開
口部36内に絶縁膜34Cを露出させる。
より基板31上にPSGを堆積して絶縁l摸32を形成
し、例えばスバ・ツタ法により絶縁膜32上にA4を堆
積した後、−・般に知られている所定のフカl−リソグ
ラフィー工程によりレジストをマスクどして例えしま1
< I EによりAIl!を選扛q+力にエソ−J”ツ
クして第1の配線層33を形成する。次いて、例えばC
VD法により第1の配線層33を覆・うJ、・つにPS
Gを堆積して絶縁膜34Ωを形成し、絶縁膜34a上に
有機成分を含有したシリカljAをスピン塗布法により
塗布し、キュア焼成させて有機成分を含有するs o
c 11莫341ノを形成した後、絶縁11父34 ;
i 0)形成方法と同様、例えばCVD法により有機成
分を含有する5OGli菜34bJ−にP S Gを堆
積して絶縁l模34(を形成する。この]1,1、絶縁
膜34.〕、有有機分を含有するSOG膜34b及び絶
縁膜34・、からなる層間絶縁膜34が形成される。次
いて、−e 4こ知られているフ第1リソグラフィーエ
1゛己を用いて層間絶縁膜34上にレジストを塗布して
レシス!・膜35を形成した後、露光・現像によりレン
スI・膜35を第1の配線層33上に対応する領域にお
いてバタニングして開口部36を形成するとともに、開
口部36内に絶縁膜34Cを露出させる。
次に、第2図(b)に示すように、例えばR,IEによ
りレンスI・膜35をマスクとして開口部36を介して
絶縁膜34C1有機威分を含有するSOG膜34b及び
絶縁膜34aを選択的にエツチングしてコンタクI・ホ
ール37を形成するとともに、コンタクトホール37内
に第1の配線層33を露出させる。
りレンスI・膜35をマスクとして開口部36を介して
絶縁膜34C1有機威分を含有するSOG膜34b及び
絶縁膜34aを選択的にエツチングしてコンタクI・ホ
ール37を形成するとともに、コンタクトホール37内
に第1の配線層33を露出させる。
そして、例えば02ガスを含むアッシング処理(アルカ
リ性レジスト剥離液やHN 03等のウェット処理でも
よい)によりレジスI−膜35を除去した後、例えはス
パッタ法によりコンタク1へホール37内の第1の配線
1133とコンタクトを取るよ・うに/lを堆積して第
2の配線層38を形成することにより、第2図((、)
に示すような村・1逍の配線コンタクI一部を得ること
ができる。
リ性レジスト剥離液やHN 03等のウェット処理でも
よい)によりレジスI−膜35を除去した後、例えはス
パッタ法によりコンタク1へホール37内の第1の配線
1133とコンタクトを取るよ・うに/lを堆積して第
2の配線層38を形成することにより、第2図((、)
に示すような村・1逍の配線コンタクI一部を得ること
ができる。
上記した従来の半導体装置の製造方法にあっては、コン
タクトボール37形成後のレジスl−膜35の除去を0
2ガスを含むア・ノシング処理、あるいはアルカリ系レ
ジスト剥離液や■lNO3等のウェット処理によって行
っているため、コンタクI・ホル37内に露出された有
機成分を含有するS OG 11934bが02ブラス
マ(第3図)・や水分に直接さらされていた。このため
、有機成分を含有するSOG膜34bは、上記02プラ
ズマにさらされることによって(高温での02雰囲気に
さらされても同様)、膜内のを機威分か分解酸化を此こ
し易く、SOG膜34bの急激な膜収縮によって5oc
ll桑34bにクラ・ツクが発生し有機成分を含有する
SOC膜34bが劣化するという問題があった。
タクトボール37形成後のレジスl−膜35の除去を0
2ガスを含むア・ノシング処理、あるいはアルカリ系レ
ジスト剥離液や■lNO3等のウェット処理によって行
っているため、コンタクI・ホル37内に露出された有
機成分を含有するS OG 11934bが02ブラス
マ(第3図)・や水分に直接さらされていた。このため
、有機成分を含有するSOG膜34bは、上記02プラ
ズマにさらされることによって(高温での02雰囲気に
さらされても同様)、膜内のを機威分か分解酸化を此こ
し易く、SOG膜34bの急激な膜収縮によって5oc
ll桑34bにクラ・ツクが発生し有機成分を含有する
SOC膜34bが劣化するという問題があった。
また、有機成分を含有するSOG 1i934 bは、
吸湿性が高いため、上記ウェット処理の際水分にさらさ
れることによって)膜内に水う3を吸?!n: L l
模が111&くなり、有機成分を含有するSOG膜34
bが劣化するという問題があった。ぞして、イ1a成分
を含有する5OGII!34bの吸湿性は02プラスマ
や○。
吸湿性が高いため、上記ウェット処理の際水分にさらさ
れることによって)膜内に水う3を吸?!n: L l
模が111&くなり、有機成分を含有するSOG膜34
bが劣化するという問題があった。ぞして、イ1a成分
を含有する5OGII!34bの吸湿性は02プラスマ
や○。
雰囲気にさらされることによってより高くなる。
なお、絶縁膜34a、34cも同様に0.プラスマや水
分に直接さらされるが有機成分を含有するSOG膜34
bとは異なり有機成分を含有しないため、上記のよ・う
な膜劣化という問題は生じない。
分に直接さらされるが有機成分を含有するSOG膜34
bとは異なり有機成分を含有しないため、上記のよ・う
な膜劣化という問題は生じない。
上記有機成分を含有するSOG膜34bが劣化するとい
う問題を解決する従来技術としζは、コンタクl−ホー
ル37内に有機成分を含有するSOC膜34bを露出さ
せないでレジスト膜35の除去を行う方法かある。以下
、具体的に図面を用いて説明する。
う問題を解決する従来技術としζは、コンタクl−ホー
ル37内に有機成分を含有するSOC膜34bを露出さ
せないでレジスト膜35の除去を行う方法かある。以下
、具体的に図面を用いて説明する。
第4図(a)〜Cf>は従来の半導体装置の製造方法の
他の一例を説明する図である。
他の一例を説明する図である。
この図において、第2図と同一符号は同一または相当部
分を示し、41は絶縁膜34a及び絶縁膜34Cに形成
されたコンタクトホールである。
分を示し、41は絶縁膜34a及び絶縁膜34Cに形成
されたコンタクトホールである。
次に、その製造方法について説明する。
まず、第4図(a)に示すように、例えばCVD法によ
り基板31上にPSGを堆積して絶縁膜32を形成し、
例えばスパッタ法により絶縁膜32上にAlを堆積した
後、一般に知られている所定のフォトリソグラフィー工
程によりレジストをマスクとして例えばRIEによりA
Aを選択的にエツチングして第1の配線層33を形成す
る。次いて、例えばCVD法により第1の配線層33を
覆うようにPSGを堆積して絶縁膜34aを形成する。
り基板31上にPSGを堆積して絶縁膜32を形成し、
例えばスパッタ法により絶縁膜32上にAlを堆積した
後、一般に知られている所定のフォトリソグラフィー工
程によりレジストをマスクとして例えばRIEによりA
Aを選択的にエツチングして第1の配線層33を形成す
る。次いて、例えばCVD法により第1の配線層33を
覆うようにPSGを堆積して絶縁膜34aを形成する。
次いで、絶縁膜32上に有機成分を含有したンリカ(A
をスピン塗布法により塗布し、キュア焼成さ・仕て有機
成分を含有する5OGI模34bを形成する。
をスピン塗布法により塗布し、キュア焼成さ・仕て有機
成分を含有する5OGI模34bを形成する。
次に、第4図(b)に示すように、例えしよRIEによ
り有機成分を含有するSOG膜34bを第1の配線層3
3上に対応する領域に残らないよ−)に工・ノチハソク
する。この時、第1の配線層33上に対応する絶縁膜3
4aが露出され、第1の配線層33側壁部に形成された
絶縁膜34a側壁部に未エツチングの有機成分を含有す
る5OGII桑34bが残される。
り有機成分を含有するSOG膜34bを第1の配線層3
3上に対応する領域に残らないよ−)に工・ノチハソク
する。この時、第1の配線層33上に対応する絶縁膜3
4aが露出され、第1の配線層33側壁部に形成された
絶縁膜34a側壁部に未エツチングの有機成分を含有す
る5OGII桑34bが残される。
次に、第4図(c)に示すように、絶縁膜342jの形
成力法と同様、例えばCVD法により絶縁膜34a及び
有機成分を含有するSOC膜341〕を覆・)ようにP
SGを堆積して絶縁膜34cを形成する。
成力法と同様、例えばCVD法により絶縁膜34a及び
有機成分を含有するSOC膜341〕を覆・)ようにP
SGを堆積して絶縁膜34cを形成する。
この時、絶縁膜34a、有機成分を含有するSOC膜3
4b及び絶縁膜34cからなる層間絶縁膜34が形 0 威される。
4b及び絶縁膜34cからなる層間絶縁膜34が形 0 威される。
次に、第4図(d)に示すよっに、絶縁膜34C上にレ
ジストを塗布してレジスト膜35を形成した後、露光・
現像により第1の配線層33上に対応する領域において
レジスト膜35をパターニングして開口部36を形成す
るとともに、開口部36内に絶縁膜34C,を露出さセ
る。
ジストを塗布してレジスト膜35を形成した後、露光・
現像により第1の配線層33上に対応する領域において
レジスト膜35をパターニングして開口部36を形成す
るとともに、開口部36内に絶縁膜34C,を露出さセ
る。
次に、第4図(e)に示すように、例えばRI已により
レジスト+1135をマスクとして開口部36を介して
絶縁B!34C,絶縁WJ、34 aを選択的にエツチ
ングしてコンククホール41を形成するとともに、コン
タクホール41内に第1の配線層33を露出させる。
レジスト+1135をマスクとして開口部36を介して
絶縁B!34C,絶縁WJ、34 aを選択的にエツチ
ングしてコンククホール41を形成するとともに、コン
タクホール41内に第1の配線層33を露出させる。
そして、例えば02ガスを含むアッシング処理(アルカ
リ系しジスI・剥離液やl−I NO3等のウェット処
理でもよい)によりレジス;−膜35を除去した後、例
えばスパッタ法によりコンタクホール41内の第1の配
線層33とコンタクトを取るようにAlを堆積して第2
の配線層38を形成することにより、第4図(f)に示
すような構造の配線コンタク1一部を得ることができる
。
リ系しジスI・剥離液やl−I NO3等のウェット処
理でもよい)によりレジス;−膜35を除去した後、例
えばスパッタ法によりコンタクホール41内の第1の配
線層33とコンタクトを取るようにAlを堆積して第2
の配線層38を形成することにより、第4図(f)に示
すような構造の配線コンタク1一部を得ることができる
。
上記した従来の半導体装置の製造方法にあっては、第4
図(b)に示すように、有機成分を含有するSOG膜3
4bをエッヂハックすることにより第1の配線層33上
に対応する領域において(i′機成分を含有するSOG
膜34bを全て除去し、第1の配線層33側壁部に形成
された絶縁11!34a側壁部にのみ形成するようにし
たので、第4図(e)に示すように、コンタクホール4
1内には有機成分を含有するSOG膜34bが露出され
ない。また、コンタクトホール41内に露出された絶縁
膜34a、34cには有機成分は含有されていない。こ
のため、レジスト膜35の除去を02ガスを含むアッシ
ング処理、あるいはアルカリ系レジスト?j1、り離液
やHN O、]等のウェット処理で行っても、有機成分
を含有するS OG ll134 bが02プラズマ(
第3図)や水分に直接さらされなくなるため、これに伴
・う有機成分を含有するSOG膜34bが劣化するとい
う間匙を解消することができる。
図(b)に示すように、有機成分を含有するSOG膜3
4bをエッヂハックすることにより第1の配線層33上
に対応する領域において(i′機成分を含有するSOG
膜34bを全て除去し、第1の配線層33側壁部に形成
された絶縁11!34a側壁部にのみ形成するようにし
たので、第4図(e)に示すように、コンタクホール4
1内には有機成分を含有するSOG膜34bが露出され
ない。また、コンタクトホール41内に露出された絶縁
膜34a、34cには有機成分は含有されていない。こ
のため、レジスト膜35の除去を02ガスを含むアッシ
ング処理、あるいはアルカリ系レジスト?j1、り離液
やHN O、]等のウェット処理で行っても、有機成分
を含有するS OG ll134 bが02プラズマ(
第3図)や水分に直接さらされなくなるため、これに伴
・う有機成分を含有するSOG膜34bが劣化するとい
う間匙を解消することができる。
しかしながら、木来有機威分を含有する300口
2
膜34bは膜厚を厚くすることによって平坦化を実現す
るものであるが、上記有機成分を含有するS○GB!3
4bの劣化防止のためにエッチハックを行っているため
、第4図(b)に示す如く第1の配線1i33の段差部
で絶縁膜34aが露出し、急峻な傾斜ができてしまい(
角度がθ、〜θ2のように大きくなる)、層間絶縁膜3
4の平坦化が行えないという問題があった。
るものであるが、上記有機成分を含有するS○GB!3
4bの劣化防止のためにエッチハックを行っているため
、第4図(b)に示す如く第1の配線1i33の段差部
で絶縁膜34aが露出し、急峻な傾斜ができてしまい(
角度がθ、〜θ2のように大きくなる)、層間絶縁膜3
4の平坦化が行えないという問題があった。
これは、エッチバックにおけるエツチングのコントロー
ル上の問題として、まず、有機成分を含有する5OCI
I!34bと絶縁膜34aのエツチング選択比を一致さ
せると同時に、ウェハ面内分布のバラツキを小さくし、
エツチングレートを大きくし量産性を上げるという各々
の条件をすべて満たすことが非常に困難な点が挙げられ
る。そして、第5図に示すように(第5図において、5
1はポリSi配線、52はフィールド酸化膜である)、
第1の配線層33の下地も凹凸をもっている実際のIC
デバイスパターンでは、表面の凹凸によって有機成分を
含有するSOG膜34bの膜厚が異なるため、第1の配
線層33上に対応する領域の有機成分を含有するSOG
膜34bの膜厚が下地パターンの形状凹凸によって第5
図に示すように、5OprJ34bの膜厚がX、、X2
のように異なる。上記有機成分を含有するsocl1g
34bの劣化防止のためには第1の配線層33上に対応
する領域の有機成分を含有するSOG膜34bを確実に
除去する必要があり、そのためには、エッチハックにお
けるエツチング量はオーバーに取らざるを得ない点が挙
げられる。
ル上の問題として、まず、有機成分を含有する5OCI
I!34bと絶縁膜34aのエツチング選択比を一致さ
せると同時に、ウェハ面内分布のバラツキを小さくし、
エツチングレートを大きくし量産性を上げるという各々
の条件をすべて満たすことが非常に困難な点が挙げられ
る。そして、第5図に示すように(第5図において、5
1はポリSi配線、52はフィールド酸化膜である)、
第1の配線層33の下地も凹凸をもっている実際のIC
デバイスパターンでは、表面の凹凸によって有機成分を
含有するSOG膜34bの膜厚が異なるため、第1の配
線層33上に対応する領域の有機成分を含有するSOG
膜34bの膜厚が下地パターンの形状凹凸によって第5
図に示すように、5OprJ34bの膜厚がX、、X2
のように異なる。上記有機成分を含有するsocl1g
34bの劣化防止のためには第1の配線層33上に対応
する領域の有機成分を含有するSOG膜34bを確実に
除去する必要があり、そのためには、エッチハックにお
けるエツチング量はオーバーに取らざるを得ない点が挙
げられる。
即ち、このようなエッチハックにおける1ソチングのコ
ントロール上の問題より、エンデパック後も有機成分を
含有するSOC膜34bを塗布・キュア坑底したときの
なめらかな表面の平坦性を維持することが困難であるた
めである。
ントロール上の問題より、エンデパック後も有機成分を
含有するSOC膜34bを塗布・キュア坑底したときの
なめらかな表面の平坦性を維持することが困難であるた
めである。
そこで本発明は、有機成分を含有するSOG膜の劣化を
生じ難くすることができ、かつ層間絶縁膜の平坦化を行
うことができる半導体装置の製造方法を提供することを
目的とする。
生じ難くすることができ、かつ層間絶縁膜の平坦化を行
うことができる半導体装置の製造方法を提供することを
目的とする。
3
4
(課題を解決するための手段)
本発明による半導体装置の製造方法は上記目的達成のた
め、第1の配線層」二に有機成分を含有するシリカ系膜
を王の膜内に有する層間絶縁膜を形成する工程と、該層
間絶縁膜上に金属膜を形成する工程と、該第1の配線層
上に対応する領域において、該金属膜をトライエツチン
グすることにより第1の開口部を形成するとともに、該
第1の開口部内に核層間絶縁膜を露出させる工程と、該
金属膜をマスクとして該第1の開口部を介して該層間絶
縁膜を1”ライエツチングすることにより第2の開口部
を形成するとともに、第2の開口部内に該第1の配vA
層を露曳させる工程と、該第1、第2の開口部を介して
該第1の配線層と:1ンタクトを取るよ・)に該第2の
配線層を形成する工程とを含むものである。
め、第1の配線層」二に有機成分を含有するシリカ系膜
を王の膜内に有する層間絶縁膜を形成する工程と、該層
間絶縁膜上に金属膜を形成する工程と、該第1の配線層
上に対応する領域において、該金属膜をトライエツチン
グすることにより第1の開口部を形成するとともに、該
第1の開口部内に核層間絶縁膜を露出させる工程と、該
金属膜をマスクとして該第1の開口部を介して該層間絶
縁膜を1”ライエツチングすることにより第2の開口部
を形成するとともに、第2の開口部内に該第1の配vA
層を露曳させる工程と、該第1、第2の開口部を介して
該第1の配線層と:1ンタクトを取るよ・)に該第2の
配線層を形成する工程とを含むものである。
本発明に係る有機成分を含有するシリカ系膜としては、
例えば有a威分を含有する5OGIIQが挙げられ、こ
の有機成分を含有するSOC膜は有機成分を含をしたシ
リカ材をスピン塗布ン去により塗布形成しキュア焼成さ
せることによって形成することができる。
例えば有a威分を含有する5OGIIQが挙げられ、こ
の有機成分を含有するSOC膜は有機成分を含をしたシ
リカ材をスピン塗布ン去により塗布形成しキュア焼成さ
せることによって形成することができる。
本発明に係る金属膜としては、An、Cu□90)金属
、及びW 、 T i 、M o !’jfiのρiN
a点金屈等及びそれらの化合物を用いることができる。
、及びW 、 T i 、M o !’jfiのρiN
a点金屈等及びそれらの化合物を用いることができる。
本発明は、第1図(a)〜(f)に示ずよつに、第1の
配線層3上0こシリカ系膜4bをくの膜4内に有する層
間絶縁膜4が形成され、層間絶縁膜4上に金属膜5が形
成され、第1の配線層3上に対応する領域において、金
属11父5がトうfエツチングされることにより第1の
開口部8aが形成されるとともに、第1の開口部8a内
に層間絶縁11W 4が露出された後、金属膜5がマス
クとして用いられ、第1の開口部8aを介して層間絶縁
+1A 4が]・ライエツチングされることにより第2
の開1−1部8bが形成されるとともに、第2の開口部
8b内に第1の配線層3が露出され、第1、第2の開L
1部3a、3bを介して第1の配線層3と、lンタクト
5 G を採るように第2の配線層9が形成される。
配線層3上0こシリカ系膜4bをくの膜4内に有する層
間絶縁膜4が形成され、層間絶縁膜4上に金属膜5が形
成され、第1の配線層3上に対応する領域において、金
属11父5がトうfエツチングされることにより第1の
開口部8aが形成されるとともに、第1の開口部8a内
に層間絶縁11W 4が露出された後、金属膜5がマス
クとして用いられ、第1の開口部8aを介して層間絶縁
+1A 4が]・ライエツチングされることにより第2
の開1−1部8bが形成されるとともに、第2の開口部
8b内に第1の配線層3が露出され、第1、第2の開L
1部3a、3bを介して第1の配線層3と、lンタクト
5 G を採るように第2の配線層9が形成される。
したがって、有機成分を含有するSOG膜4bの劣化を
生じ難くすることができるようになり、かつ層間絶縁膜
4の平坦化を行うことができるようになる。詳細につい
ては実施例で説明する。
生じ難くすることができるようになり、かつ層間絶縁膜
4の平坦化を行うことができるようになる。詳細につい
ては実施例で説明する。
[実施例〕
以下、本発明を図面に基づいて説明する。
第1図(a)〜(f)は本発明に係る半導体装置の製造
方法の一実施例を説明する図である。
方法の一実施例を説明する図である。
この図において、1は例えばSiからなる基板、2は例
えばPSG (BPSG、、S ioz等でもよい)か
らなる絶縁膜、3は例えばAnからなる第1の配線層、
4はPSC等からなる絶縁膜4a、有機成分を含有する
SOC膜4b及びPSG等からなる絶縁y4cからなる
層間絶縁膜、5はW(Tiでもよい)等の例えば高融点
金属からなる金属膜(高融点金属の化合物からなる薄膜
であってもよい。)で、A1、Cu等の配線材からなる
場合であってもよい。6はレジスト膜、7はレジスト膜
6に形成された開口部、8は金属11!5に形成された
第1の開口部8aと層間絶縁膜4に形成された第2の開
口部8bとからなるコンタクトホール、9は例えばAf
fからなる第2の配線層である。
えばPSG (BPSG、、S ioz等でもよい)か
らなる絶縁膜、3は例えばAnからなる第1の配線層、
4はPSC等からなる絶縁膜4a、有機成分を含有する
SOC膜4b及びPSG等からなる絶縁y4cからなる
層間絶縁膜、5はW(Tiでもよい)等の例えば高融点
金属からなる金属膜(高融点金属の化合物からなる薄膜
であってもよい。)で、A1、Cu等の配線材からなる
場合であってもよい。6はレジスト膜、7はレジスト膜
6に形成された開口部、8は金属11!5に形成された
第1の開口部8aと層間絶縁膜4に形成された第2の開
口部8bとからなるコンタクトホール、9は例えばAf
fからなる第2の配線層である。
なお、絶縁膜4a、4bは有機成分を含有するSOG膜
4bとは異なり有機成分を含有していない。
4bとは異なり有機成分を含有していない。
次に、その製造方法について説明する。
まず、第1図(a)に示すように、例えばCVD法によ
り基板1上にPSGを堆積して膜厚が例えば5000〜
10000人の絶縁膜2を形成し、例えばスパッタ法に
より絶縁膜2上にA、 ffを肥厚が例えば5000〜
10000人で堆積した後、例えばRIEによりAff
を選択的にエツチングして第1の配線層3を形成する。
り基板1上にPSGを堆積して膜厚が例えば5000〜
10000人の絶縁膜2を形成し、例えばスパッタ法に
より絶縁膜2上にA、 ffを肥厚が例えば5000〜
10000人で堆積した後、例えばRIEによりAff
を選択的にエツチングして第1の配線層3を形成する。
次いで、ECRプラズマCVD法、バイアスECRプラ
ズマCVD法等のプラズマCVD法により第1の配線層
3を覆・うようにPSGや5in2を堆積して膜厚が例
えば1000〜5000 Aの絶縁膜4aを形成する。
ズマCVD法等のプラズマCVD法により第1の配線層
3を覆・うようにPSGや5in2を堆積して膜厚が例
えば1000〜5000 Aの絶縁膜4aを形成する。
なお、絶縁膜4aの形] 7
】 8
威力法としては、常圧CVD法や減圧CVD法、あるい
はバイアススパッタ法等のPVD法であってもよい。ま
た、ソースガスとしてはSiH,やN、O,PH3の他
、TE01等の有機金属ソースを用いることができる。
はバイアススパッタ法等のPVD法であってもよい。ま
た、ソースガスとしてはSiH,やN、O,PH3の他
、TE01等の有機金属ソースを用いることができる。
次いで、絶縁膜4a上に有機成分を含有したシリカ材を
スピン塗布法により塗布し、キュア坑底させて膜厚が例
えば2000〜8000人の有機成分を含有するSOG
膜4bを形成する。ここでのシリカ材としては例えば東
京応化工業(株)製0CDT’ype7等の、焼成した
後も有機成分を含有するシリカ系膜の得られるものを用
し、)る。
スピン塗布法により塗布し、キュア坑底させて膜厚が例
えば2000〜8000人の有機成分を含有するSOG
膜4bを形成する。ここでのシリカ材としては例えば東
京応化工業(株)製0CDT’ype7等の、焼成した
後も有機成分を含有するシリカ系膜の得られるものを用
し、)る。
次に、第1図(b)に示すように、絶縁膜4aの形成方
法と同様、ECRプラズマCVD法、バイアスECRプ
ラズマCVD法等のプラズマCVD法により有機成分を
含有するSOG膜4b上にPSGやSiO□を堆積して
膜厚が例えば1000〜5000人の絶縁膜4cを形成
する。この時、絶縁膜4a、有機成分を含有するSOG
膜4b及び絶縁膜4cからなる層間絶縁膜4が形成され
る。なお、絶縁膜4cの形成方法としては、絶縁1jJ
4aの形成方法と同様、常圧CVD法や減圧CVD法、
あるいはバイアススパッタ法等のP V D法であって
もよい。また、絶縁膜4c(絶縁膜4aも同様)としζ
は有機成分を合釘する5OGIIΔ41)どつ、全1′
11性の得られるものが好ましい。次いて、例えはスパ
ッタ法(CV I)法でもよい)より絶縁膜4c上にW
を堆積して膜厚が例えば500〜5000久の金属膜5
を形成する。
法と同様、ECRプラズマCVD法、バイアスECRプ
ラズマCVD法等のプラズマCVD法により有機成分を
含有するSOG膜4b上にPSGやSiO□を堆積して
膜厚が例えば1000〜5000人の絶縁膜4cを形成
する。この時、絶縁膜4a、有機成分を含有するSOG
膜4b及び絶縁膜4cからなる層間絶縁膜4が形成され
る。なお、絶縁膜4cの形成方法としては、絶縁1jJ
4aの形成方法と同様、常圧CVD法や減圧CVD法、
あるいはバイアススパッタ法等のP V D法であって
もよい。また、絶縁膜4c(絶縁膜4aも同様)としζ
は有機成分を合釘する5OGIIΔ41)どつ、全1′
11性の得られるものが好ましい。次いて、例えはスパ
ッタ法(CV I)法でもよい)より絶縁膜4c上にW
を堆積して膜厚が例えば500〜5000久の金属膜5
を形成する。
次に、第1図(C)に示1ように、金属膜5上にレジス
トを塗布してレジスト膜6を形成した後、露光・現像に
よりレジスト膜6を第1の配線層3上に対応する領域に
おいてパターニングして開口部7を形成するとともに、
開口部7内に金属膜5を露出させる。
トを塗布してレジスト膜6を形成した後、露光・現像に
よりレジスト膜6を第1の配線層3上に対応する領域に
おいてパターニングして開口部7を形成するとともに、
開口部7内に金属膜5を露出させる。
次に、第1図(d)に示すように、エツチングガスが例
えばC1(FXBr等でもよい)を含むガス等のRIE
によりレジスト膜6をマスクどして金属膜5を選択的に
トライエツチングし゛ζ第1の開口部8aを形成すると
ともに、第1の開口部9 0 8a内に絶縁膜4cを露出させる。ここでの金属膜5の
ドライエツチングにおいては、金属膜5と絶縁膜4cの
エツチング選択比が十分大きくとれるエツチング条件で
行うのが好ましい。
えばC1(FXBr等でもよい)を含むガス等のRIE
によりレジスト膜6をマスクどして金属膜5を選択的に
トライエツチングし゛ζ第1の開口部8aを形成すると
ともに、第1の開口部9 0 8a内に絶縁膜4cを露出させる。ここでの金属膜5の
ドライエツチングにおいては、金属膜5と絶縁膜4cの
エツチング選択比が十分大きくとれるエツチング条件で
行うのが好ましい。
次に、第1図(e)に示すように、02ガスを含むアッ
シングやHNO3等のウェット処理によりレジスト膜6
を除去し、例えばCF、ガスやCHF 3ガス、02ガ
ス等のRIEにより金属膜5をマスクとして第1の開口
部8a内の絶縁膜4c、有機成分を含有するSOG膜4
b及び絶縁膜4aからなる層間絶縁膜4を選択的にドラ
イエツチングして第2の開口部8bを形成するとともに
、第2の開口部8b内に第1の配線N3を露出させる。
シングやHNO3等のウェット処理によりレジスト膜6
を除去し、例えばCF、ガスやCHF 3ガス、02ガ
ス等のRIEにより金属膜5をマスクとして第1の開口
部8a内の絶縁膜4c、有機成分を含有するSOG膜4
b及び絶縁膜4aからなる層間絶縁膜4を選択的にドラ
イエツチングして第2の開口部8bを形成するとともに
、第2の開口部8b内に第1の配線N3を露出させる。
この時、第1の開口部8a、第2の開口部8bからなる
コンタクトホール8が形成される。ここでの層間絶縁膜
4のドライエツチングにおいては、金属膜5と層間絶縁
膜4のエツチング選択比が十分大きくとれるエツチング
条件で行うのが好ましい そして、例えばスパッタ法によりコンタクトホール8内
の第1の配線層3どコンタクトを取るようにA℃を堆積
して第2の配線層9を形成することにより第1図(f)
に示すような構造の配線′:1ンタクト部を得ることが
できる。
コンタクトホール8が形成される。ここでの層間絶縁膜
4のドライエツチングにおいては、金属膜5と層間絶縁
膜4のエツチング選択比が十分大きくとれるエツチング
条件で行うのが好ましい そして、例えばスパッタ法によりコンタクトホール8内
の第1の配線層3どコンタクトを取るようにA℃を堆積
して第2の配線層9を形成することにより第1図(f)
に示すような構造の配線′:1ンタクト部を得ることが
できる。
すなわち、上記実施例では、第1の配線層3上の領域に
おいて、金属膜5に第1の開口部8aを形成する際レジ
スI−膜6をマスクとして用い”ζ恥り、第1の開口部
8a形成後レジスト膜6を02ガスを含むアッシングや
i−I N O,等のウェット処理により除去している
。このレジスト膜6を除去する際、有機成分を含有する
5OG194bは有機成分を含有していない絶縁膜4c
で保護されているため、従来のような0゜ガスを含むア
ッシングやHNO3等のウェット処理による有機成分を
含有する5OGIQ4bの劣化を生し難くすることがで
きる。そして、レジスト膜6を除去した後は、層間絶縁
膜4のエツチングと第2の配線層9の形成をドライ処理
の連続で行うことができるため、上記同様有機成分を含
有するSOC;1IA4bの劣化を生し難くすることが
できる。
おいて、金属膜5に第1の開口部8aを形成する際レジ
スI−膜6をマスクとして用い”ζ恥り、第1の開口部
8a形成後レジスト膜6を02ガスを含むアッシングや
i−I N O,等のウェット処理により除去している
。このレジスト膜6を除去する際、有機成分を含有する
5OG194bは有機成分を含有していない絶縁膜4c
で保護されているため、従来のような0゜ガスを含むア
ッシングやHNO3等のウェット処理による有機成分を
含有する5OGIQ4bの劣化を生し難くすることがで
きる。そして、レジスト膜6を除去した後は、層間絶縁
膜4のエツチングと第2の配線層9の形成をドライ処理
の連続で行うことができるため、上記同様有機成分を含
有するSOC;1IA4bの劣化を生し難くすることが
できる。
1
2
また、上記のよ・)に有機成分を含有する5OGl奨4
bの劣化をほとんど生しさせることなくコンタクトホー
ル8内に有機成分を含有するSOG膜4bを露出させる
ことができるため、有機成分を含有するSOG膜4bを
十分な膜厚で形成することができ、層間絶縁膜4の平坦
化を行うことができる。
bの劣化をほとんど生しさせることなくコンタクトホー
ル8内に有機成分を含有するSOG膜4bを露出させる
ことができるため、有機成分を含有するSOG膜4bを
十分な膜厚で形成することができ、層間絶縁膜4の平坦
化を行うことができる。
更に、金属tl!5を配線パターンどして残すことがで
きるため、スI・レスマイグレーション・エレクトロマ
イグレーション耐性が良好になるという利点がある。
きるため、スI・レスマイグレーション・エレクトロマ
イグレーション耐性が良好になるという利点がある。
〔発明の効果]
本発明によれば、有機成分を含有するSOG膜の劣化を
生し難くすることができ、かつ層間絶縁膜の平坦化を行
うことができるという効果がある。
生し難くすることができ、かつ層間絶縁膜の平坦化を行
うことができるという効果がある。
第2図は従来例の一例の製造方法を説明する図、第3図
は従来例の課題を説明する図、 第4図は従来例の他の一例の製造方法を説明する図、 第5図は従来例の課題を説明する図である。
は従来例の課題を説明する図、 第4図は従来例の他の一例の製造方法を説明する図、 第5図は従来例の課題を説明する図である。
・・・・・・第1の配線層、
・・・・・・層間絶縁膜、
b・・・・・・有機成分を含有するSOG膜、・・・・
・・金属膜、 a・・・・・第1の開口部、 b・・・・・・第2の開口部、 ・・・・・・第2の配線層。
・・金属膜、 a・・・・・第1の開口部、 b・・・・・・第2の開口部、 ・・・・・・第2の配線層。
第1図は本発明に係る半導体装置の製造方法の一実施例
の製造方法を説明する図、 3 4 228−
の製造方法を説明する図、 3 4 228−
Claims (1)
- 【特許請求の範囲】 第1の配線層(3)上に有機成分を含有するシリカ系膜
(4b)をその膜(4)内に有する層間絶縁膜(4)を
形成する工程と、 該層間絶縁膜(4)上に金属膜(5)を形成する工程と
、 該金属膜(5)上に耐エッチング膜(6)を形成する工
程と、 該第1の配線層(3)上に対応する領域において、該耐
エッチング膜(6)をパターニング後該金属膜(5)を
ドライエッチングすることにより第1の開口部(8a)
を形成するとともに、該第1の開口部(8a)内に該層
間絶縁膜(4)を露出させる工程と、 該耐エッチング膜(6)をアッシング除去する工程と、 該金属膜(5)をマスクとして該第1の開口部(8a)
を介して該層間絶縁膜(4)をドライエッチングするこ
とにより第2の開口部(8b)を形成するとともに、該
第2の開口部(8b)内に該第1の配線層(3)を露出
させる工程と、該第1、第2の開口部(8a、8b)を
介して該第1の配線層(3)とコンタクトを取るように
該第2の配線層(9)を形成する工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34408289A JPH03203240A (ja) | 1989-12-28 | 1989-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34408289A JPH03203240A (ja) | 1989-12-28 | 1989-12-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03203240A true JPH03203240A (ja) | 1991-09-04 |
Family
ID=18366516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34408289A Pending JPH03203240A (ja) | 1989-12-28 | 1989-12-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03203240A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685088A (ja) * | 1992-09-04 | 1994-03-25 | Nec Corp | 半導体装置およびその製造方法 |
US5591677A (en) * | 1994-02-25 | 1997-01-07 | Texas Instruments Incorporated | Planarizeed multi-level interconnect scheme with embedded low-dielectric constant insulators |
US5818111A (en) * | 1997-03-21 | 1998-10-06 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials |
JP2000003961A (ja) * | 1998-04-16 | 2000-01-07 | St Microelectronics | 集積回路およびその製造方法 |
US6054769A (en) * | 1997-01-17 | 2000-04-25 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials |
US6140225A (en) * | 1997-06-27 | 2000-10-31 | Nec Corporation | Method of manufacturing semiconductor device having multilayer wiring |
US6183942B1 (en) | 1999-04-15 | 2001-02-06 | Dongjin Semichem Co., Ltd. | Thinner composition for removing spin-on-glass and photoresist |
US6423651B1 (en) | 1993-12-27 | 2002-07-23 | Kawasaki Steel Corporation | Insulating film of semiconductor device and coating solution for forming insulating film and method of manufacturing insulating film |
-
1989
- 1989-12-28 JP JP34408289A patent/JPH03203240A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685088A (ja) * | 1992-09-04 | 1994-03-25 | Nec Corp | 半導体装置およびその製造方法 |
US6423651B1 (en) | 1993-12-27 | 2002-07-23 | Kawasaki Steel Corporation | Insulating film of semiconductor device and coating solution for forming insulating film and method of manufacturing insulating film |
US6828258B2 (en) | 1993-12-27 | 2004-12-07 | Kawasaki Microelectronics, Inc. | Method of forming an insulating film having SI-C, SI-O and SI-H bonds to cover wiringlines of a semiconductor device |
US5591677A (en) * | 1994-02-25 | 1997-01-07 | Texas Instruments Incorporated | Planarizeed multi-level interconnect scheme with embedded low-dielectric constant insulators |
US5616959A (en) * | 1994-02-25 | 1997-04-01 | Texas Instruments Incorporated | Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators |
US6054769A (en) * | 1997-01-17 | 2000-04-25 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials |
US5818111A (en) * | 1997-03-21 | 1998-10-06 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials |
US6140225A (en) * | 1997-06-27 | 2000-10-31 | Nec Corporation | Method of manufacturing semiconductor device having multilayer wiring |
US6225217B1 (en) * | 1997-06-27 | 2001-05-01 | Nec Corporation | Method of manufacturing semiconductor device having multilayer wiring |
KR100321571B1 (ko) * | 1997-06-27 | 2002-03-08 | 가네꼬 히사시 | 다중층배선을갖는반도체장치의제조방법 |
JP2000003961A (ja) * | 1998-04-16 | 2000-01-07 | St Microelectronics | 集積回路およびその製造方法 |
JP4717972B2 (ja) * | 1998-04-16 | 2011-07-06 | エスティマイクロエレクトロニクス エスエー | 集積回路の製造方法 |
US6183942B1 (en) | 1999-04-15 | 2001-02-06 | Dongjin Semichem Co., Ltd. | Thinner composition for removing spin-on-glass and photoresist |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6514672B2 (en) | Dry development process for a bi-layer resist system | |
JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
JPH0573338B2 (ja) | ||
US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
JPH03203240A (ja) | 半導体装置の製造方法 | |
US5968711A (en) | Method of dry etching A1Cu using SiN hard mask | |
JP2765561B2 (ja) | 微細空中配線の作製方法 | |
JPH08279488A (ja) | 半導体装置の製造方法 | |
JP3585039B2 (ja) | ホール形成方法 | |
JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
JPH08236506A (ja) | 半導体装置の製造方法 | |
JPH0467333B2 (ja) | ||
KR100524811B1 (ko) | 반도체장치의미세패턴형성방법 | |
JPH0621043A (ja) | 半導体装置の製造方法 | |
JPH03149826A (ja) | 半導体装置の製造方法 | |
JPH0348424A (ja) | 半導体装置の製造方法 | |
JPH06295888A (ja) | 半導体装置の製造方法 | |
JPS6358373B2 (ja) | ||
JPH05102299A (ja) | 半導体装置およびその製造方法 | |
JPH05121561A (ja) | 半導体装置の製造方法 | |
JPH04290460A (ja) | 半導体装置の製造方法 | |
JPH0613474A (ja) | 半導体装置の製造方法 | |
JPS59148348A (ja) | 半導体装置およびその製造方法 | |
JPH0478141A (ja) | 半導体装置の製造方法 | |
JPH0897201A (ja) | 半導体装置の製造方法 |