JP2765561B2 - 微細空中配線の作製方法 - Google Patents
微細空中配線の作製方法Info
- Publication number
- JP2765561B2 JP2765561B2 JP10382396A JP10382396A JP2765561B2 JP 2765561 B2 JP2765561 B2 JP 2765561B2 JP 10382396 A JP10382396 A JP 10382396A JP 10382396 A JP10382396 A JP 10382396A JP 2765561 B2 JP2765561 B2 JP 2765561B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- resist
- wiring
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、空中配線を形成す
るための微細加工技術に関する。
るための微細加工技術に関する。
【０００２】
【従来の技術】近時、半導体装置の高集積化と高密度化
に伴い、空中配線の微細化が必要とされている。しかし
ながら、従来、広く用いられているフォトリソグラフィ
技術では、形成できる形状の最小寸法が、ほぼ１０-4ｃ
ｍに限られている。
に伴い、空中配線の微細化が必要とされている。しかし
ながら、従来、広く用いられているフォトリソグラフィ
技術では、形成できる形状の最小寸法が、ほぼ１０-4ｃ
ｍに限られている。
【０００３】このため、微細な空中配線を形成する場
合、電子ビームリソグラフィなどが利用される。この技
術を用いた空中配線の作製方法として、例えば特開平４
−２１３８６１号公報には、少なくとも３層の多層レジ
ストを形成し、異なる露光密度で露光することにより、
下層レジストが残った部分と残らない部分とからなるレ
ジストパターンを形成し、その後、リフトオフ加工法に
よりレジストを除去することによって下層レジスト除去
後の空間を形成し、空中配線を形成するようにした方法
が提案されている。
合、電子ビームリソグラフィなどが利用される。この技
術を用いた空中配線の作製方法として、例えば特開平４
−２１３８６１号公報には、少なくとも３層の多層レジ
ストを形成し、異なる露光密度で露光することにより、
下層レジストが残った部分と残らない部分とからなるレ
ジストパターンを形成し、その後、リフトオフ加工法に
よりレジストを除去することによって下層レジスト除去
後の空間を形成し、空中配線を形成するようにした方法
が提案されている。
【０００４】空中配線作製のこの従来技術について、図
２を参照して以下に説明する。図２には、半導体装置の
部分断面図が製造工程順に模式的に示されている。
２を参照して以下に説明する。図２には、半導体装置の
部分断面図が製造工程順に模式的に示されている。
【０００５】まず、半導体基板２０に低感度電子ビーム
露光用レジスト２２、高感度電子ビーム露光用レジスト
２３、及び中感度電子ビーム露光用レジスト２４を順次
塗布する。次に、空中配線のアーチとなる部分を、低密
度電子ビーム２６で露光し、空中配線の柱となる部分を
高密度電子ビーム２５で露光する（図２（Ａ）参照）。
露光用レジスト２２、高感度電子ビーム露光用レジスト
２３、及び中感度電子ビーム露光用レジスト２４を順次
塗布する。次に、空中配線のアーチとなる部分を、低密
度電子ビーム２６で露光し、空中配線の柱となる部分を
高密度電子ビーム２５で露光する（図２（Ａ）参照）。
【０００６】空中配線のアーチとなる部分を低感度レジ
スト２２まで現像し、かつ同時に、空中配線の柱となる
部分を半導体基板２０まで現像する（図２（Ｂ）参
照）。
スト２２まで現像し、かつ同時に、空中配線の柱となる
部分を半導体基板２０まで現像する（図２（Ｂ）参
照）。
【０００７】配線金属２８を蒸着し（図２（Ｃ）参
照）、リフトオフ法を用いて低感度レジストを除去し空
中配線２９を形成する（図２（Ｄ）参照）。
照）、リフトオフ法を用いて低感度レジストを除去し空
中配線２９を形成する（図２（Ｄ）参照）。
【０００８】この方法では、多層レジスト層が、アンダ
カット（ｕｎｄｅｒｃｕｔ）形状となるのでリフトオフ
が容易である。
カット（ｕｎｄｅｒｃｕｔ）形状となるのでリフトオフ
が容易である。
【０００９】
【発明が解決しようとする課題】しかしながら、上記し
た空中配線を形成する従来技術では、リフトオフを容易
化するために、多層レジストが必要となり、総レジスト
膜厚が厚くなる。そして、この総レジスト膜厚が厚くな
ると、電子ビームの散乱増大によって、微細加工が難し
くなるという問題が生じることになる。
た空中配線を形成する従来技術では、リフトオフを容易
化するために、多層レジストが必要となり、総レジスト
膜厚が厚くなる。そして、この総レジスト膜厚が厚くな
ると、電子ビームの散乱増大によって、微細加工が難し
くなるという問題が生じることになる。
【００１０】従って、本発明は、上記事情に鑑みて為さ
れたものであって、その目的は、微細空中配線の形成に
好適な加工方法を提供することを目的とする。
れたものであって、その目的は、微細空中配線の形成に
好適な加工方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、（ａ）基板上に絶縁膜を被着する工程
と、（ｂ）前記絶縁膜に前記基板の表面までオーバハン
グ又はアンダカット状の開口部を形成する工程と、
（ｃ）前記基板上にレジストマスクを前記絶縁膜の開口
部内において所定の箇所に複数開口する工程と、（ｄ）
配線金属を形成する工程と、（ｅ）前記レジストマスク
を用いて、リフトオフ法により前記配線金属から空中配
線を形成する工程と、を含むことを特徴とする空中配線
を作製する方法を提供する。
め、本発明は、（ａ）基板上に絶縁膜を被着する工程
と、（ｂ）前記絶縁膜に前記基板の表面までオーバハン
グ又はアンダカット状の開口部を形成する工程と、
（ｃ）前記基板上にレジストマスクを前記絶縁膜の開口
部内において所定の箇所に複数開口する工程と、（ｄ）
配線金属を形成する工程と、（ｅ）前記レジストマスク
を用いて、リフトオフ法により前記配線金属から空中配
線を形成する工程と、を含むことを特徴とする空中配線
を作製する方法を提供する。
【００１２】
【発明の実施の形態】本発明の好ましい実施の形態につ
いて図面を参照して以下に説明する。図１は、本発明の
実施の形態を説明するための図であり、製造工程順に部
分断面図を模式的に示したものである。図１を参照し
て、本発明に係る微細空中配線作製方法は、基板４０上
に絶縁膜（４２、４３）を被着し（図１（Ａ）参照）、
この絶縁膜上にレジスト４４を塗布し、絶縁膜を基板４
０の表面にまで、エッチング開口の断面形状が、オーバ
ハングもしくはアンダカット状にエッチングする（図１
（Ｂ）参照）。なお、図１には、絶縁膜のエッチング開
口はオーバハング形状のものが示されている。
いて図面を参照して以下に説明する。図１は、本発明の
実施の形態を説明するための図であり、製造工程順に部
分断面図を模式的に示したものである。図１を参照し
て、本発明に係る微細空中配線作製方法は、基板４０上
に絶縁膜（４２、４３）を被着し（図１（Ａ）参照）、
この絶縁膜上にレジスト４４を塗布し、絶縁膜を基板４
０の表面にまで、エッチング開口の断面形状が、オーバ
ハングもしくはアンダカット状にエッチングする（図１
（Ｂ）参照）。なお、図１には、絶縁膜のエッチング開
口はオーバハング形状のものが示されている。
【００１３】次に、基板上に電子露光用レジスト５１を
塗布し（図１（Ｃ）参照）て、開口内において、基板４
０上のレジスト５１に所定の箇所（図では２箇所）を開
口した後に、配線金属４８を蒸着し（図１（Ｄ）参
照）、このレジストマスク５１を用いて、リフトオフ法
により、空中配線を形成する（図１（Ｅ）参照）、もの
である。
塗布し（図１（Ｃ）参照）て、開口内において、基板４
０上のレジスト５１に所定の箇所（図では２箇所）を開
口した後に、配線金属４８を蒸着し（図１（Ｄ）参
照）、このレジストマスク５１を用いて、リフトオフ法
により、空中配線を形成する（図１（Ｅ）参照）、もの
である。
【００１４】上記した本発明の実施形態をより詳細に説
明すべく実施例を説明する。
明すべく実施例を説明する。
【００１５】図１（Ａ）を参照して、まず半導体基板４
０上に、２層絶縁膜４２、４３を順次形成する。下層絶
縁膜４２としては、ＣＶＤ（化学気相成長；chemical v
apordeposition）酸化膜からなり、膜厚は好ましくは８
００〜１６００ｎｍ、基板温度は好ましくは３００〜３
５０℃で形成され、上層絶縁膜４３としては、ＰＥＣＶ
Ｄ（プラズマＣＶＤ；plasma enhanced CVD）窒化膜 、
膜厚は好ましくは８０〜１６０ｎｍ、基板温度は好まし
くは２６０〜３５０℃）で被着される。
０上に、２層絶縁膜４２、４３を順次形成する。下層絶
縁膜４２としては、ＣＶＤ（化学気相成長；chemical v
apordeposition）酸化膜からなり、膜厚は好ましくは８
００〜１６００ｎｍ、基板温度は好ましくは３００〜３
５０℃で形成され、上層絶縁膜４３としては、ＰＥＣＶ
Ｄ（プラズマＣＶＤ；plasma enhanced CVD）窒化膜 、
膜厚は好ましくは８０〜１６０ｎｍ、基板温度は好まし
くは２６０〜３５０℃）で被着される。
【００１６】次に、フォトリソグラフィ法を用いて、フ
ォトレジスト（photoresist）４４のマスクを配線形状
に形成する。次に、このマスクを用いて２層絶縁膜を例
えばバッファードフッ酸（buffered hydrofluoric aci
d）による化学的エッチングにより、半導体基板４０ま
で配線形状にエッチングする（図１（Ｂ）参照）。
ォトレジスト（photoresist）４４のマスクを配線形状
に形成する。次に、このマスクを用いて２層絶縁膜を例
えばバッファードフッ酸（buffered hydrofluoric aci
d）による化学的エッチングにより、半導体基板４０ま
で配線形状にエッチングする（図１（Ｂ）参照）。
【００１７】バッファードフッ酸の酸化膜（下層絶縁膜
４２）のエッチング速度（etch rate）は、窒化膜（上
層絶縁膜４３）のエッチング速度よりも、大きいので、
この絶縁膜４２、４３のエッチング開口部は、図１
（Ｂ）に示すように、オーバハング形状となる。
４２）のエッチング速度（etch rate）は、窒化膜（上
層絶縁膜４３）のエッチング速度よりも、大きいので、
この絶縁膜４２、４３のエッチング開口部は、図１
（Ｂ）に示すように、オーバハング形状となる。
【００１８】次に、電子ビームレジスト５１を基板４０
上に塗布する（図１（Ｃ）参照）。ここで、電子ビーム
レジスト５１は、２層の絶縁膜４２、４３に沿ってオー
バハング形状となる。
上に塗布する（図１（Ｃ）参照）。ここで、電子ビーム
レジスト５１は、２層の絶縁膜４２、４３に沿ってオー
バハング形状となる。
【００１９】次に、電子ビームリソグラフィを用いて、
半導体基板４０上に接触する部分の電子ビームレジスト
５１を開口し、配線金属４８を蒸着する（図１（Ｄ）参
照）。
半導体基板４０上に接触する部分の電子ビームレジスト
５１を開口し、配線金属４８を蒸着する（図１（Ｄ）参
照）。
【００２０】次に、リフトオフ法を用いて、電子ビーム
レジストを除去し、空中配線５０を形成する（図１
（Ｅ）参照）。
レジストを除去し、空中配線５０を形成する（図１
（Ｅ）参照）。
【００２１】本実施例によれば、電子露光用のレジスト
５１は、オーバハング形状の開口に沿うので、このレジ
スト５１の膜厚を薄くしてもリフトオフ法は容易であ
る。レジスト膜厚が薄くなると、電子ビームの散乱減少
によって微細加工が容易になる。
５１は、オーバハング形状の開口に沿うので、このレジ
スト５１の膜厚を薄くしてもリフトオフ法は容易であ
る。レジスト膜厚が薄くなると、電子ビームの散乱減少
によって微細加工が容易になる。
【００２２】上記実施例では、フォトリソグラフィを用
いて、配線形状のエッチングをしたが（図１（Ｂ）参
照）、電子ビームソグラフィ等を用いてもよい。
いて、配線形状のエッチングをしたが（図１（Ｂ）参
照）、電子ビームソグラフィ等を用いてもよい。
【００２３】上記実施例で用いた酸化膜と窒化膜の代わ
りに、ＴｉＮｘ、ＴｉＯｘ、ＡｌＯｘなどの絶縁膜を用
いても同様の作用効果を奏することができる。
りに、ＴｉＮｘ、ＴｉＯｘ、ＡｌＯｘなどの絶縁膜を用
いても同様の作用効果を奏することができる。
【００２４】また、上記したＣＶＤとＰＥＣＶＤの代わ
りに、スパッタリング法や蒸着法等で絶縁膜を成長して
もよい。
りに、スパッタリング法や蒸着法等で絶縁膜を成長して
もよい。
【００２５】さらに、上記実施例で示した多層絶縁膜の
代わりに、１層の絶縁膜を用いた場合でも同様な作用効
果を得ることも可能である。すなわち、例えば、１層の
ＰＥＣＶＤ窒化膜を用いた場合、成長時の圧力を減ら
す、またはＲＦ出力（プラズマＣＶＤの高周波電力）を
上げる、または基板温度を上げる、または雰囲気の窒素
密度を増やすことにより、成長膜のエッチング速度を、
表面から基板の方向へ向かって速くすることができる。
代わりに、１層の絶縁膜を用いた場合でも同様な作用効
果を得ることも可能である。すなわち、例えば、１層の
ＰＥＣＶＤ窒化膜を用いた場合、成長時の圧力を減ら
す、またはＲＦ出力（プラズマＣＶＤの高周波電力）を
上げる、または基板温度を上げる、または雰囲気の窒素
密度を増やすことにより、成長膜のエッチング速度を、
表面から基板の方向へ向かって速くすることができる。
【００２６】このため、オーバハングもしくはアンダカ
ット開口を同様にして得ることができる。
ット開口を同様にして得ることができる。
【００２７】また、絶縁膜のエッチング開口部の形成
は、バッファードフッ酸による化学的エッチングの代わ
りに、ドライエッチングなども使用することもできる。
は、バッファードフッ酸による化学的エッチングの代わ
りに、ドライエッチングなども使用することもできる。
【００２８】さらに、電子ビームの代わりに、イオンビ
ームまたは光を用いて露光することも可能である。
ームまたは光を用いて露光することも可能である。
【００２９】このように上記実施例は本発明を限定する
ものでなく、本発明は、本発明の原理に準ずる、各種形
態及び変形を含むことは勿論である。
ものでなく、本発明は、本発明の原理に準ずる、各種形
態及び変形を含むことは勿論である。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
微細空中配線の作製を容易化し、素子密度の高い集積回
路の作製を容易化し、その結果、歩留まりを向上すると
いう効果を奏する。特に、本発明によれば、電子ビーム
レジストの膜厚が厚くなることによる電子ビームの散乱
増大によって、微細加工が難しくなるという問題点を完
全に解消し、微細空中配線加工に好適な加工方法を提供
するものである。
微細空中配線の作製を容易化し、素子密度の高い集積回
路の作製を容易化し、その結果、歩留まりを向上すると
いう効果を奏する。特に、本発明によれば、電子ビーム
レジストの膜厚が厚くなることによる電子ビームの散乱
増大によって、微細加工が難しくなるという問題点を完
全に解消し、微細空中配線加工に好適な加工方法を提供
するものである。
【図１】本発明の実施例を説明するための図であり、製
造工程順に模式的に示した部分断面図である。
造工程順に模式的に示した部分断面図である。
【図２】従来の技術を説明するための図であり、製造工
程順に模式的に示した部分断面図である。
程順に模式的に示した部分断面図である。
２０、４０ 半導体基板 ２２ 低感度電子ビーム露光用 ２３ 高感度電子ビーム露光用 ２４ 中感度電子ビーム露光用 ２５ 電子ビーム（高密度） ２６ 電子ビーム（低密度） ２８、４８ 配線金属 ２９、５０ 空中配線 ４２ 下層絶縁膜 ４３ 上層絶縁膜 ４４ フォトレジスト ５１ 電子ビーム露光用レジスト
Claims (7)
- 【請求項１】（ａ）基板上に絶縁膜を被着する工程と、 （ｂ）前記絶縁膜に前記基板の表面までオーバハング又
はアンダカット状の開口部を形成する工程と、 （ｃ）前記基板上にレジストマスクを前記絶縁膜の開口
部内において所定の箇所に複数開口する工程と、 （ｄ）配線金属を形成する工程と、 （ｅ）前記レジストマスクを用いて、リフトオフ法によ
り前記配線金属から空中配線を形成する工程と、 を含むことを特徴とする空中配線を作製する方法。 - 【請求項２】前記絶縁膜が、複数層の絶縁膜からなるこ
とを特徴とする請求項１記載の空中配線を作製する方
法。 - 【請求項３】前記絶縁膜が、エッチレートの異なる少な
くとも二種の絶縁膜からなることを特徴とする請求項１
記載の空中配線を作製する方法。 - 【請求項４】前記絶縁膜が１層からなり、前記絶縁膜表
面から基板方向にエッチング比を可変することにより、
オーバハング又はアンダカット状に開口部を形成するこ
とを特徴とする請求項１記載の空中配線を作製する方
法。 - 【請求項５】前記絶縁膜が、窒化膜と酸化膜から成る２
層の絶縁膜からなることを特徴とする請求項３記載の空
中配線を作製する方法。 - 【請求項６】（ａ）基板上に形成された一層又は複数層
の絶縁膜に、前記基板に達するエッチング開口部を形成
し、 （ｂ）続いて塗布されるレジストについて、前記絶縁膜
の開口部内の前記基板上の該レジストに、空中配線の柱
となる箇所を前記基板まで開口し、 （ｃ）前記レジストを覆うように配線金属を形成し、 （ｄ）リフトオフ法により、前記絶縁膜の開口部内の前
記配線金属の下層レジストを除去し、前記基板上に空中
配線を形成する、 ことを特徴とする空中配線を作製する方法。 - 【請求項７】前記エッチング開口部の断面形状がオーバ
ハング又はアンダカット形状とされたことを特徴とする
請求項６記載の空中配線を作製する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10382396A JP2765561B2 (ja) | 1996-03-29 | 1996-03-29 | 微細空中配線の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10382396A JP2765561B2 (ja) | 1996-03-29 | 1996-03-29 | 微細空中配線の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09270464A JPH09270464A (ja) | 1997-10-14 |
| JP2765561B2 true JP2765561B2 (ja) | 1998-06-18 |
Family
ID=14364139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10382396A Expired - Fee Related JP2765561B2 (ja) | 1996-03-29 | 1996-03-29 | 微細空中配線の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2765561B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4622084B2 (ja) * | 2000-11-01 | 2011-02-02 | 富士通株式会社 | パターン形成方法 |
| CN112652522B (zh) * | 2020-07-23 | 2022-05-03 | 腾讯科技（深圳）有限公司 | 光刻胶结构、图形化沉积层和半导体芯片及其制作方法 |
| CN112271133A (zh) * | 2020-09-25 | 2021-01-26 | 华东光电集成器件研究所 | 一种基于三层胶的金属剥离方法 |
| CN113764261B (zh) * | 2020-10-15 | 2023-08-22 | 腾讯科技（深圳）有限公司 | 空桥结构及其制作方法、超导量子芯片及其制作方法 |
| KR102563128B1 (ko) * | 2020-11-17 | 2023-08-02 | 텐센트 테크놀로지(센젠) 컴퍼니 리미티드 | 에어 브리지의 제조 방법, 에어 브리지 및 전자 기기 |
| CN112103241B (zh) * | 2020-11-17 | 2021-02-19 | 腾讯科技（深圳）有限公司 | 空气桥制作方法、空气桥及电子设备 |
| CN113707601A (zh) * | 2020-11-20 | 2021-11-26 | 腾讯科技（深圳）有限公司 | 空气桥的制备方法、空气桥结构及超导量子芯片 |
-
1996
- 1996-03-29 JP JP10382396A patent/JP2765561B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09270464A (ja) | 1997-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03270227A (ja) | 微細パターンの形成方法 | |
| JP2002280388A (ja) | 半導体装置の製造方法 | |
| JP2765561B2 (ja) | 微細空中配線の作製方法 | |
| US20040106271A1 (en) | Processing method of forming MRAM circuitry | |
| US6133145A (en) | Method to increase the etch rate selectivity between metal and photoresist via use of a plasma treatment | |
| JP2741175B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JP3585039B2 (ja) | ホール形成方法 | |
| KR100295669B1 (ko) | 듀얼게이트산화막제조방법 | |
| JPH06104206A (ja) | 半導体装置の製造方法および製造装置 | |
| JPH09289250A (ja) | 半導体装置の製造方法 | |
| JPH01119028A (ja) | 半導体装置の製造方法 | |
| JPH01110727A (ja) | 半導体装置の製造方法 | |
| JPH0697292A (ja) | 半導体装置およびその製造方法 | |
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| JPS60254733A (ja) | パタ−ン形成法 | |
| JPS6347947A (ja) | 半導体装置の製造方法 | |
| JPH05326503A (ja) | 線パターンの形成方法 | |
| JPH05206083A (ja) | 半導体装置の製造方法 | |
| KR0172856B1 (ko) | 미세패턴 형성방법 | |
| JPS6161545B2 (ja) | ||
| JP2002319575A (ja) | 半導体装置の製造方法 | |
| JPH04133426A (ja) | 半導体装置の製造方法 | |
| KR19990031659A (ko) | 반도체 박막 식각방법 | |
| JPH0544181B2 (ja) | ||
| JPH09213929A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980303 |
|
| LAPS | Cancellation because of no payment of annual fees |