JPH0544181B2

JPH0544181B2 -

Info

Publication number: JPH0544181B2
Application number: JP60026557A
Authority: JP
Inventors: Katsuyuki Machida; Hideo Oikawa; Masatoshi Oda
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1985-02-15
Filing date: 1985-02-15
Publication date: 1993-07-05
Also published as: JPS61187348A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、高密度な半導体装置の多層配線にお
いて、下層配線上のスルーホール部分に金属柱を
あらかじめ形成し、その周囲に絶縁膜を自己整合
的に形成することによつて、平坦な上下配線接続
可能ならしめた半導体装置の製造法に関するもの
である。

（発明の概要）本発明は半導体装置の多層配線形成において、
下層配線を形成した後、スルーホール形成位置に
金属柱を形成する工程と、加工に用いた該金属柱
上のレジストを残したまま自己整合的に絶縁膜を
形成する工程と、上記レジスト上の絶縁膜がなく
なるまでドライエツチングする工程と、レジスト
を剥離除去する工程を少くとも含むことにより従
来のようなレジスト等の塗布工程を全く必要とせ
ず、プロセスの増加なく、又下層の配線等を全く
エツチングすることのない新たな平坦スルーホー
ル配線を実現しうる半導体装置の製造法である。

（従来技術及び発明が解決しようとする問題点） LSIの高密度化に伴ない多層配線技術の確立が
望まれている。従来の多層配線は、第１層の金属
配線を形成した後、CVD法により層間絶縁膜を
形成し、スルーホールの窓開けを行なつた後、第
２層配線を形成し、さらに多層に重ねる場合は、
上記の工程をくり返すものであつた。このため、
上層配線は(イ)下層配線等によつて生じた凸部の段
差部分、(ロ)スルーホールの穴の段差部分で断線し
やすくなる欠点をもつていた。この対策として、
種々の絶縁膜の平坦化法が提案されている。一例
として、（特願昭56−61066）は、第１層配線形成
後レジストを除去せずに膜質に方向性を有する
SiO₂膜を堆積し、レジスト側壁のエツチング速
度の早い疎膜をスライトエツチで除去し、レジス
トを露出させ、このレジストを剥離し、同時に上
層のSiO₂膜を除去する、所謂、リフトオフ法に
よつて配線間にSiO₂膜を埋め込み平坦化する方
法である。また、リフトオフ法の平坦化法として
特願昭57−51419号（特開昭58−169939号）『半導
体装置の製造方法』が提案されている。又、最
近、バイアススパツタ法として、スパツタリング
で絶縁膜を形成する場合、試料基板側にもRF電
圧を印加し、Arイオンを基板側にも入射させAr
イオンによるエツチング速度が傾斜した部分の絶
縁膜の方がエツチングが早いことを利用し絶縁膜
表面を平坦に形成する方法がある。しかし、これ
らの技術は、下層配線上に平坦に絶縁膜を形成す
るものであり、上記の断線原因の(イ)である配線段
差部での問題を解決しようとしたものであり、ス
ルーホール部での断線問題には何らの解決手段を
与えていない。今後のLSIの微細化、大規模化に
向けてスルーホールの形状はより微細になるとと
もに、その数は膨大なものとなり、ここでの断線
の解消手段の開発はLSIの高集積化を達成するも
つとも重大な鍵となるといつても過言でない。最
近、タングステンの選択成長技術をスルーホール
の埋め込みに応用した報告がなされている。これ
は、WF₆とH₂の混合ガス雰囲気中でSiやAlの上
にのみタングステンが成長し、SiO₂膜上には成
長しないという反応を利用したものである。しか
し、この方法は選択成長のおこる条件が微妙であ
るほかSiO₂膜上の欠陥部分等でもＷの成長がお
こり、制御性、再現性が困難であると考えられ
る。さらに、他方、スルーホールの平坦化技術と
して次のような方法が従来検討されてきている。
その技術の基本プロセスを第６図Ａ〜Ｃに示す。
第６図Ａは、段差を有する基板１上に配線２がパ
ターニングにより形成され、さらにその上に金属
柱３が形成されている。第６図Ｂは、スピンオン
法等により樹脂系の層間膜材料４を塗布し平坦化
したものである。第６図Ｃは、第６図Ｂの層間膜
材料４をバツクエツチングにより金属柱を露出形
成したものである。この方法の具体的実施例とし
ては、1973年佐藤等（昭和48年度電子通信学会全
国大会）は、金属柱を形成し、層間膜材料４とし
て樹脂を使い、物理エツチングによりバツクエツ
チングを行なつている。同じようにエル・ビ・ボ
ーツマン（L.B.Rothman：J.Electrochem.Soc.
vol.130，No.５，p1132〜1136，May 1983）は層
間膜材料４としてポリイミドを用い、バツクエツ
チングを反応性イオンエツチングにより行なつて
いる。

また、第６図Ａの工程後、第６図Ｂの工程を採
用している例もある。第６図Ｄは、絶縁膜５とし
てCVD法等により堆積し、その後レジスト６を
塗布し平坦化したものである。さらに、絶縁膜５
とレジスト６とが同じエツチングレートになる条
件でバツクエツチングにより金属柱を露出したも
のである。この方法の具体的な実施例として、
イ・アール・ジルキイン（E.R.Sirkin J.
Electrochem.Soc.vol 131，No.１，p123−125，
Jan 1984）は層間膜材料５として、CVD法によ
るSiO₂膜を用い、第６の材料としてフオトレジ
ストを用い、バツクエツチングを反応性イオンエ
ツチングにより行なつている。以上のこれらの技
術は、樹脂塗布あるいは、膜堆積レジスト塗布、
エツチングと非常に多くの工程並びに装置を必要
とする欠点がある。又、レジストあるいは、樹脂
による完全な平坦化は困難であること、エツチン
グ工程においてもウエフア内でのエツチング均一
性が±10％程度を覚悟しなければならず上層の金
属性をすべて露出させるにはかなりのオーバエツ
チングをする必要があり、上層の金属柱、および
そのまわりの堆積膜をかなりエツチングしてしま
う可能性がある。樹脂やレジストの汚染問題も大
きい。

同じように、スルーホールの平坦化技術とし
て、（特願昭59−116670）を使つた例もある。こ
の技術は、金属柱形成後レジストをステンシルと
して、絶縁膜堆積に方向性を有する堆積法を利用
したもので、リフトオフによりスルーホール部の
平坦化を実現しようとしたものである。この技術
は、リフトオフ時にくさびが生じるので、CVD
法により絶縁膜を堆積し、くさびを埋め込み、そ
の後、バツクエツチングにより金属柱の上部を露
出している。この手法も、プロセスが増加するこ
とや、金属柱の露出において、難点がある。

（問題点を解決するための手段）本発明は上述の欠点を改善するために提案され
たもので、従来のようなレジスト等の塗布工程を
全く必要とせず、プロセスの増加なく、又下層の
配線等を全くエツチングすることのない新たな平
坦スルーホール配線を実現しうる半導体装置の製
造法を提供することを目的とする。

次に本発明の実施例を説明する。なお実施例は
一つの例示であつて、本発明の精神を逸脱しない
範囲で、種々の変更あるいは改良を行いうること
は云うまでもない。

第１図に本発明の第１の実施例を示す。第１図
Ａは通常のプロセスを経て、能動素子等の形成さ
れた半導体基板１１上に絶縁膜１２を堆積し、そ
の上に、下層配線１５を通常の堆積法で形成し、
リソグラフイ工程によりパターニングを行ないレ
ジストパターン１４を形成し、エツチングにより
加工し、下層配線１５を形成した後、薄膜堆積に
方向性を有し、平坦部では密膜、段差部で疎膜が
形成される堆積法により絶縁膜３１，３２を堆積
したものである。たとえば、このような膜堆積法
としてマグネトロンスパツタ法、イオンビーム堆
積法、マイクロ波電子サイクロトン堆積法等があ
る。この実施例では、マイクロ波電子サイクロト
ン堆積法（以下、ECR堆積法と呼ぶ）を使用し、
SiO₂膜を堆積した。ここで、ECR堆積法とは、
基板温度を100℃以下に保ち真空度10^-4〜10^-5
TorrでSiO₂膜を堆積することができる。この実
施例では、下層配線としてAlを5000Åスパツタ
法で形成し、レジスト膜厚を1.5μm形成した後、
CCl₄ガスを使つてドライエツチングした。又、
ECR堆積法によりSiO₂膜を7000Å（後の工程で
のSiO₂膜のエツチング量を2000Å見込んだ堆積
量）堆積した。第１図Ｂの工程は、Arイオン等
により絶縁膜３１をエツチングし、レジスト１４
の側面を露出させた後、ドライもしくはウエツト
法によりレジスト１４を剥離除去し、絶縁膜３１
と下層配線１５とを平坦な構造ならしめたもので
ある。この実施例では、ECR装置にRFバイアス
を印加し、ArイオンによりSiO₂膜をエツチング
し、レジスト１４を露出させた。ここで、第４図
に、Arイオンに対するSiO₂膜のエツチングレー
トを示している。この実施例では、Ar10SCCM，
RFパワー200Wでエツチングレート250Å／分で
SiO₂膜を2000Åエツチングした。さらに、O₂プ
ラズマによりレジストを剥離し、第１図Ｂの構造
を実現した。ここで、アセトンもしくはＪ−100
によるレジスト剥離も可能である。さらに、第１
図Ｂの構造を得るために、レジスト等のステンシ
ルを用いずバイアススパツタ法等により直接形成
しても良い。次に第１図Ｃに示すように、金属膜
を通常の金属の堆積法で形成し、レジスト１７を
塗布後パターニングをし、エツチングにより金属
柱１６を形成する。この実施例ではMoを5000Å
スパツタ法で堆積し、レジスト膜厚を1.5μm形成
し、フオトリソグラフイ工程によりパターニング
し、Cl₂＋O₂によりドライエツチングした。ここ
で、金属柱１６のエツチング中に下層の金属がエ
ツチングされてしまわないことが重要である。こ
の実施例では、金属柱材料としてMoを採用し
た。この理由はMoのドライエツチングの条件で
あるCCl₂＋O₂ではAlとSiO₂膜が全くエツチング
されないことを見い出したためである。さらに、
MoはAlのエツチングガスであるCCl₄ではほとん
どエツチングされない。また、同じくCCl₄に対
してSiO₂膜もエツチング時の選択比が10以上と
エツチングされる量が少なく全く問題とならな
い。

このためMoとAlではどちらを配線材料、金属
柱材料として用いても良い。AlとMoの抵抗率
は、それぞれ2.7×10^-6Ωcm、5.7×10^-6Ωcmであ
りどちらもLSIの配線材料として最もすぐれたも
のである。AlとMoの組合せの他に、AlとＷ，Ｗ
とMoの上記のような性質を有する組合せも使用
できる。ＷのエツチングガスとしてSF₆を使うと
Al，Mo，SiO₂はエツチングされないことがわか
つている。ところで、従来の多層配線法では下層
配線形成後層間絶縁膜を形成し、これにスルーホ
ールを形成し、これを通して下層配線と上層配線
の電気的接続をとるため露光工程における合わせ
ずれ分だけ下層配線の部分を広くしておく必要が
あつた。これはスルーホール位置が配線上からず
れるとスルーホールエツチング中に下層配線の周
囲の絶縁膜をエツチングしてしまうためである。
通常この広げ巾を0.5μm〜1.0μm程度必要であり、
配線の高密度化を妨げる大きな要因であつた。本
方法では、金属柱を先に形成し、その回りに自己
整合的に絶縁膜を形成するため下層配線の幅をス
ルーホール部分だけ広げる必要が全くなく、これ
までの多層配線技術に比べて大幅な高集積化が可
能である。さらに金属柱の位置自体が下層配線か
らある程度ずれても問題がなく、又マスク合わせ
余裕度が非常に大きいプロセスであるという特徴
を有する。第１図Ｄは、ECR堆積法で絶縁膜１
８を形成した。第１図ＥはArイオンにより絶縁
膜１８及びレジスト１７のエツチングを行なう。

この時、レジスト上の絶縁膜１８を完全になく
なるまでエツチングすることが発明の大きな特徴
である。これにより次のO₂プラズマによるアツ
シヤーで金属柱を露出できることになり、これま
で大きな問題であつたリフトオフ操作を全く必要
としない。ここでECR堆積法で絶縁膜１８を形
成するときに通常は、平坦部では密膜、側壁部で
は疎膜が形成される。しかし、ECR装置の基板
電極にRFバイアスを印加しながら、絶縁膜１８
を形成すると側壁部は疎膜から密膜となる。ただ
し、最初からRFバイアスを印加するとO₂プラズ
マでレジストがアツシヤーされるので、初期の段
階ではRFバイアスを印加せずに約1000Å程度絶
縁膜を堆積した後、RFバイアスの印加を始める。
第５図は、RFバイアスを横軸とし、スライトエ
ツチ後の段差部の堆積膜厚を縦軸としたものであ
る。縦軸の正符号はロ図に示すように、くさび部
分（段差部分）の絶縁膜がスライトエツチ後の残
つていることを意味し、負符号はハ図に示すよう
にスライトエツチにより除去されてくさびが生じ
ることを示している。即ち、Ｃはくさび幅であ
る。第５図よりRFバイアスが200W程度になると
エライトエツチにより段差部の絶縁膜は除去され
ず、エツチングレートが速い疎膜からエツチング
レートの遅い密膜になつていることがわかる。
ECR堆積法にRFバイアスを印加しながら絶縁膜
を堆積した場合の利点は、(イ)段差部において疎膜
が密膜になつていることにより、絶縁膜の反応性
エツチング後にくさびが生じない、(ロ)絶縁膜を堆
積しながらレジスト周囲及び上部の絶縁膜をエツ
チングするので、レジスト周囲の絶縁膜の厚さ
が、RFバイアスを印加しない時に比較して薄い
等である。この工程で、最も重要なことは、レジ
スト上の絶縁膜１８が完全になくなつた時、平坦
部分の絶縁膜の高さと金属柱の高さがそろうこと
が条件である。この実施例では、絶縁膜１８とし
てSiO₂膜をECR堆積法により7000Å堆積（Arイ
オンによるエツチング量2000Å分を余分に堆積し
た。）した。次に、Arガス10SCCM，RFバイア
ス200Wでエツチレート250Å／分によりSiO₂膜
を2000Åエツチングすることによりレジスト１
７′を露出させた。2000Åのエツチング量は、ス
パツタ効率が傾斜している所の方が２〜３倍程度
良いことから決めた値である。その後、O₂プラ
ズマでレジスト１７′をエツチングし剥離した。
その結果が第１図Ｆである。これらの工程により
スルーホール部分に金属を埋めこんだ平坦配線が
実現された。第２層目配線以降は、これらの工程
をくり返せば良い。本発明は、以上の説明で明ら
かなように金属柱を露光、エツチング工程で形成
（スルーホールの逆パターンであるから露光回数
の増加はない。）した後に、ただちに絶縁膜形成
装置に入れ、絶縁膜堆積、RF印加による段
差部側面露出、O₂プラズマによるレジスト剥
離とすべて同一真空処理装置内で行なうことがで
き、一台の装置でプロセスを行うことができかつ
全ドライプロセスである。という大きな特徴を有
する。従来技術のように、真空槽内で堆積し大気
中でレジスト等を塗布し、又真空槽内でエツチン
グするという工程を全く必要としないことは明ら
かである。工程数からみれば、金属のドライエツ
チング後、レジスト剥離を行なう前に絶縁膜形成
装置の中へ１回いれるだけである。また、金属柱
の下地の影響もなくスルーホール周囲の絶縁膜表
面が平坦化され、バツクエツチングによる金属柱
上部の露出ではないので、本プロセスは金属柱露
出が容易で平坦性を保証するプロセスである。

以上の実施例は、レジストをステンシルとした
場合であるが、レジスト以外のステンシルでも可
能である。第２図に、レジスト以外のステンシル
の場合の実施例を示す。尚、Ｂ工程までは第１図
と同じである。第２図Ｃは、スパツタ法で金属１
６を形成後ステンシル層１９を堆積し、リソグラ
フイ工程によりレジスト２０をパターニングし、
エツチングによりステンシル層１９を加工し、そ
の後ドライエツチングにより金属柱１６を形成し
たものである。本実施例では、ステンシル層とし
てアモルフアスシリコンを用いた。具体的には、
スパツタ法でMoを5000Å堆積した後、ECR堆積
法によりアモルフアスシリコンを5000Å堆積し
た。ステンシル層としては、下層の金属層のエツ
チングマスクとなる材料であれば良く、ポリシリ
コン、SiO₂，Si₃N₄膜が考えられる。その後、レ
ジストを1.0μm形成しリソグラフイ工程によりパ
ターニングし、CF₄＋O₂でアモルフアスSiをエツ
チングし、さらに、Cl₂＋O₂でMoをエツチング
し、レジストを剥離して金属柱を形成した（第２
図Ｇ）。その後、第１の実施例と同じようにECR
堆積法により絶縁膜１８を形成した（第２図Ｄ）。
次に、第２図Ｅに示すようにArイオンにより絶
縁膜１８をエツチングしステンシル層１９′を露
出した。最後に、CF₄＋O₂によりアモルフアスシ
リコンをエツチングすることにより第２図Ｆの加
工形状が得られる。このプロセスの特徴は、ステ
ンシル層がレジストでないので、(イ)絶縁膜堆積時
の基板温度に左右されない。（レジストを使用し
た場合、200℃以下でなければならない。）(ロ)レジ
ストによる汚染が問題とならない等である。

以上示した実施例において、下層配線と金属柱
は異種金属であつたが、下層配線と金属柱の間に
薄膜の異種金属をはさむことにより両者を同一金
属とした場合のプロセスも実現できることは言う
までもない。この場合の実施例を第３図に示す。
第３図Ａは下層配線２１の形成時に薄膜の異種金
属２２も含めてパターニングした後平坦化した。
この実施例では、下層配線としてAlを5000Å、
薄膜としてMoを1000Å、スパツタ法により堆積
し、リソグラフイ工程後Cl₂＋O₂でMoをエツチ
ングし、次にCCl₄でAlをエツチングした。その
後、第１の実施例と同様に平坦化したものであ
る。Mo層の役割は上層のAlの金属柱の加工時に
下層のAl配線のエツチングを防ぐためである。
第３図Ｂは下層配線２１と同じ金属材料を堆積
し、リソグライ工程を行ない、エツチングにより
金属柱２３を形成したものである。この実施例で
は、Alをスパツタ法により5000Å堆積し、リソ
グラフイ工程後CCl₄でAlをエツチングし金属柱
を形成したものである。同じように、同一金属で
下層配線と金属柱を形成する方法を示す。第３図
Ｃは、下層配線２１を形成後第１の実施例と同じ
ように平坦化し、次に薄膜の異種金属２２を堆積
し、さらに下層配線２１と同一金属の金属を堆積
したものである。この実施例では、下層配線２１
としてAlを5000Åスパツタ法で堆積し、リソグ
ラフイ工程後CCl₄でエツチングし、第１の実施
例と同じように平坦化し、次にMoを1000Å、Al
を5000Åスパツタ法で堆積したものである。第３
図Ｄは、リソグラフイ工程を行ない、金属材料と
薄膜の異種金属２２をエツチングし、金属柱２３
を形成したものである。この実施例では、リソグ
ラフイ工程後AlをCCl₄でエツチングし、Moを
Cl₂＋O₂でエツチングし金属柱２３を形成した。
本プロセスの特徴は、金属柱２３のエツチング時
に、リソグラフイ工程で合わせずれがあつても下
層配線２１が薄膜の異種金属２２で保護されてい
るので、下層配線２１がエツチングされないとい
う利点がある。

（発明の効果）以上説明したように本発明は、今後の超LSIの
かなめの技術である多層配線技術の最も問題であ
るスルーホール部の平坦化を実現したものであ
り、次のような利点がある。

(a) スルーホール部分の金属電極配線と層間絶縁
膜が平坦化される。

(b) 今後の微細プロセスで最も技術的に困難が予
想されるスルーホールの開口工程を必要としな
い。

(c) 柱をつくるための金属デポをするほかは、通
常プロセスと比較して露光回数、プロセスの増
加はない。

(d) スルーホール部分と層間絶縁膜との位置関係
が自己整合される。通常はスルーホールの露光
工程で位置合わせによりパターンを形成し、エ
ツチングにより開口する。このため位置合わせ
精度、エツチング時のオーバエツチ量等余裕を
みこみ、スルーホール直下の下層配線の幅を大
きくとる必要があつた。しかし、本発明によれ
ば自己整合的にコンタクトが形成されるのでそ
の必要がなく微細化に有効である。

(e) 全ドライプロセスであり、最後のレジスト剥
離あるいはステンシル層のエツチングで自動的
に金属面が露出される。バツクエツチで露出す
る必要がないので、柱の長さに依存せずに金属
面を露出できる。

(f) 金属柱を厚くできるので、従来よりも層間膜
を厚くできることにより層間容量を低減でき
る。

【図面の簡単な説明】

第１図は本発明の半導体装置の製造法の一実施
例、第２図及び第３図は本発明の他の実施例、第
４図はSiO₂膜のArによるエツチング特性、第５
図はSi段差におけるSiO₂膜をスライトエツチ直
後の被覆特性、第６図は従来のスルーホールの平
坦化技術を示す。１……基板、２……配線、３……金属柱、４…
…層間絶縁膜、５……絶縁膜、６……レジスト、
１１……半導体基板、１２，３１，１８……絶縁
膜、１５……下層配線、１６……金属柱、１４，
１７，１７′，２０……レジスト、１９，１９′…
…ステンシル層、２１……下層配線、２２……薄
膜の異種金属、２３……金属柱。

Claims

【特許請求の範囲】１半導体装置の多層配線形成において、下層配
線としてアルミニユウム、モリブデン、タングス
テンから選ばれた一層を形成した後、スルーホー
ル形成位置に下層配線と少なくとも接する部分が
異種金属である金属柱を形成する工程とを有し、
加工に用いた該金属柱上のレジストを残したまま
ECR堆積法により絶縁膜を前記金属柱の高さよ
り所定の厚さ厚く形成する工程と、アルゴンガス
によるスパツタエツチングを行うことにより前記
絶縁膜を前記所定の厚さスパツタエツチングしか
つ上記レジスト上の絶縁膜をなくす工程の後、酸
素プラズマによりレジストを剥離除去する工程を
上記ECR堆積法により絶縁膜を形成する同一真
空処理装置内で行うことを特徴とする半導体装置
の製造法。２半導体装置の多層配線形成において、下層配
線としてアルミニユウム、モリブデン、タングス
テンから選ばれた一層を形成した後、スルーホー
ル形成位置にステンシル層と下層配線と少なくと
も接する部分が異種金属である金属性の２層から
なる柱を形成する工程と、加工に用いた該ステン
シル層上のレジストを剥離する工程とを有し、前
記レジストを剥離する工程の後、前記の柱の周囲
にECR堆積法により絶縁膜を前記金属柱の高さ
より所定の厚さ厚く形成する工程と、表面をアル
ゴンガスによるスパツタエツチングを行うことに
より前記絶縁膜を前記所定の厚さスパツタエツチ
ングしかつ上記ステンシル層上の絶縁膜をなくす
工程と、ステンシル層をエツチング除去する工程
を上記ECR堆積法により絶縁膜を形成する同一
真空処理装置内で行うことを特徴とする半導体装
置の製造法。