JPH0493028A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0493028A JPH0493028A JP20982290A JP20982290A JPH0493028A JP H0493028 A JPH0493028 A JP H0493028A JP 20982290 A JP20982290 A JP 20982290A JP 20982290 A JP20982290 A JP 20982290A JP H0493028 A JPH0493028 A JP H0493028A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- insulating film
- resist
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000001259 photo etching Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 5
- 229910001882 dioxygen Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 150000004703 alkoxides Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層金属配線の段差構造の平坦化を可能にす
る半導体装置の製造方法に関する。
る半導体装置の製造方法に関する。
従来の技術による半導体装置は、第３図に示すように、
半導体基板２０１、絶縁膜２０２の上に、配線として必
要な部分にのみ下層金属配線２０３を形成していた。そ
の後、前記配線上に絶縁膜２０４を形成し、次いでレジ
スト膜を形成する。その後、レジスト膜及び前記絶縁膜
２０４をウェハー面垂直方向にエッチバックする事で平
坦化を行っていた。この場合、第２図に示すように、下
層金属配線の疎なパターン部においては、平坦化されず
大きな段差構造となっていた。
半導体基板２０１、絶縁膜２０２の上に、配線として必
要な部分にのみ下層金属配線２０３を形成していた。そ
の後、前記配線上に絶縁膜２０４を形成し、次いでレジ
スト膜を形成する。その後、レジスト膜及び前記絶縁膜
２０４をウェハー面垂直方向にエッチバックする事で平
坦化を行っていた。この場合、第２図に示すように、下
層金属配線の疎なパターン部においては、平坦化されず
大きな段差構造となっていた。
しかし、上記の従来の製造工程では、下層金属配線の疎
なパターン部分に生ずる大きな段差部が、その後の上層
金属配線２０５の段差部の被覆性を悪くし、上層金属配
線の段差部での膜厚は平坦部に比べて３０％程度となり
、上層金属配線２０５の信頼性を著しく劣化させるとい
う問題点があった。また、上層金属配線パターンを形成
する際のフォトリソグラフィー］二程においても、大き
な段差構造によって、段差」二下でのフォトレジスト膜
厚の不均一性や、アライメント・露光時におけるパター
ンの焦点ずれが発生し、フォトレジストパターンの寸法
異常や外観異常を引き起こし、工程内の不良率、やり直
し率が非常に高くなるという問題点もあった。
なパターン部分に生ずる大きな段差部が、その後の上層
金属配線２０５の段差部の被覆性を悪くし、上層金属配
線の段差部での膜厚は平坦部に比べて３０％程度となり
、上層金属配線２０５の信頼性を著しく劣化させるとい
う問題点があった。また、上層金属配線パターンを形成
する際のフォトリソグラフィー］二程においても、大き
な段差構造によって、段差」二下でのフォトレジスト膜
厚の不均一性や、アライメント・露光時におけるパター
ンの焦点ずれが発生し、フォトレジストパターンの寸法
異常や外観異常を引き起こし、工程内の不良率、やり直
し率が非常に高くなるという問題点もあった。
そこで、本発明は、以上のような問題点を解決するため
のもので、その目的とするところは、配線として必要な
下層金属配線の疎な部分の周囲、あるいは、配線間にダ
ミーパターンを配することにより半導体装置の平坦化を
行うことを可能とする製造方法を提供するところにある
。
のもので、その目的とするところは、配線として必要な
下層金属配線の疎な部分の周囲、あるいは、配線間にダ
ミーパターンを配することにより半導体装置の平坦化を
行うことを可能とする製造方法を提供するところにある
。
本発明の半導体装置の製造方法は、多層金属配線を有す
る半導体装置において、 ａ）ダミーパターンを有する下層金属配線の形成工程と
、 ｂ）前記配線上に絶縁膜を形成する工程と、Ｃ）前記絶
縁膜上にレジスト膜を形成し、ドライエツチングにより
エッチバック（ウェハー面に垂直方向に全面エツチング
する。以下エッチバックと記す。）する工程と、 ｄ）前記エッチバック後、上層金属配線を形成する工程
とから成ることを特徴とする。
る半導体装置において、 ａ）ダミーパターンを有する下層金属配線の形成工程と
、 ｂ）前記配線上に絶縁膜を形成する工程と、Ｃ）前記絶
縁膜上にレジスト膜を形成し、ドライエツチングにより
エッチバック（ウェハー面に垂直方向に全面エツチング
する。以下エッチバックと記す。）する工程と、 ｄ）前記エッチバック後、上層金属配線を形成する工程
とから成ることを特徴とする。
以下、本発明について］実施例に基づき詳細に説明する
。
。
第１図は、本発明の実施例に基つく半導体装置の平面図
。第２図ａ −ｅは、第１図のＸ−Ｘ−線に沿った断面
を半導体装置の製造工程に従って記述した図である。以
下、工程フローにしたがって詳細に説明する。
。第２図ａ −ｅは、第１図のＸ−Ｘ−線に沿った断面
を半導体装置の製造工程に従って記述した図である。以
下、工程フローにしたがって詳細に説明する。
まず、第２図ａにあるように、半導体基板１０］上に絶
縁膜］０２を形成した後、アルミニウム膜１０３をスパ
ッタにより０．５μｍ堆積する。
縁膜］０２を形成した後、アルミニウム膜１０３をスパ
ッタにより０．５μｍ堆積する。
その後、通常のフォトエッチ工程にてバターニングする
が、このとき配線に必要な部分にのみアルミニウム配線
がパターン］０３を配すのではなく、その周囲あるいは
配線間にダミーパターン１０４をもつフォトマスクを用
いてパターニングを行う。
が、このとき配線に必要な部分にのみアルミニウム配線
がパターン］０３を配すのではなく、その周囲あるいは
配線間にダミーパターン１０４をもつフォトマスクを用
いてパターニングを行う。
尚、ダミーパターンの配し方としては、配線バタン１０
３とダミーパターン１０４の距離が５μｍ以上離れない
ように配すことが必要となる。これは、後述するレジス
トのエッチバック工程で、下地パターンの疎な部分のレ
ジストがなくなり、それに続く絶縁膜のエッチバック時
にＦ地パタンの疎な部分の絶縁膜段差が緩和されずに大
きな段差を生じてしまうため、配線間の距離としては５
μｍ以内であることが必要となる。次に、ｂ図に示すよ
うに、絶縁膜としてＣＶＤにより酸化膜１０５を１．２
μｍ堆積する。堆積膜厚としては、後にエッチバックし
て平坦化することを考慮して、下地配線膜厚の総和程度
もしくはそれ以上の膜厚が必要となる。また、堆積膜と
しては、窒化膜、オキシナイトライド膜、金属アルコキ
シド膜でもよい。その後、フォトレジスト１０６を塗布
し、１３０℃以上の比較的高温でベークして表面をたら
す。
３とダミーパターン１０４の距離が５μｍ以上離れない
ように配すことが必要となる。これは、後述するレジス
トのエッチバック工程で、下地パターンの疎な部分のレ
ジストがなくなり、それに続く絶縁膜のエッチバック時
にＦ地パタンの疎な部分の絶縁膜段差が緩和されずに大
きな段差を生じてしまうため、配線間の距離としては５
μｍ以内であることが必要となる。次に、ｂ図に示すよ
うに、絶縁膜としてＣＶＤにより酸化膜１０５を１．２
μｍ堆積する。堆積膜厚としては、後にエッチバックし
て平坦化することを考慮して、下地配線膜厚の総和程度
もしくはそれ以上の膜厚が必要となる。また、堆積膜と
しては、窒化膜、オキシナイトライド膜、金属アルコキ
シド膜でもよい。その後、フォトレジスト１０６を塗布
し、１３０℃以上の比較的高温でベークして表面をたら
す。
次いで、平坦化のためにレジスト層１０６・前記酸化膜
１０５をエッチバックするか、先ず、レジスト層のエッ
チハックは、平行平板型プラズマエツチャーで、酸素ガ
スを用い、０．１〜１． ＯＴｏｒｒの圧力で行ない、
レジスト層下の前記酸化膜１０５の最上面が露出したと
ころでアッシングを止める（０図）。」二面アッシング
装置としては、ダウンフロータイブでも可能で、使用カ
スとしては上記ガスの他に、酸素ガスにフレオン系のガ
スを添加して系もしくは窒素酸化ガスを用いても可能で
ある。次に、残留しているレジストと酸化膜のエッチバ
ックは、狭ギヤツプ方式のプラズマエツチャーで、フレ
オン系のカスと不活性ガス及び酸素ガスを用い、１〜］
、０Ｔｏｒｒの圧力条件下で、レジスト対酸化膜のエツ
チング速度比を０゜６〜］、４にして０． ５μｍ程度
エッチバックを行なう。（ｄ図） レジス］・層及び絶縁膜のエッチハック工程に関しては
、同一装置の同一チャンバーで１度に行なうことも可能
であり、この場合、狭ギャップ方式のプラズマエツチャ
ーで、フレオン系のガスと不活性ガス及び酸素ガスを用
い、１〜１０Ｔｏｒｒの圧力条件下で、レジスト対酸化
膜のエツチング速度比を１程度にしてエッチバック処理
をする。
１０５をエッチバックするか、先ず、レジスト層のエッ
チハックは、平行平板型プラズマエツチャーで、酸素ガ
スを用い、０．１〜１． ＯＴｏｒｒの圧力で行ない、
レジスト層下の前記酸化膜１０５の最上面が露出したと
ころでアッシングを止める（０図）。」二面アッシング
装置としては、ダウンフロータイブでも可能で、使用カ
スとしては上記ガスの他に、酸素ガスにフレオン系のガ
スを添加して系もしくは窒素酸化ガスを用いても可能で
ある。次に、残留しているレジストと酸化膜のエッチバ
ックは、狭ギヤツプ方式のプラズマエツチャーで、フレ
オン系のカスと不活性ガス及び酸素ガスを用い、１〜］
、０Ｔｏｒｒの圧力条件下で、レジスト対酸化膜のエツ
チング速度比を０゜６〜］、４にして０． ５μｍ程度
エッチバックを行なう。（ｄ図） レジス］・層及び絶縁膜のエッチハック工程に関しては
、同一装置の同一チャンバーで１度に行なうことも可能
であり、この場合、狭ギャップ方式のプラズマエツチャ
ーで、フレオン系のガスと不活性ガス及び酸素ガスを用
い、１〜１０Ｔｏｒｒの圧力条件下で、レジスト対酸化
膜のエツチング速度比を１程度にしてエッチバック処理
をする。
また、反応性イオンエツチング装置で、フレオン系のガ
スと不活性ガス及び酸素ガスを用い、０゜０１〜Ｉ Ｔ
ｏ ｒ ｒの圧力条件ドでエッチバックすることも可
能である。
スと不活性ガス及び酸素ガスを用い、０゜０１〜Ｉ Ｔ
ｏ ｒ ｒの圧力条件ドでエッチバックすることも可
能である。
最後に、上層金属配線としてのアルミニウム１０７を０
．８μｍ堆積後、通常のフォトエッチ工程にてパターニ
ング゛する。（ｅ図） 上述の技術により、上層金属配線］０７のステップカバ
レジを６０％以上確保することかできた。
．８μｍ堆積後、通常のフォトエッチ工程にてパターニ
ング゛する。（ｅ図） 上述の技術により、上層金属配線］０７のステップカバ
レジを６０％以上確保することかできた。
以」二述べたように本発明によれば、多層金属配線を有
する半導体装置において、ダミーパターンを下層金属配
線に配すことで、その後のエッチバックにより絶縁膜の
平坦化ができ、その上に堆積した上層金属配線のアルミ
ニウム膜も平坦化できた。その結果、上層金属配線のパ
ターニングの際のフォトエッチ工程においても、安定し
て精度のヨイアルミニウム配線を形成することができ、
歩留まりも安定した。また、段差構造の平坦化により、
上層金属配線の段差部分での被覆性を大幅に改善するこ
とができ、品質的にも問題ない信頼性の高い半導体装置
を製造することができた。
する半導体装置において、ダミーパターンを下層金属配
線に配すことで、その後のエッチバックにより絶縁膜の
平坦化ができ、その上に堆積した上層金属配線のアルミ
ニウム膜も平坦化できた。その結果、上層金属配線のパ
ターニングの際のフォトエッチ工程においても、安定し
て精度のヨイアルミニウム配線を形成することができ、
歩留まりも安定した。また、段差構造の平坦化により、
上層金属配線の段差部分での被覆性を大幅に改善するこ
とができ、品質的にも問題ない信頼性の高い半導体装置
を製造することができた。
第１図は、本発明の多層金属配線を有する半導体装置の
実施例を示す平面図。 第２図は、本発明の多層金属配線を有する半導体装置の
製造］−程を示す断面図。 第３図は、従来の多層金属配線を有する半導体装置の断
面図である。 １０１ ・ １０２ ・ ］ ０３ ・ １０４ ・ ・半導体基板 ・絶縁膜 ・下層アルミニウム配線 ・下層アルミニウム配線（ダミーパ ターン） １０５ ・ １０６ ・ １０７ ・ ２０１ ・ ２０２ ・ ２０３ ・ ２０４ ・ ２０５ ・ ・酸化膜 ・レジスト層 ・上層アルミニウム配線 ・半導体基板 ・絶縁膜 ・下層アルミニウム配線 ・絶縁膜 ・上層アルミニウム配線 以 」ニ 出願人 セイコーエプソン株式会社
実施例を示す平面図。 第２図は、本発明の多層金属配線を有する半導体装置の
製造］−程を示す断面図。 第３図は、従来の多層金属配線を有する半導体装置の断
面図である。 １０１ ・ １０２ ・ ］ ０３ ・ １０４ ・ ・半導体基板 ・絶縁膜 ・下層アルミニウム配線 ・下層アルミニウム配線（ダミーパ ターン） １０５ ・ １０６ ・ １０７ ・ ２０１ ・ ２０２ ・ ２０３ ・ ２０４ ・ ２０５ ・ ・酸化膜 ・レジスト層 ・上層アルミニウム配線 ・半導体基板 ・絶縁膜 ・下層アルミニウム配線 ・絶縁膜 ・上層アルミニウム配線 以 」ニ 出願人 セイコーエプソン株式会社
Claims (1)
- 【特許請求の範囲】 多層金属配線を有する半導体装置において、ａ）ダミ
ーパターンを有する下層金属配線の形成工程と、 ｂ）前記配線上に絶縁膜を形成する工程と、ｃ）前記絶
縁膜上にレジスト膜を形成し、ドライエッチングにより
エッチバック（ウェハー面に垂直方向に全面エッチング
する。以下エッチバックと記す。）する工程と、 ｄ）前記エッチバック後、上層金属配線を形成する工程
とから成ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20982290A JPH0493028A (ja) | 1990-08-08 | 1990-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20982290A JPH0493028A (ja) | 1990-08-08 | 1990-08-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0493028A true JPH0493028A (ja) | 1992-03-25 |
Family
ID=16579192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20982290A Pending JPH0493028A (ja) | 1990-08-08 | 1990-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0493028A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997047035A1 (en) * | 1996-06-05 | 1997-12-11 | Advanced Micro Devices, Inc. | Mask generation technique for producing an integrated circuit with optimal interconnect layout for achieving global planarization |
| US6998653B2 (en) | 2002-05-29 | 2006-02-14 | Renesas Technology Corp. | Semiconductor device |
-
1990
- 1990-08-08 JP JP20982290A patent/JPH0493028A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997047035A1 (en) * | 1996-06-05 | 1997-12-11 | Advanced Micro Devices, Inc. | Mask generation technique for producing an integrated circuit with optimal interconnect layout for achieving global planarization |
| US6998653B2 (en) | 2002-05-29 | 2006-02-14 | Renesas Technology Corp. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| JPH03154331A (ja) | 導電層形成方法 | |
| JPH0493028A (ja) | 半導体装置の製造方法 | |
| US6833232B2 (en) | Micro-pattern forming method for semiconductor device | |
| KR100315039B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100293458B1 (ko) | 반도체 소자의 금속 배선 및 그의 제조 방법 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| KR20030050790A (ko) | 반도체 패드 영역 및 퓨즈 영역 형성방법 | |
| KR970007107B1 (ko) | 반도체 소자의 평탄화막 형성 방법 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JPS61206242A (ja) | 半導体装置の製造方法 | |
| JPH0373526A (ja) | パターン形成方法 | |
| KR100255559B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| KR100365767B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100781445B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| JPS6255701B2 (ja) | ||
| JPS6395648A (ja) | 半導体装置の製造方法 | |
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| JPH04133426A (ja) | 半導体装置の製造方法 |