KR100293458B1 - 반도체 소자의 금속 배선 및 그의 제조 방법 - Google Patents
반도체 소자의 금속 배선 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR100293458B1 KR100293458B1 KR1019990016092A KR19990016092A KR100293458B1 KR 100293458 B1 KR100293458 B1 KR 100293458B1 KR 1019990016092 A KR1019990016092 A KR 1019990016092A KR 19990016092 A KR19990016092 A KR 19990016092A KR 100293458 B1 KR100293458 B1 KR 100293458B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- barrier metal
- wiring
- main wiring
- metal layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 93
- 239000002184 metal Substances 0.000 claims abstract description 93
- 230000004888 barrier function Effects 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 16
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000006117 anti-reflective coating Substances 0.000 description 21
- 239000010408 film Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속 배선의 EM(ElectroMigration)특성을 향상시키는데 적당하도록한 반도체 소자의 금속 배선 및 그의 제조 방법에 관한 것으로, 그 구조는 기판;상기 기판상에 선택적으로 형성되는 베리어 금속층;상기 베리어 금속층상에 그 보다 좁은 면적으로 형성되는 주배선층;상기 주배선층이 형성되지 않은 베리어 금속층상의 주배선층의 측면에 형성되는 재증착 베리어 금속층;상기 주배선층 및 재증착 베리어 금속층상에 형성되는 ARC층을 포함하여 구성된다.
Description
본 발명은 반도체 소자에 관한 것으로, 특히 금속 배선의 EM(ElectroMigration)특성을 향상시키는데 적당하도록한 반도체 소자의 금속 배선 및 그의 제조 방법에 관한 것이다.
알루미늄과 그 합금 박막은 전기전도도가 높고, 건식 식각에 의한 패턴 형성이 용이하며 실리콘 산화막과의 접착성이 우수한 동시에 비교적 가격이 저렴하므로 반도체 회로의 배선 재로로서 널리 사용되어 왔다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 금속 배선 형성에 관하여 설명하면 다음과 같다.
도 1a와 도 1b는 종래 기술의 반도체 소자의 금속 배선 공정 단면도이다.
종래 기술의 금속 배선 형성 공정은 먼저, 도 1a에서와 같이, 반도체 기판(1)상에 절연층(2),베리어 금속층(3)을 차례로 형성한다.
베리어 금속층(3)상에 주 배선 형성용 물질로 알루미늄 또는 텅스텐등의 금속을 사용하여 주배선층(4)을 형성한다.
그리고 상기 주배선층(4)상에 패터닝 공정에서의 반사 방지막 역할을 하는 ARC(Anti Reflective Coating)층(5)을 형성한다.
이어, 상기 ARC층(5)상의 전면에 포토레지스트를 도포하고 선택적으로 패터닝하여 금속 배선을 패터닝하기 위한 마스크층(6)을 형성한다.
그리고 도 1b에서와 같이, 상기 마스크층(6)을 이용하여 노출된 ARC층(5),주배선층(4),베리어 금속층(3)을 선택적으로 식각하여 금속 배선층(7)을 형성한다.
이와 같은 식각 공정후에 In-Situ 상태로 마스크층(6)을 제거하고 패시베이션과 같은 후공정을 진행한다.
이와 같은 종래 기술의 반도체 소자의 금속 배선 형성 공정은 배선의 EM특성을 향상시키기 위하여 베리어 금속층(3) 및 ARC층(5)을 형성하여 금속 배선을 형성한다.
그러나 이와 같은 종래 기술의 반도체 소자의 금속 배선 형성 방법은 다음과 같은 문제가 있다.
배선의 EM 특성을 향상시키기 위하여 베리어 금속층과 ARC층을 형성하여 이를 배선 형성공정에 적용하였으나, 배선의 상하부면이 아닌 측면에서 발생하는 EM 특성 저하 문제를 해결하지 못한다.
이는 금속 배선의 신뢰성을 저하시켜 양산 체제의 적용을 어렵게 한다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 금속 배선의 EM 특성 저하 문제를 해결하기 위한 것으로, 금속 배선의 신뢰성을 향상시킬 수 있도록한 반도체 소자의 금속 배선 및 그의 제조 방법을 제공하는 그 목적이 있다.
도 1a와 도 1b는 종래 기술의 반도체 소자의 금속 배선 공정 단면도
도 2a내지 도 2d는 본 발명에 따른 반도체 소자의 금속 배선 공정 단면도
도 3은 본 발명에 따른 금속 배선 형성시의 스퍼터링에 의한 베리어 금속 원자의 재증착 과정을 나타낸 단면도
도면의 주요 부분에 대한 부호의 설명
21. 기판 22. 제 1 절연층
23. 베리어 금속층 24. 주배선층
25. ARC층 26. 제 2 절연층
27. 마스크층 28. 재증착 베리어 금속층
29. 금속 배선
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 배선은 기판; 상기 기판상에 선택적으로 형성되는 베리어 금속층; 상기 베리어 금속층상에 그 보다 좁은 면적으로 형성되는 주배선층; 상기 주배선층이 형성되지 않은 베리어 금속층상의 주배선층의 측면에 형성되는 재증착 베리어 금속층; 상기 주배선층 및 재증착 베리어 금속층상에 형성되는 ARC층을 포함하여 이루어지는 것을 특징으로 하고, 본 발명에 따른 반도체 소자의 제조 방법은 기판상에 제 1 절연층,베리어 금속층을 차례로 형성하는 공정과,상기 베리어 금속층상에 주배선층,ARC층을 차례로 형성하는 공정과,상기 ARC층상의 전면에 제 2 절연층을 형성하고 선택적으로 패터닝하는 공정과,상기 패터닝된 제 2 절연층을 마스크로 노출된 ARC층,주배선층을 선택적으로 스퍼터링 식각하여 식각된 베리어 금속 물질이 주배선층의 측면에 재증착되도록하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 금속 배선 및 그의 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2d는 본 발명에 따른 반도체 소자의 금속 배선 공정 단면도이고, 도 3은 본 발명에 따른 금속 배선 형성시의 스퍼터링에 의한 베리어 금속 원자의 재증착 과정을 나타낸 단면도이다.
본 발명에 따른 반도체 소자의 금속 배선은 Al 배선 형성시에 베리어 금속층을 스퍼터링에 의한 식각 공정으로 배선의 측면에 재증착시켜 EM 특성을 향상시키기 위한 것으로 그 구조는 다음과 같다.
기판(21)상에 형성되는 제 1 절연층(22)과, 제 1 절연층(22)상에 선택적으로 형성되는 베리어 금속층(23)과, 베리어 금속층(23)상에 그 보다 좁은 면적으로 형성되는 주배선층(24)과, 주배선층(24)이 형성되지 않은 베리어 금속층(23)상의 주배선층(24)의 측면에 형성되는 재증착 베리어 금속층(28)과, 주배선층(24) 및 재증착 베리어 금속층(28)상에 형성되는 ARC층(25),제 2 절연층(26)으로 금속 배선(29)이 형성된다.
여기서, 재증착 베리어 금속층(28)은 상기 베리어 금속층(23)의 재증착에 의해 주배선층(24)의 측면에 형성된다.
상기 베리어 금속층(28) 및 ARC층(25)은 Ti 또는 TiN등의 금속으로 형성하고 제 1,2 절연층(22)(26)은 실리콘 산화막 또는 실리콘 질화막으로 형성한다.
그리고 주배선층(24)은 Al 또는 W 또는 그들중 하나를 포함하는 합금으로 형성한다.
그리고 제 2 절연층(26)의 두께는 베리어 금속층(23)의 2 ~ 3.5배이다.
이와 같은 구조를 갖는 본 발명에 따른 반도체 소자의 금속 배선의 제조 공정은 다음과 같다.
먼저, 도 2a에서와 같이, 기판(21)상에 제 1 절연층(22),베리어 금속층(23)을 차례로 형성한다.
그리고 베리어 금속층(23)상에 주 배선 형성용 물질로 알루미늄 또는 텅스텐또는 그들중 하나를 포함하는 함금 등의 금속을 사용하여 주배선층(24)을 형성한다. 이어, 상기 주배선층(24)상에 패터닝 공정에서의 반사 방지막 역할을 하는 ARC(Anti Reflective Coating)층(25)을 형성한다.
상기의 베리어 금속층(23)과 ARC층(25)은 Ti 또는 TiN 또는 이들중의 하나를 포함하는 합금층으로 형성한다.
그리고 상기 ARC층(25)상의 전면에 제 2 절연층(26)을 형성하고 상기 제 2 절연층(26)상에 포토레지스트를 도포하고 선택적으로 패터닝하여 금속 배선을 패터닝하기 위한 마스크층(27)을 형성한다.
여기서, 제 2 절연층(26)은 후속되는 스퍼터링 식각 공정시에 포토레지스트 대신에 마스크층으로 사용하기 위하여 형성하는 것으로, 베리어 금속층(23)의 2 ~ 3.5배의 두께로 형성한다.
그리고 제 1,2 절연층(22)(26)을 Si,O,N을 어느 하나라도 포함하는 절연 물질로 형성한다.
이어, 도 2b에서와 같이, 상기 마스크층(27)을 이용하여 노출된 제 2 절연층(26)을 선택적으로 식각한다.
상기 제 2 절연층(26)의 선택적 식각후에 마스크층(27)을 제거하고 세정등의 후속 공정을 진행한다.
그리고 도 2c에서와 같이, 상기 제 2 절연층(26)을 마스크로 노출된 ARC층(25),주배선층(24)을 선택적으로 식각한다.
이어, 도 2d에서와 같이, 노출된 베리어 금속층(23)을 비활성 가스를 이용한 스퍼터링 식각 공정으로 식각한다.
여기서, 스퍼터링 식각 공정은 Ar 가스를 사용하여 다음과 같은 조건으로 진행한다.
RF 바이어스 파워를 50W ~ 1200W로 하고, 챔버 압력을 500mT이하로 하여 진행한다.
상기의 식각 공정시에 Ar 원자에 의해 베리어 금속층(23)의 식각 물질들이 주밴선층(24)의 측면에 재증착되어 재증착 베리어 금속층(28)이 형성된다.
이와 같은 베리어 금속의 재증착 공정의 원리는 도 3에서와 같다.
이어, 패시베이션과 같은 후속 처리를 하여 금속 배선(29)을 완성한다.
이와 같은 금속 배선 형성 공정에서 ARC층(25),주배선층(24)을 식각하는 공정과, 베리어 금속층(23)을 식각하는 공정을 두 스텝으로 나누어 식각하는 경우 식각 챔버를 1개만 사용하여 공정을 진행하거나 식각 챔버와 스퍼터링 챔버 두개를 나누어 사용하여 공정을 진행한다.
그리고 두 스텝으로 나누어 배선을 형성하는 경우 ARC층(25),주배선층(24)을 식각하는 공정시의 식각 가스를 Cl 계열의 가스를 사용하여 진행하고, 베리어 금속층(23)을 식각하는 공정에서는 Ar과 같은 비활성 가스를 사용하여 공정을 진행한다.
이와 같은 본 발명에 따른 금속 배선은 주배선층(24)의 측면에 베리어 금속 물질을 재증착하여 주배선층(24)을 중심으로 상부면에 ARC층(25)이 형성되고, 하부면에 베리어 금속층(23)이 형성되고, 측면에 재증착 베리어 금속층(28)이 구성되어 EM 특성을 향상시킨다.
이와 같은 본 발명에 따른 반도체 소자의 금속 배선 및 그의 제조 방법은 다음과 같은 효과가 있다.
주배선층의 측면에 하부의 베리어 금속층 식각시에 발생하는 베리어 물질층이 측벽 형태로 재증착되므로 주배선층의 측면에서 발생하는 EM 특성 저하를 막아 소자의 신뢰성을 향상시키는 효과가 있다.
Claims (6)
- 기판;상기 기판상에 선택적으로 형성되는 베리어 금속층;상기 베리어 금속층상에 그 보다 좁은 면적으로 형성되는 주배선층;상기 주배선층이 형성되지 않은 베리어 금속층상의 주배선층의 측면에 형성되는 재증착 베리어 금속층;상기 주배선층 및 재증착 베리어 금속층상에 형성되는 ARC층을 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선.
- 기판상에 제 1 절연층,베리어 금속층을 차례로 형성하는 공정과,상기 베리어 금속층상에 주배선층,ARC층을 차례로 형성하는 공정과,상기 ARC층상의 전면에 제 2 절연층을 형성하고 선택적으로 패터닝하는 공정과,상기 패터닝된 제 2 절연층을 마스크로 노출된 ARC층,주배선층을 선택적으로 스퍼터링 식각하여 식각된 베리어 금속 물질이 주배선층의 측면에 재증착되도록하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 제조 방법.
- 제 2 항에 있어서, 베리어 금속층,ARC층을 Ti 또는 TiN 또는 그들중에 하나를 포함하는 합금으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 제조 방법.
- 제 2 항에 있어서, 주배선층을 텅스텐 또는 알루미늄을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 제조 방법.
- 제 2 항에 있어서, 제 2 절연층을 베리어 금속층의 2 ~ 3.5배의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 제조 방법.
- 제 2 항에 있어서, 스퍼터링 식각 공정을 Ar 가스를 사용하여 RF 바이어스 파워를 50W ~ 1200W로 하고, 챔버 압력을 500mT이하로 하여 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990016092A KR100293458B1 (ko) | 1999-05-04 | 1999-05-04 | 반도체 소자의 금속 배선 및 그의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990016092A KR100293458B1 (ko) | 1999-05-04 | 1999-05-04 | 반도체 소자의 금속 배선 및 그의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000073062A KR20000073062A (ko) | 2000-12-05 |
KR100293458B1 true KR100293458B1 (ko) | 2001-06-15 |
Family
ID=19583856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990016092A KR100293458B1 (ko) | 1999-05-04 | 1999-05-04 | 반도체 소자의 금속 배선 및 그의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100293458B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101299564B1 (ko) * | 2011-06-21 | 2013-09-04 | 한국기계연구원 | 나노 와이어 그리드 편광자 제작방법 |
-
1999
- 1999-05-04 KR KR1019990016092A patent/KR100293458B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000073062A (ko) | 2000-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2959758B2 (ja) | コンタクトホール内の導電性プラグ形成方法 | |
US6103457A (en) | Method for reducing faceting on a photoresist layer during an etch process | |
KR100293458B1 (ko) | 반도체 소자의 금속 배선 및 그의 제조 방법 | |
JP3055176B2 (ja) | 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法 | |
US6348736B1 (en) | In situ formation of protective layer on silsesquioxane dielectric for dual damascene process | |
KR100282416B1 (ko) | 반도체소자의제조방법 | |
KR100387761B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100492914B1 (ko) | 반도체 소자의 금속 배선 및 그 형성 방법 | |
KR100617044B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100265990B1 (ko) | 반도체장치의 금속배선 형성방법 | |
KR100255156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR960009987B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH0493028A (ja) | 半導体装置の製造方法 | |
KR100435785B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JP2783898B2 (ja) | 半導体装置の製造方法 | |
KR100523614B1 (ko) | 반도체 소자 제조 방법 | |
KR100255559B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
KR100246179B1 (ko) | 반도체소자의 배선간 접속부 제조방법 | |
KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
JPS63272050A (ja) | 半導体装置の製造方法 | |
KR100450845B1 (ko) | 반도체 소자 제조 방법 | |
KR100406738B1 (ko) | 반도체 소자의 제조 방법 | |
KR100842489B1 (ko) | 금속 배선 형성 방법 | |
JPH05206125A (ja) | 半導体装置の製造方法 | |
JPH1092929A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |