KR100435785B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100435785B1
KR100435785B1 KR10-2001-0083611A KR20010083611A KR100435785B1 KR 100435785 B1 KR100435785 B1 KR 100435785B1 KR 20010083611 A KR20010083611 A KR 20010083611A KR 100435785 B1 KR100435785 B1 KR 100435785B1
Authority
KR
South Korea
Prior art keywords
etching
forming
polymer
metal wiring
photoresist pattern
Prior art date
Application number
KR10-2001-0083611A
Other languages
English (en)
Other versions
KR20030053664A (ko
Inventor
백인혁
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2001-0083611A priority Critical patent/KR100435785B1/ko
Publication of KR20030053664A publication Critical patent/KR20030053664A/ko
Application granted granted Critical
Publication of KR100435785B1 publication Critical patent/KR100435785B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

본 발명은 금속배선을 테이퍼(taper) 형태로 만들어 배선간의 불량을 방지할 수 있는 반도체 소자 금속배선 형성방법에 관한 것으로서, 본 발명의 반도체 소자의 금속배선 형성방법은 기판 상에 배리어층과 금속층 및 반사방지막을 순차적으로 적층하는 단계;와, 상기 반사방지막 상의 소정 영역에 감광막 패턴을 형성하는 단계;와, 상기 감광막 패턴을 식각 마스크로 이용하여 불소계의 식각 가스를 이용하여 상기 반사방지막의 90∼95% 정도의 두께를 식각하는 단계;와, 상기 감광막 패턴을 포함한 기판 전면 상에 폴리머를 형성함과 동시에 상기 잔존하는 반사방지막을 식각, 제거하는 단계;와, 상기 폴리머를 선택적으로 제거하여 상기 감광막 패턴의 좌우 측벽에 폴리머 스페이서를 형성하는 단계;와, 상기 감광막 패턴 및 폴리머 스페이서를 식각 마스크로 이용하여 상기 금속층 및 배리어층을 선택적으로 패터닝하여 금속배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

반도체 소자의 금속배선 형성방법{Fabricating method of metal wire in semiconductor device}
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 금속배선을 테이퍼(taper) 형태로 만들어 배선간의 불량을 방지할 수 있는 반도체 소자 금속배선 형성방법에 관한 것이다.
일반적으로, 반도체 소자는 각각의 소자들을 형성한 후, 소자의 최상층에는각각의 소자에 전압을 인가하는 금속배선이 형성된다.
이러한 금속배선으로는 다른 재료들에 비해 증착 공정이 간단하고, 저저항의 특성을 갖는 알루미늄(Al) 계열 금속이 주로 사용되는데, Al 계열 금속배선 콘택의 경우에는 금속층과 접촉되는 부분에서의 스파이크나 불순물의 확산을 방지하기 위하여 하부절연막과 금속배선 사이에 Ti/TiN 의 이중구조를 갖는 배리어(barrier)층을 형성하여 사용한다.
또한, 금속배선으로 Al을 사용할 경우에는 반사도를 낮추고, 금속 입자(grain)의 생성 억제 등을 위하여 반사방지막(Anti Reflective Coating film)을 사용한다.
이하, 도면을 참조하여 종래 기술에 따른 반도체 소자의 금속배선 형성방법을 설명하기로 한다.
도 1 내지 3은 종래 기술에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정단면도이다.
먼저, 도 1에 도시한 바와 같이, 기판(101)의 하부 구조물들, 예컨대 소자분리 산화막과, 모스(MOS) 전계효과 트랜지스터, 비트라인(Bitline), 캐패시터(capacitor) 등을 형성하고, 상기 구조의 전표면에 산화막으로 이루어진 절연막을 형성한다(도시하지 않음).
이어, 상기 절연막 상부에 배리어층(102)과, 알루미늄(Al)으로 이루어진 금속배선(103)을 형성한 다음, 스퍼터링법에 의해 반사방지막(104)으로 Ti/TiN을 형성한다.
그 다음, 상기 반사방지막(104) 상의 소정 부위에 감광막 패턴(105)을 형성한다. 이 때, 상기 감광막 패턴(105)에는 스퍼터링에 의한 폴리머(polymer)가 형성된다(도시하지 않음).
도 2에 도시한 바와 같이, 상기 감광막 패턴(105)을 식각마스크로 이용하여 상기 반사방지막(104)과 금속배선(103) 및 배리어층(102)을 순차적으로 패터닝한다.
여기서, 상기 식각 공정은 다음과 같은 프로세스로 이루어진다.
상기 반사방지막(104)의 식각은 한 번의 프로세스로 수행되며, 세부 공정 조건은 다음과 같다.
RF(Radio Frequency) 전력은 소스(source bias) 1000W, 바이어스(bias) 170W 이며, 압력은 8mTorr, 식각 가스는 Cl260sccm, BCl350sccm, Ar 40sccm, CHF310sccm 이 사용되며, 식각 시간은 20초 정도이다.
다음으로, 금속층의 식각 조건은 다음과 같다.
RF(Radio Frequency) 전력은 소스(source bias) 1000W, 바이어스(bias) 130W 이며, 압력은 8mTorr, 식각 가스는 Cl260sccm, BCl350sccm, Ar 40sccm, CHF35sccm 이 사용되며, 식각 시간은 60초 정도이다.
다음으로, 배리어층의 식각 조건은 다음과 같다.
RF(Radio Frequency) 전력은 소스(source bias) 1000W, 바이어스(bias) 170W 이며, 압력은 8mTorr, 식각 가스는 Cl260sccm, BCl350sccm, Ar 40sccm, CHF35sccm이 사용되며, 식각 시간은 45초 정도이다.
마지막으로, 도 3에 도시한 바와 같이, 상기 감광막 패턴(105)을 제거한 후 세정공정을 진행하면 종래 기술에 따른 반도체 소자의 금속배선 형성공정은 완료된다.
상기와 같은 금속배선 형성에 있어서, 최근 반도체 소자가 고집적화됨에 따라 상기 금속배선의 선 폭이 감소하는 것에 비해, 상기 반사방지막의 두께는 금속배선의 선 폭의 감소와는 무관하게 일정한 크기를 갖고 있다.
따라서, 미세 선 폭의 소자 구현에 있어서, 상기 반사방지막의 식각은 소자의 패턴 형태 및 특성을 좌우할 만큼 중요해지고 있다. 이는 실제 공정상의 측면에서 보면, 상기 알루미늄 금속배선을 식각할 때 사용하는 염소(Cl2)가 반응력이 좋고 기상(gas phase) 상태에서도 지속적으로 반응하는데 기인한다.
한편, 상기와 같은 종래 기술에 따른 반도체 소자의 금속배선 형성방법에 있어서, 상기 배리어층과 Al 금속배선 및 반사방지막은 한 번의 프로세스로 식각하는데, 이와 같은 한 번의 프로세스로 식각 공정을 진행하게 되면, 이후 공정의 상기 금속배선 상의 절연막 형성시 원치 않는 공동(void)이 발생할 수 있게 된다. 이는 제품의 품질과 신뢰성에 치명적인 문제를 야기할 수 있다.
이러한 문제를 방지하기 위한 노력으로 증착(deposition) 장비의 개발이 이뤄지고 있으나, 최근의 소자의 고집적화에 따라서 고(高) 장단비(high aspect ratio) 현상이 심화되고 있기에 상기와 같은 공동(void)을 없게 하는 것은 한계가있다.
특히, 증착 장비로 상기 공동(void) 현상 없이 소자를 만드는 것은 많은 공정이 요구되며 또, 금속배선의 패턴과는 관계없이 산화물 에치백 공정 등을 이용하여 상기와 같은 문제를 해결할 수도 있으나, 공정 추가 등으로 인하여 제조 원가가 상승되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로서, 배리어층과 Al 금속배선 및 반사방지막으로 구성되는 금속배선의 패턴 형성시 상기 Al 금속배선의 형태를 테이퍼(taper) 형태로 형성함으로써 이후 공정의 절연막 형성시에 공동(void)의 발생을 미연에 방지할 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 목적이 있다.
도 1 내지 3는 종래 기술에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정단면도.
도 4 내지 9는 본 발명에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정단면도.
<도면의 주요 부분에 대한 부호의 설명>
201 : 기판 202 : 배리어층
203 : 금속층 204 : 반사방지막
205 : 감광막 패턴 206a : 폴리머 스페이서
기판 상에 배리어층과 금속층 및 반사방지막을 순차적으로 적층하는 단계;와, 상기 반사방지막 상의 소정 영역에 감광막 패턴을 형성하는 단계;와, 상기 감광막 패턴을 식각 마스크로 이용하여 불소계의 식각 가스를 이용하여 상기 반사방지막의 90∼95% 정도의 두께를 식각하는 단계;와, 상기 감광막 패턴을 포함한 기판 전면 상에 폴리머를 형성함과 동시에 상기 잔존하는 반사방지막을 식각, 제거하는 단계;와, 상기 폴리머를 선택적으로 제거하여 상기 감광막 패턴의 좌우 측벽에 폴리머 스페이서를 형성하는 단계;와, 상기 감광막 패턴 및 폴리머 스페이서를 식각 마스크로 이용하여 상기 금속층 및 배리어층을 선택적으로 패터닝하여 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.본 발명의 반도체 소자의 금속배선 형성방법은 금속층의 형태를 테이퍼(taper) 형태로 형성함으로써 후속 공정의 절연막 증착시 공동(void)이 발생하는 것을 미연에 방지할 수 있게 된다.
이하, 도면을 참조하여 본 발명의 반도체 소자의 금속배선 형성방법을 상세히 설명하기로 한다.
도 4 내지 9는 본 발명의 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정 단면도이다.
먼저, 도 4에 도시한 바와 같이, 기판(201) 상에 배리어층(202)과 금속층(203) 및 반사방지막(204)을 차례로 적층하여 형성한다. 여기서, 상기 배리어층(202)은 Ti/TiN의 이중 구조를 갖으며 상기 반사방지막(204)은 Ti/TiN의 이중구조 또는 TiN 으로 형성한다.
여기서, 상기 금속층(203)은 2000∼3500Å 의 두께로 형성하며, 상기 반사방지막(204)은 300∼800Å의 두께로 형성하는 것이 바람직하다.
이어, 상기 반사방지막(204) 전면 상에 감광막을 도포하고 상기 감광막의 소정 부분을 선택적으로 노광한 다음, 상기 감광막의 노광부위를 알카리성 현상액을 이용하여 식각 처리하여 감광막 패턴(205)을 형성한다.
이어, 도 5에 도시한 바와 같이, 상기 감광막 패턴(205)을 마스크로 이용하여 3단계에 걸친 상기 반사방지막(204)의 식각 공정을 수행한다.
제 1 단계로서, 식각 가스로서 아르곤(Ar)과 CHF3가스를 이용하여 상기 반사방지막(204)을 버티컬(vertical)하게 건식 식각한다. 이 때, 상기 식각되는 반사방지막(204)의 두께는 총두께의 90∼95%이다.
이 때, 상기와 같이 불소(F)계의 가스를 이용하는 이유는 불소계의 가스를 사용하게 되면, 휘발성(volatile) 반응물인 TiFx물질이 생성되어 챔버(chamber) 내부가 깨끗한 상태로 유지될 수 있으며, 또한 화학적 반응이 우수하여 마스크 로스(mask loss)를 줄일 수 있는 장점이 있기 때문이다.
도 6에 도시한 바와 같이, 상기 반사방지막(204) 식각의 제 2 단계로서, 소정의 가스를 이용하여 상기 감광막 패턴(205)을 포함한 기판 전면 상에 폴리머(polymer)층(206)을 형성한다. 이 때, 상기 소정의 가스는 C4F8, C96, BCl3등과 같은 폴리머성의 가스를 이용하며, 구체적인 공정 조건의 일 예를 들면 다음과 같다.
RF(Radio Frequency) 전력은 50∼200W, 압력은 30∼100mTorr, 가스는 C4F820∼100sccm, 공정 시간은 30초 정도이다.
또한, 상기와 같은 폴리머층(206)이 형성됨과 동시에 상기 제 1 단계에서의 반사방지막(204) 식각에 이어서, 상기 반사방지막(204)의 소정 두께가 식각된다. 이 단계에서의 상기 반사방지막(204)의 식각 두께는 총두께의 5∼10% 정도이다.
이어, 도 7에 도시한 바와 같이, 상기 반사방지막(204) 식각의 제 3 단계로서, 상기 폴리머층(206)을 소정의 가스를 이용하여 선택적으로 식각함으로써 상기 감광막 패턴(205) 및 반사방지막(204)의 좌우측에 폴리머 스페이서(206a)를 형성한다. 여기서, 상기 소정의 가스는 아르곤(Ar) 또는 헬륨(He) 등이 이용되며, 구체적인 공정 조건의 일 예를 들면 다음과 같다.
RF 전력은 50∼300W, 압력은 10∼30mTorr, 가스는 Ar 50∼200sccm, 공정 시간은 30초 정도이다.
도 8에 도시한 바와 같이, 상기 3단계에 걸친 일련의 반사방지막(204) 식각 공정을 수행한 후에 염소계의 가스를 이용하여 상기 금속층을 식각한다. 여기서, 상기 염소계의 가스로는 BCl3과 Cl2이 이용된다.
이 때, 금속층은 상기 감광막 패턴(205)을 마스크로 사용하기 때문에 소정의 직각 형상의 패턴이 형성되나, 상기 염소계의 가스는 기상(gas phase) 상태에서도 반응성이 좋기 때문에 상기 폴리머 내에 잔존하면서 상기 패터닝된 금속층과의 반응이 계속적으로 이루어지게 된다.
따라서, 상기 패터닝된 금속층(203)은 위로 갈수록 폭이 좁아지는 테이퍼(taper) 형상을 갖게 된다. 이와 같이 테이퍼 형상을 갖는 금속층(203)은 후속의 절연막 증착시 공동(void)의 발생을 억제하는 역할을 수행한다.
이어, 도 9에 도시한 바와 같이, 상기 감광막 패턴(205)을 마스크로 이용하여 상기 배리어층(202)을 식각하여 제거한 다음, 상기 감광막 패턴(205) 및 폴리머 스페이서(206a)을 제거하면 본 발명의 반도체 소자의 금속배선 형성공정은 완료된다.
여기서, 상기 배리어층의 식각은 CHF3을 폴리머 가스, 아르곤(Ar) 가스를 희석 가스(dilute gas)로 사용하는 것이 바람직하다.
상술한 바와 같은 본 발명의 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
반사방지막 좌우측의 폴리머를 이용하여 CD(Critical Dimension) 바이어스(bias)를 제어할 수 있으며, 금속층 좌우측의 폴리머 스페이서에 잔존하는 염소(Cl2)에 의한 알루미늄(Al)과의 반응을 이용한 테이퍼(taper) 형태의 패턴을 제조할 수 있다.
또한, 금속층을 테이퍼(taper) 형태로 형성하여 반사방지막과 금속층 사이에 턱이 없기 때문에 금속층 상의 노치(notch) 현상이 방지되어 후속의 절연막 적층시 공동(void) 발생이 미연에 방지된다.

Claims (8)

  1. 기판 상에 배리어층과 금속층 및 반사방지막을 순차적으로 적층하는 단계;
    상기 반사방지막 상의 소정 영역에 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 마스크로 이용하여 불소계의 식각 가스를 이용하여 상기 반사방지막의 90∼95% 정도의 두께를 식각하는 단계;
    상기 감광막 패턴을 포함한 기판 전면 상에 폴리머를 형성함과 동시에 상기 잔존하는 반사방지막을 식각, 제거하는 단계;
    상기 폴리머를 선택적으로 제거하여 상기 감광막 패턴의 좌우 측벽에 폴리머 스페이서를 형성하는 단계;
    상기 감광막 패턴 및 폴리머 스페이서를 식각 마스크로 이용하여 상기 금속층을 선택적으로 패터닝하여 금속배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 금속층을 선택적으로 패터닝하는 단계는,
    염소계의 가스를 이용하여 식각하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서, 상기 불소계의 식각 가스를 이용하여 상기 반사방지막의 90∼95% 정도의 두께를 식각하는 단계는,
    아르곤(Ar)과 CHF3가스를 사용하여 식각하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 1 항에 있어서, 금속층은 2000∼3500Å로 형성하고, 반사방지막은 300∼800Å 정도로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제 1 항에 있어서, 폴리머를 형성함과 동시에 상기 잔존하는 반사방지막을 식각, 제거하는 단계는,
    C4F8, C96, BCl3등의 폴리머성의 가스를 이용하여 식각하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제 1 항에 있어서, 상기 폴리머를 선택적으로 제거하여 폴리머 스페이서를 형성하는 단계는,
    아르곤(Ar) 또는 헬륨(He) 가스 중 어느 하나를 이용하여 식각하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제 1 항에 있어서, 상기 폴리머 스페이서에 잔존하는 염소계 가스가 상기 금속층과 반응하여 상기 금속층의 패턴 형태가 테이퍼(taper)로 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 제 1 항에 있어서, 상기 반사방지막 및 배리어층은 Ti/TiN의 이중 구조 또는 TiN 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR10-2001-0083611A 2001-12-22 2001-12-22 반도체 소자의 금속배선 형성방법 KR100435785B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0083611A KR100435785B1 (ko) 2001-12-22 2001-12-22 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0083611A KR100435785B1 (ko) 2001-12-22 2001-12-22 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20030053664A KR20030053664A (ko) 2003-07-02
KR100435785B1 true KR100435785B1 (ko) 2004-06-12

Family

ID=32212326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0083611A KR100435785B1 (ko) 2001-12-22 2001-12-22 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100435785B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150496B1 (ko) * 2006-05-12 2012-06-11 에스케이하이닉스 주식회사 반도체 소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321053A (ja) * 1996-05-31 1997-12-12 Toshiba Corp 半導体装置及びその製造方法
KR0179792B1 (ko) * 1995-12-27 1999-04-15 문정환 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법
KR100194786B1 (ko) * 1995-12-16 1999-06-15 김영환 반도체 소자 제조방법
KR20010004288A (ko) * 1999-06-28 2001-01-15 김영환 다단계 식각을 사용한 반도체 소자의 전도라인 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194786B1 (ko) * 1995-12-16 1999-06-15 김영환 반도체 소자 제조방법
KR0179792B1 (ko) * 1995-12-27 1999-04-15 문정환 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법
JPH09321053A (ja) * 1996-05-31 1997-12-12 Toshiba Corp 半導体装置及びその製造方法
KR20010004288A (ko) * 1999-06-28 2001-01-15 김영환 다단계 식각을 사용한 반도체 소자의 전도라인 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150496B1 (ko) * 2006-05-12 2012-06-11 에스케이하이닉스 주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR20030053664A (ko) 2003-07-02

Similar Documents

Publication Publication Date Title
KR100372742B1 (ko) 무기 반사방지막을 사용한 배선 형성 방법
JPH06140396A (ja) 半導体装置とその製法
US7651949B2 (en) Method of manufacturing a semiconductor device
US20060003268A1 (en) Method of forming semiconductor patterns
US7018930B2 (en) Method for fabricating semiconductor device
JPH0786244A (ja) ドライエッチング方法
KR20000076800A (ko) 드라이 에칭 방법
KR100464430B1 (ko) 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법
JPH07201986A (ja) 半導体装置の製造方法
JP3326663B2 (ja) 半導体装置の製造方法
KR20000017076A (ko) 반도체장치의 제조방법
JP3279016B2 (ja) ドライエッチング方法
KR100670706B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100435785B1 (ko) 반도체 소자의 금속배선 형성방법
US6017816A (en) Method of fabricating A1N anti-reflection coating on metal layer
JP3259529B2 (ja) 選択エッチング方法
KR100824627B1 (ko) 반도체 소자의 제조방법
KR100282416B1 (ko) 반도체소자의제조방법
KR100380150B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2001332510A (ja) 半導体装置およびその製造方法
KR20040059981A (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR100333543B1 (ko) 반도체소자의게이트전극형성방법
JP2882284B2 (ja) 導電層形成法
KR100395775B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100669650B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100518

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee