JPS6395648A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6395648A JPS6395648A JP24233786A JP24233786A JPS6395648A JP S6395648 A JPS6395648 A JP S6395648A JP 24233786 A JP24233786 A JP 24233786A JP 24233786 A JP24233786 A JP 24233786A JP S6395648 A JPS6395648 A JP S6395648A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- etching
- wiring
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 239000010410 layer Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 25
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 230000006837 decompression Effects 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000295 emission spectrum Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特に多層配線部
分の断切れを防止するための配線部分上の半導体基体表
面の平坦化に関する。
分の断切れを防止するための配線部分上の半導体基体表
面の平坦化に関する。
ＬＳＩ等の集粘度の高い集債回路において半導体基体上
に層間絶縁膜を介して二ｍ、三重の配線を施す多層配線
がしばしば形成されるが、第１の配線を形成後、層間絶
縁膜を形成すると配線部分と非配線部分に厚さの差があ
るため絶縁膜に段差が生じ、そのまま第２層目の配線を
施すと段差部での配線全屈膜の段差被覆状態が悪く断切
れを起すことがある。そのため第１の金屈配線屓を形成
した半導体基体の平坦化技術がいろいろ試みられており
、その１例を第２図に示す。
に層間絶縁膜を介して二ｍ、三重の配線を施す多層配線
がしばしば形成されるが、第１の配線を形成後、層間絶
縁膜を形成すると配線部分と非配線部分に厚さの差があ
るため絶縁膜に段差が生じ、そのまま第２層目の配線を
施すと段差部での配線全屈膜の段差被覆状態が悪く断切
れを起すことがある。そのため第１の金屈配線屓を形成
した半導体基体の平坦化技術がいろいろ試みられており
、その１例を第２図に示す。
シリコン等から成る半導体基体ｌｌ上に酸化シリコン膜
１２を形成した後所定の箇所にアルミニウム配線１３を
形成し、続いて半導体基体１１の ′全面にＣＶＤ酸化
酸化シリコンマ１７成すると、アルミニウム配線部分上
の酸化シリコン膜部分１７′に凸部が形成される。この
凸部を含むＣＶＤ酸化酸化シリコンマ１７面にフォトレ
ジスト膜１６を形成して表面を平坦化する（第２図（ａ
））。
１２を形成した後所定の箇所にアルミニウム配線１３を
形成し、続いて半導体基体１１の ′全面にＣＶＤ酸化
酸化シリコンマ１７成すると、アルミニウム配線部分上
の酸化シリコン膜部分１７′に凸部が形成される。この
凸部を含むＣＶＤ酸化酸化シリコンマ１７面にフォトレ
ジスト膜１６を形成して表面を平坦化する（第２図（ａ
））。
次いで反応性イオンエツチング（Ｒｅａｃｔｉｖｅ Ｉ
ｏｎＩＥｔｃｈｉｎｇ、以下ＲＩＥ）を用いて、ＣＶＤ
酸化シリコン膜７とフォトレジスト膜８を所定の深さま
でエツチング除去する。この際のエツチングガスは通常
ＣＦ４ ＋Ｈ２ガスが用いられるが、ＣＶＤ酸化シリコ
ン１Ｇ１１７とフォトレジスト膜１６のエツチングレー
トが等しくなるような混合比を選ぶ必要がある（第２図
（ｂ））。
ｏｎＩＥｔｃｈｉｎｇ、以下ＲＩＥ）を用いて、ＣＶＤ
酸化シリコン膜７とフォトレジスト膜８を所定の深さま
でエツチング除去する。この際のエツチングガスは通常
ＣＦ４ ＋Ｈ２ガスが用いられるが、ＣＶＤ酸化シリコ
ン１Ｇ１１７とフォトレジスト膜１６のエツチングレー
トが等しくなるような混合比を選ぶ必要がある（第２図
（ｂ））。
次に残存するフォトレジスト膜１６を除去して表面がほ
ぼ平坦な半導体基体を得る（第２図（Ｃ））。
ぼ平坦な半導体基体を得る（第２図（Ｃ））。
〔発明が解決しようとする問題点Ｊ
しかし、従来の方法ではＣＶＤｆｉ化シリコン膜１７と
フォトレジスト膜１６のエツチングレートが等しくなる
ようにするために、例えばＣＦ４とＨ２ガスの混合比を
変えたり、圧力、電力等も考慮したガス条件を探してエ
ツチングを行うｄ・要があり、この制御が非常に困難で
あり、またフォトレジスト膜１６を変えて、ＣＶＤ酸化
酸化シリコンマ１７ツチングレートの等しいフォトレジ
スト膜を選定することは更に困難である。
フォトレジスト膜１６のエツチングレートが等しくなる
ようにするために、例えばＣＦ４とＨ２ガスの混合比を
変えたり、圧力、電力等も考慮したガス条件を探してエ
ツチングを行うｄ・要があり、この制御が非常に困難で
あり、またフォトレジスト膜１６を変えて、ＣＶＤ酸化
酸化シリコンマ１７ツチングレートの等しいフォトレジ
スト膜を選定することは更に困難である。
またエツチングレートはアルミニウム等による配線パタ
ーンのデザインによっても変化する。即ち、配線パター
ンの幾何学的配置や形状によってフォトレジスト膜部分
１６′と、ＣＶＤ酸化シリコン膜部分１７’の面積比に
よってもエツチングレートが異なり、一つの基板にいろ
いろな回路パターンを組込む場合には同一基板上の部分
部分によってもエツチングレートが異なる場合があり、
これがＣＶＤ酸化シリコン膜の平坦化を防げる。そのた
め実際にエツチングを終了した時点では必ずしもＣＶＤ
酸化シリコン膜１７の表面が平坦とならず第２図（Ｃ）
に示すようにエツチングを途中で終了させた形状になっ
てしまうことがある。
ーンのデザインによっても変化する。即ち、配線パター
ンの幾何学的配置や形状によってフォトレジスト膜部分
１６′と、ＣＶＤ酸化シリコン膜部分１７’の面積比に
よってもエツチングレートが異なり、一つの基板にいろ
いろな回路パターンを組込む場合には同一基板上の部分
部分によってもエツチングレートが異なる場合があり、
これがＣＶＤ酸化シリコン膜の平坦化を防げる。そのた
め実際にエツチングを終了した時点では必ずしもＣＶＤ
酸化シリコン膜１７の表面が平坦とならず第２図（Ｃ）
に示すようにエツチングを途中で終了させた形状になっ
てしまうことがある。
従って本発明の目的は多層配線を有する半導体装置にお
いて層間絶縁膜の表面を容易に平坦化する方法を提供す
るものである。
いて層間絶縁膜の表面を容易に平坦化する方法を提供す
るものである。
〔問題点を解決するための手段および作用〕本発明は半
導体基体上に絶縁膜を介して第１の金属配線を施した基
体全面に第１の絶縁膜、配線層とほぼ同じ厚さの第２の
絶縁膜を順次形成し、第２の絶縁膜上の凹部にフォトレ
ジストを付着し、これをマスクとして第２の絶縁膜の凸
部をエツチング除去し、絶縁膜の表面を平坦化するもの
であり、第２の絶縁膜のエツチング終了を、例えばプラ
ズマ・モニターによって検知して終了することにより非
常に容易に、厳密なプロセス制御の必要もなく表面の平
坦な層間絶縁膜を有する半導体基体を得ることができる
。
導体基体上に絶縁膜を介して第１の金属配線を施した基
体全面に第１の絶縁膜、配線層とほぼ同じ厚さの第２の
絶縁膜を順次形成し、第２の絶縁膜上の凹部にフォトレ
ジストを付着し、これをマスクとして第２の絶縁膜の凸
部をエツチング除去し、絶縁膜の表面を平坦化するもの
であり、第２の絶縁膜のエツチング終了を、例えばプラ
ズマ・モニターによって検知して終了することにより非
常に容易に、厳密なプロセス制御の必要もなく表面の平
坦な層間絶縁膜を有する半導体基体を得ることができる
。
本発明の１実施例を第１図について説明する。
ｎ型のシリコン半導体基体ｌに厚さ約８０００人の酸化
膜２を形成した後、この酸化膜２上に厚さ約８０００人
のアルミニウム膜をスパック法により形成後パターニン
グしてアルミニウム配線３を形成する。次いで、プラズ
マＣＶＤ法によって基体全面に約５０００人の窒化シリ
コン膜４、減圧ＣＶＤ法によって前記アルミニウム配線
膜３とほぼ同様の厚さの約８０００人の酸化シリコン膜
５を形成する。この結果、これら窒化シリコン膜４上の
酸化シリコン膜５は凸部を形成している。
膜２を形成した後、この酸化膜２上に厚さ約８０００人
のアルミニウム膜をスパック法により形成後パターニン
グしてアルミニウム配線３を形成する。次いで、プラズ
マＣＶＤ法によって基体全面に約５０００人の窒化シリ
コン膜４、減圧ＣＶＤ法によって前記アルミニウム配線
膜３とほぼ同様の厚さの約８０００人の酸化シリコン膜
５を形成する。この結果、これら窒化シリコン膜４上の
酸化シリコン膜５は凸部を形成している。
この半導体基体の上の酸化シリコン膜５の表面全面にフ
ォトレジスト層６を塗布する（第１図（ａ））。
ォトレジスト層６を塗布する（第１図（ａ））。
次いでＣＦ４＋Ｈ２ガス雰囲気でＲＩＥによりフォトレ
ジスト層６を酸化シリコン膜５０表面が露出するまでエ
ツチングする（第１図（ｂ））。
ジスト層６を酸化シリコン膜５０表面が露出するまでエ
ツチングする（第１図（ｂ））。
すると、酸化シリコン膜５の凹部にフォトレジスト膜６
が埋没した形状で残るので、この残存フォトレジスト膜
６′をマスクとして、酸化シリコン膜５を窒化シリコン
膜４の表面が露出するまでエツチングする（第１図（Ｃ
））。このエツチングガスはフォトレジストのエツチン
グレートよりも酸化シリコン膜のそれの方が大きくなる
ようにガス′の混合比をセットすればよく、特にガスを
変える必要はない。また、エツチングの停止はプラズマ
・モニターによって自動的に停止することができる。即
ち、窒化シリコン膜４の表面が露出し窒化シリコン膜が
わずかにエツチングされて、これとエツチングガスから
プラズマ中に生成される生成物中に含まれる窒素の存在
を検知するもので、プラズマ中の窒素の発光スペクトル
値をみて窒化シリコン膜のエツチングを検知したとき、
エツチングを自動的に停止する。
が埋没した形状で残るので、この残存フォトレジスト膜
６′をマスクとして、酸化シリコン膜５を窒化シリコン
膜４の表面が露出するまでエツチングする（第１図（Ｃ
））。このエツチングガスはフォトレジストのエツチン
グレートよりも酸化シリコン膜のそれの方が大きくなる
ようにガス′の混合比をセットすればよく、特にガスを
変える必要はない。また、エツチングの停止はプラズマ
・モニターによって自動的に停止することができる。即
ち、窒化シリコン膜４の表面が露出し窒化シリコン膜が
わずかにエツチングされて、これとエツチングガスから
プラズマ中に生成される生成物中に含まれる窒素の存在
を検知するもので、プラズマ中の窒素の発光スペクトル
値をみて窒化シリコン膜のエツチングを検知したとき、
エツチングを自動的に停止する。
また発光スペクトルの代わりにプラズマの抵抗値の変化
で窒化シリコン膜のエツチングを検知するようにしても
よく、プラズマ中の窒素の存在が検知された時点でこれ
また自動的にエツチングを停止してもよく、手動で停止
してもよい。
で窒化シリコン膜のエツチングを検知するようにしても
よく、プラズマ中の窒素の存在が検知された時点でこれ
また自動的にエツチングを停止してもよく、手動で停止
してもよい。
次に残存するフォトレジスト膜６′を例えば０２プラズ
マガスによって除去して表面の平坦な層間絶縁膜を得る
（第１図（ｄ））。
マガスによって除去して表面の平坦な層間絶縁膜を得る
（第１図（ｄ））。
次いで通常の手段により第１層目の配線層へのコンタク
ト孔の形成、第２層目の配線層、保護膜等の形成を施し
て半導体装置を完成する。
ト孔の形成、第２層目の配線層、保護膜等の形成を施し
て半導体装置を完成する。
なお本実施例では第１絶縁膜として窒化シリコン膜、第
２絶縁膜として酸化シリコン膜を用いた例について説明
したが本発明はこれに限られるものではなく、第１の絶
縁膜として酸化シリコン膜、第２の絶縁膜として窒化シ
リコン膜を用いてもよく、さらに酸化シリコン膜の代わ
りにリンケイ酸ガラス膜（ＰＳＧ膜）やホウ素−リンケ
イ酸ガラス膜（ＢＰＳＧ膜）を用いても同様の効果があ
る。
２絶縁膜として酸化シリコン膜を用いた例について説明
したが本発明はこれに限られるものではなく、第１の絶
縁膜として酸化シリコン膜、第２の絶縁膜として窒化シ
リコン膜を用いてもよく、さらに酸化シリコン膜の代わ
りにリンケイ酸ガラス膜（ＰＳＧ膜）やホウ素−リンケ
イ酸ガラス膜（ＢＰＳＧ膜）を用いても同様の効果があ
る。
またエツチングにより余分のフォトレジストを除去する
際フォトレジストのエツチングレートが高い条件でエツ
チング除去すると全体のエツチング時間を短縮すること
ができる。
際フォトレジストのエツチングレートが高い条件でエツ
チング除去すると全体のエツチング時間を短縮すること
ができる。
本発明によって非常に容易な方法で表面の平坦な層間絶
縁膜を得ることが出来、信頼性の高い多層配線構造を有
する半導体装置を製造できる。これは本発明の第２の絶
縁膜（実施例の酸化シリコン膜５）の膜厚を配線層３の
厚みと等しくする、即ち配線部分の段差によって生じた
第１の絶縁膜（実施例の窒化シリコン膜４）の段差とほ
ぼ等しくする制御をするのみで、他の合成の膜厚、膜質
や特に従来例のように酸化シリコン膜とフォトレジスト
膜のエツチングレートを等しくするためのガス条件の調
節など厳密なプロセス制御を必要とすることなく平坦な
層間絶縁膜を得ることができる。
縁膜を得ることが出来、信頼性の高い多層配線構造を有
する半導体装置を製造できる。これは本発明の第２の絶
縁膜（実施例の酸化シリコン膜５）の膜厚を配線層３の
厚みと等しくする、即ち配線部分の段差によって生じた
第１の絶縁膜（実施例の窒化シリコン膜４）の段差とほ
ぼ等しくする制御をするのみで、他の合成の膜厚、膜質
や特に従来例のように酸化シリコン膜とフォトレジスト
膜のエツチングレートを等しくするためのガス条件の調
節など厳密なプロセス制御を必要とすることなく平坦な
層間絶縁膜を得ることができる。
さらに従来例の如く配線部分の幾何学的な配置、形状、
面接などにに’Ｅをうけずに絶縁膜のエツチングが出来
、層間絶縁膜を二層にすることによって一層にピンホー
ル等が存在しても二層目でそれを補償することが出来、
より安定した層間絶縁膜を得ることが出来、断切れ、ピ
ンホール等のＹ口をうけない信頼性の高い多層配線構造
を持つ半導体装置の製造方法を提供することが出来る。
面接などにに’Ｅをうけずに絶縁膜のエツチングが出来
、層間絶縁膜を二層にすることによって一層にピンホー
ル等が存在しても二層目でそれを補償することが出来、
より安定した層間絶縁膜を得ることが出来、断切れ、ピ
ンホール等のＹ口をうけない信頼性の高い多層配線構造
を持つ半導体装置の製造方法を提供することが出来る。
第１図は本発明の一実施例の工程説明図、第２図は従来
例の工程説明図である。 １．１１−半導体基体 ２．１２−酸化膜３．１３−・
−配線層 ４−・窒化シリコン膜５−酸化シリコン
膜
例の工程説明図である。 １．１１−半導体基体 ２．１２−酸化膜３．１３−・
−配線層 ４−・窒化シリコン膜５−酸化シリコン
膜
Claims (4)
- （１）多層配線構造を有する半導体装置の層間絶縁膜の
製造方法において、段差を有する配線膜を含む半導体基
体全面に第１の絶縁膜を形成する工程と、第１の絶縁膜
と材料の異なる材料の第２の絶縁膜を第１の絶縁膜上に
形成する工程と、第２の絶縁膜上に表面の平坦なレジス
ト層を形成するレジスト塗布工程と、第２の絶縁膜の凸
部を覆う部分のレジスト層を除去するエッチング工程と
、第２の絶縁膜の凹部に残留するレジストをマスクとし
て使用し第２の絶縁膜の凸部を除去するエッチング工程
と、フォトレジストを除去する工程を含むことを特徴と
する半導体装置の製造方法。 - （２）前記第２の絶縁膜のエッチング工程はプラズマ・
モニターによってエッチングの終了を検知することを特
徴とする特許請求の範囲第１項記載の半導体装置の製造
方法。 - （３）上記プラズマ・モニターはプラズマ発光モニター
であることを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。 - （４）前記第２の絶縁膜の厚さを第１の絶縁膜に形成さ
れた段差とほぼ等しい厚さとすることを特徴とする特許
請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24233786A JPS6395648A (ja) | 1986-10-13 | 1986-10-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24233786A JPS6395648A (ja) | 1986-10-13 | 1986-10-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6395648A true JPS6395648A (ja) | 1988-04-26 |
Family
ID=17087693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24233786A Pending JPS6395648A (ja) | 1986-10-13 | 1986-10-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6395648A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013041978A (ja) * | 2011-08-15 | 2013-02-28 | Sumitomo Electric Ind Ltd | 窒化物半導体発光素子、及び窒化物半導体発光素子を作製する方法 |
-
1986
- 1986-10-13 JP JP24233786A patent/JPS6395648A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013041978A (ja) * | 2011-08-15 | 2013-02-28 | Sumitomo Electric Ind Ltd | 窒化物半導体発光素子、及び窒化物半導体発光素子を作製する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH06181209A (ja) | 半導体装置の製造方法 | |
| US6767825B1 (en) | Etching process for forming damascene structure of the semiconductor | |
| US7829472B2 (en) | Method of forming at least an opening using a tri-layer structure | |
| JPH08279488A (ja) | 半導体装置の製造方法 | |
| JPH03154331A (ja) | 導電層形成方法 | |
| JPS6395648A (ja) | 半導体装置の製造方法 | |
| US6833232B2 (en) | Micro-pattern forming method for semiconductor device | |
| KR100542943B1 (ko) | 반도체 소자의 리페어 식각 방법 | |
| KR100472035B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| JPH0493028A (ja) | 半導体装置の製造方法 | |
| US20030064599A1 (en) | Pattern forming method | |
| KR0135142B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR920000629B1 (ko) | 에치백 공정을 이용한 반도체 장치의 제조방법 | |
| KR100895826B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH0555220A (ja) | 半導体装置の製造方法 | |
| JPH0574759A (ja) | 半導体装置の製造方法 | |
| KR20030002835A (ko) | 고선택비를 이용한 반도체소자의 식각방법 | |
| KR20010003781A (ko) | 반도체 소자의 제조 방법 | |
| JPH0478141A (ja) | 半導体装置の製造方法 | |
| JPH0319227A (ja) | 半導体装置の製造方法 | |
| JPS59195846A (ja) | 層間絶縁膜の形成方法 | |
| JPS62260341A (ja) | 多層配線層の形成方法 |