JPH0555220A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0555220A JPH0555220A JP21256191A JP21256191A JPH0555220A JP H0555220 A JPH0555220 A JP H0555220A JP 21256191 A JP21256191 A JP 21256191A JP 21256191 A JP21256191 A JP 21256191A JP H0555220 A JPH0555220 A JP H0555220A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etchback
- etching
- emission spectrum
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】エッチバックにより平坦化された層間絶縁膜に
発生していた絶縁耐圧不良の問題を解消する。 【構成】シリコン基板１上に形成されたポリシリコン３
を覆って、ＣＶＤＳｉＯ2 膜４を堆積する。その上にＣ
ＶＤＳｉＯ2 膜４と材質の異なるＢＰＳＧ膜５を堆積す
る。つぎに終点検出手段を備えた枚葉式反応性イオンエ
ッチング装置を用いてエッチバックを行なう。エッチバ
ックの終点の検出はプラズマ発光スペクトルの強度がエ
ッチング速度に比例して変化することを利用して行な
う。ＣＶＤＳｉＯ2 膜４が露出した時点で、発光スペク
トル強度に大きな変化がある。この時点をモニターする
ことにより、所定の膜厚の層間絶縁膜４，５を得ること
ができる。
発生していた絶縁耐圧不良の問題を解消する。 【構成】シリコン基板１上に形成されたポリシリコン３
を覆って、ＣＶＤＳｉＯ2 膜４を堆積する。その上にＣ
ＶＤＳｉＯ2 膜４と材質の異なるＢＰＳＧ膜５を堆積す
る。つぎに終点検出手段を備えた枚葉式反応性イオンエ
ッチング装置を用いてエッチバックを行なう。エッチバ
ックの終点の検出はプラズマ発光スペクトルの強度がエ
ッチング速度に比例して変化することを利用して行な
う。ＣＶＤＳｉＯ2 膜４が露出した時点で、発光スペク
トル強度に大きな変化がある。この時点をモニターする
ことにより、所定の膜厚の層間絶縁膜４，５を得ること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にエッチバック法による平坦化技術に関するも
のである。
関し、特にエッチバック法による平坦化技術に関するも
のである。
【０００２】
【従来の技術】半導体集積回路の高密度化が進むにつれ
て、内部配線の線幅が一層微細になっている。微細パタ
ーンの形成を容易にするため、配線を覆って形成される
層間絶縁膜には、より一層の平坦性が求められている。
て、内部配線の線幅が一層微細になっている。微細パタ
ーンの形成を容易にするため、配線を覆って形成される
層間絶縁膜には、より一層の平坦性が求められている。
【０００３】従来のエッチバックによる平坦化につい
て、図５（ａ）および（ｃ）を参照して説明する。
て、図５（ａ）および（ｃ）を参照して説明する。
【０００４】はじめに図５（ａ）に示すように、シリコ
ン基板１上の酸化膜２にポリシリコンパターン３を形成
してから、層間絶縁膜としてＢＰＳＧ膜を成長し、高温
の熱処理を施すことにより、平坦なＢＰＳＧ膜５を形成
する。
ン基板１上の酸化膜２にポリシリコンパターン３を形成
してから、層間絶縁膜としてＢＰＳＧ膜を成長し、高温
の熱処理を施すことにより、平坦なＢＰＳＧ膜５を形成
する。
【０００５】つぎに図５（ｂ）に示すように、反応性イ
オンエッチングによりＢＰＳＧ膜５をエッチバックして
層間絶縁膜であるＢＰＳＧ膜５の膜厚を所定の厚さに調
整する。
オンエッチングによりＢＰＳＧ膜５をエッチバックして
層間絶縁膜であるＢＰＳＧ膜５の膜厚を所定の厚さに調
整する。
【０００６】
【発明が解決しようとする課題】堆積されたＢＰＳＧ膜
の膜厚や、エッチバック工程におけるＢＰＳＧ膜のエッ
チング速度には、ばらつきがある。したがってエッチバ
ック後のＢＰＳＧ膜を所望の膜厚に制御することは困難
であった。
の膜厚や、エッチバック工程におけるＢＰＳＧ膜のエッ
チング速度には、ばらつきがある。したがってエッチバ
ック後のＢＰＳＧ膜を所望の膜厚に制御することは困難
であった。
【０００７】そのためポリシリコン上のＢＰＳＧ膜が薄
くなり、層間絶縁膜の絶縁耐圧が不充分になる問題があ
った。さらにエッチバックが進むと、図５（ｃ）に示す
ようにポリシリコン３が露出してしまうという問題があ
った。
くなり、層間絶縁膜の絶縁耐圧が不充分になる問題があ
った。さらにエッチバックが進むと、図５（ｃ）に示す
ようにポリシリコン３が露出してしまうという問題があ
った。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン基板の一主面に第１の薄膜を堆積す
る工程と、前記第１の薄膜と異なる元素構成からなる第
２の薄膜を堆積する工程と、エッチング終点検出手段を
備えたエッチング装置により、前記第２の薄膜をエッチ
バックする工程とを含むものである。
造方法は、シリコン基板の一主面に第１の薄膜を堆積す
る工程と、前記第１の薄膜と異なる元素構成からなる第
２の薄膜を堆積する工程と、エッチング終点検出手段を
備えたエッチング装置により、前記第２の薄膜をエッチ
バックする工程とを含むものである。
【０００９】
【実施例】本発明の第１の実施例について、図１（ａ）
および（ｂ）を参照して説明する。
および（ｂ）を参照して説明する。
【００１０】はじめに図１（ａ）に示すように、シリコ
ン基板１上に酸化膜２を堆積し、その上にポリシリコン
を堆積してから、レジスト（図示せず）をマスクとして
選択エッチングすることにより、厚さ３００ｎｍのポリ
シリコン３を形成する。
ン基板１上に酸化膜２を堆積し、その上にポリシリコン
を堆積してから、レジスト（図示せず）をマスクとして
選択エッチングすることにより、厚さ３００ｎｍのポリ
シリコン３を形成する。
【００１１】つぎに常圧ＣＶＤ法により厚さ２００ｎｍ
のＣＶＤＳｉＯ2 膜４を成長して、ポリシリコン３を覆
う。つぎに常圧ＣＶＤ法により厚さ８００ｎｍのＢＰＳ
Ｇ膜を成長したのち、９００℃のＮ2 雰囲気で熱処理し
て平坦なＢＰＳＧ膜５を形成する。
のＣＶＤＳｉＯ2 膜４を成長して、ポリシリコン３を覆
う。つぎに常圧ＣＶＤ法により厚さ８００ｎｍのＢＰＳ
Ｇ膜を成長したのち、９００℃のＮ2 雰囲気で熱処理し
て平坦なＢＰＳＧ膜５を形成する。
【００１２】つぎに図１（ｂ）に示すように、ＣＦ4 ガ
スを用いた枚葉式の反応性イオンエッチング装置によ
り、ＢＰＳＧ膜５をエッチバックする。エッチバック時
のＢＰＳＧ膜のエッチング速度は８００ｎｍ／ｍｉｎ、
ＣＶＤＳｉＯ2 膜のエッチング速度は５００ｎｍ／ｍｉ
ｎである。
スを用いた枚葉式の反応性イオンエッチング装置によ
り、ＢＰＳＧ膜５をエッチバックする。エッチバック時
のＢＰＳＧ膜のエッチング速度は８００ｎｍ／ｍｉｎ、
ＣＶＤＳｉＯ2 膜のエッチング速度は５００ｎｍ／ｍｉ
ｎである。
【００１３】酸化膜（ＣＶＤＳｉＯ2 膜）４の反応性イ
オンエッチングにおいて、反応生成物としてＣＯガスが
発生し、その発生スペクトル強度はエッチング速度に比
例する。図２に示すようにエッチング中に生じるＣＯガ
スの発光スペクトル強度が下って、ＢＰＳＧ膜からＣＶ
ＤＳｉＯ2 膜へエッチングが移行したところを終点とし
て検知することができる。
オンエッチングにおいて、反応生成物としてＣＯガスが
発生し、その発生スペクトル強度はエッチング速度に比
例する。図２に示すようにエッチング中に生じるＣＯガ
スの発光スペクトル強度が下って、ＢＰＳＧ膜からＣＶ
ＤＳｉＯ2 膜へエッチングが移行したところを終点とし
て検知することができる。
【００１４】ＢＰＳＧ膜および材質（元素構成）の異な
るＣＶＤＳｉＯ2 膜の２種類の複合層間絶縁膜を用いて
いる。これを枚葉式の反応性イオンエッチング装置でエ
ッチバックする。終点検出機構として発光スペクトル強
度をモニターすることにより、所定の膜厚の層間絶縁膜
を形成することができる。もしＢＰＳＧ膜の膜厚にばら
つきが生じても、ＣＶＤＳｉＯ2 膜とは材質が異なるの
で、エッチング速度の比を大きくすることによりオーバ
ーエッチングを避けることができる。
るＣＶＤＳｉＯ2 膜の２種類の複合層間絶縁膜を用いて
いる。これを枚葉式の反応性イオンエッチング装置でエ
ッチバックする。終点検出機構として発光スペクトル強
度をモニターすることにより、所定の膜厚の層間絶縁膜
を形成することができる。もしＢＰＳＧ膜の膜厚にばら
つきが生じても、ＣＶＤＳｉＯ2 膜とは材質が異なるの
で、エッチング速度の比を大きくすることによりオーバ
ーエッチングを避けることができる。
【００１５】つぎに本発明の第２の実施例について、図
３（ａ）〜（ｃ）を参照して説明する。
３（ａ）〜（ｃ）を参照して説明する。
【００１６】はじめに図３（ａ）に示すように、シリコ
ン基板１上に堆積した膜厚８００ｎｍの酸化膜２にコン
タクトホール７を開口する。つぎに厚さ１００ｎｍの窒
化チタン８を堆積したのち、ＣＶＤ法により厚さ８００
ｎｍのタングステン９を堆積してコンタクトホール７を
覆う。
ン基板１上に堆積した膜厚８００ｎｍの酸化膜２にコン
タクトホール７を開口する。つぎに厚さ１００ｎｍの窒
化チタン８を堆積したのち、ＣＶＤ法により厚さ８００
ｎｍのタングステン９を堆積してコンタクトホール７を
覆う。
【００１７】つぎに図３（ｂ）に示すように、ＳＦ6 ガ
スを用いた反応性イオンエッチングにより、タングステ
ン９をエッチバックする。この反応性イオンエッチング
でのタングステン９のエッチング速度は１００ｎｍ／ｍ
ｉｎであるのに対して、窒化チタン８はほとんどエッチ
ングされない。
スを用いた反応性イオンエッチングにより、タングステ
ン９をエッチバックする。この反応性イオンエッチング
でのタングステン９のエッチング速度は１００ｎｍ／ｍ
ｉｎであるのに対して、窒化チタン８はほとんどエッチ
ングされない。
【００１８】反応性イオンエッチング中の（Ｆ）弗素の
発光スペクトルの時間的変化をモニターすると、図４の
ようになりタングステンエッチングの終点を検出するの
は容易であることがわかる。
発光スペクトルの時間的変化をモニターすると、図４の
ようになりタングステンエッチングの終点を検出するの
は容易であることがわかる。
【００１９】つぎに図３（ｃ）に示すように、Ｃｌ2 ガ
スを用いた反応性イオンエッチングにより表面に露出し
ている窒化チタン８をエッチングする。
スを用いた反応性イオンエッチングにより表面に露出し
ている窒化チタン８をエッチングする。
【００２０】互いにエッチング速度の異なるタングステ
ン９および窒化チタン８の２層膜を用いる。終点検出機
構を備えた枚葉式反応性イオンエッチング装置でエッチ
バックすることにより、コンタクトホール７のみにタン
グステンを埋め込むことができる。
ン９および窒化チタン８の２層膜を用いる。終点検出機
構を備えた枚葉式反応性イオンエッチング装置でエッチ
バックすることにより、コンタクトホール７のみにタン
グステンを埋め込むことができる。
【００２１】
【発明の効果】互いに材質の異なる２層膜を形成して、
反応性イオンエッチング中の発光スペクトルの強度変化
をモニターする。その結果エッチバック量を正確に制御
することが可能になる。層間絶縁膜が薄くなり過ぎるこ
とによる、絶縁耐圧の劣化を防ぐ効果がある。
反応性イオンエッチング中の発光スペクトルの強度変化
をモニターする。その結果エッチバック量を正確に制御
することが可能になる。層間絶縁膜が薄くなり過ぎるこ
とによる、絶縁耐圧の劣化を防ぐ効果がある。
【図１】本発明の第１の実施例を工程順に示す断面図で
ある。
ある。
【図２】ＣＯのプラズマ発光スペクトルの時間変化を示
すグラフである。
すグラフである。
【図３】本発明の第２の実施例を工程順に示す断面図で
ある。
ある。
【図４】Ｆのプラズマ発光スペクトルの時間変化を示す
グラフである。
グラフである。
【図５】従来のエッチバックによる平坦化を工程順に示
すグラフである。
すグラフである。
１ シリコン基板 ２ 酸化膜 ３ ポリシリコン ４ ＣＶＤＳｉＯ2 膜 ５ ＢＰＳＧ膜 ６ 酸化膜 ７ コンタクトホール ８ 窒化チタン ９ タングステン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｃ 7353−4Ｍ
Claims (1)
- 【請求項１】 シリコン基板の一主面に第１の薄膜を堆
積する工程と、前記第１の薄膜と異なる元素構成からな
る第２の薄膜を堆積する工程と、エッチング終点検出手
段を備えたエッチング装置により、前記第２の薄膜をエ
ッチバックする工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21256191A JPH0555220A (ja) | 1991-08-26 | 1991-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21256191A JPH0555220A (ja) | 1991-08-26 | 1991-08-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555220A true JPH0555220A (ja) | 1993-03-05 |
Family
ID=16624738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21256191A Pending JPH0555220A (ja) | 1991-08-26 | 1991-08-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555220A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006091309A (ja) * | 2004-09-22 | 2006-04-06 | Ricoh Opt Ind Co Ltd | エッチバック方法、それを用いた無機偏光子製造方法及びそれらの方法を実現するエッチング停止制御装置、並びに製造される無機偏光子 |
| JP2008507416A (ja) * | 2004-07-21 | 2008-03-13 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 静電的に引きつけられるイオンによるエッチング |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750436A (en) * | 1980-09-12 | 1982-03-24 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6197945A (ja) * | 1984-10-19 | 1986-05-16 | Matsushita Electronics Corp | 多層配線の形成方法 |
| JPH01130529A (ja) * | 1987-10-22 | 1989-05-23 | Siemens Ag | チタン／窒化チタン層上のタングステンのもどしエツチング方法 |
| JPH0334426A (ja) * | 1989-06-30 | 1991-02-14 | Kawasaki Steel Corp | 埋め込み酸化膜の形成方法 |
| JPH03194932A (ja) * | 1989-12-22 | 1991-08-26 | Sony Corp | 半導体装置の製造方法 |
| JPH04152550A (ja) * | 1990-10-16 | 1992-05-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1991
- 1991-08-26 JP JP21256191A patent/JPH0555220A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750436A (en) * | 1980-09-12 | 1982-03-24 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6197945A (ja) * | 1984-10-19 | 1986-05-16 | Matsushita Electronics Corp | 多層配線の形成方法 |
| JPH01130529A (ja) * | 1987-10-22 | 1989-05-23 | Siemens Ag | チタン／窒化チタン層上のタングステンのもどしエツチング方法 |
| JPH0334426A (ja) * | 1989-06-30 | 1991-02-14 | Kawasaki Steel Corp | 埋め込み酸化膜の形成方法 |
| JPH03194932A (ja) * | 1989-12-22 | 1991-08-26 | Sony Corp | 半導体装置の製造方法 |
| JPH04152550A (ja) * | 1990-10-16 | 1992-05-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008507416A (ja) * | 2004-07-21 | 2008-03-13 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 静電的に引きつけられるイオンによるエッチング |
| JP4749422B2 (ja) * | 2004-07-21 | 2011-08-17 | サムスン エレクトロニクス カンパニー リミテッド | 静電的に引きつけられるイオンによるエッチング |
| JP2006091309A (ja) * | 2004-09-22 | 2006-04-06 | Ricoh Opt Ind Co Ltd | エッチバック方法、それを用いた無機偏光子製造方法及びそれらの方法を実現するエッチング停止制御装置、並びに製造される無機偏光子 |
| JP4497302B2 (ja) * | 2004-09-22 | 2010-07-07 | リコー光学株式会社 | エッチバック方法、及びそれを用いた無機偏光子製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4980018A (en) | Plasma etching process for refractory metal vias | |
| US5035768A (en) | Novel etch back process for tungsten contact/via filling | |
| US5407861A (en) | Metallization over tungsten plugs | |
| JPH04239723A (ja) | 半導体装置の製造方法 | |
| JPH0629253A (ja) | 半導体基板上のデバイスの製造中に平行板反応器内で耐火性金属層をエッチングする方法 | |
| US6444586B2 (en) | Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher | |
| US4678540A (en) | Plasma etch process | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| US6218287B1 (en) | Method of fabricating a semiconductor structure | |
| JPH07101686B2 (ja) | 半導体集積回路の製造方法 | |
| US5167760A (en) | Etchback process for tungsten contact/via filling | |
| JPH04229625A (ja) | 半導体装置の製造方法 | |
| US4608118A (en) | Reactive sputter etching of metal silicide structures | |
| JP2864967B2 (ja) | 高融点金属膜のドライエッチング方法 | |
| JPH0555220A (ja) | 半導体装置の製造方法 | |
| JP2000058643A (ja) | プラグの形成方法 | |
| JPH09293727A (ja) | 半導体装置の製造方法 | |
| JP2900525B2 (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPH09321024A (ja) | 半導体装置の製造方法 | |
| JPH0318023A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPS6290934A (ja) | 平坦化エツチング方法 | |
| JPH088231A (ja) | 膜の平坦化方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980224 |