JPH07101686B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH07101686B2 JPH07101686B2 JP3170317A JP17031791A JPH07101686B2 JP H07101686 B2 JPH07101686 B2 JP H07101686B2 JP 3170317 A JP3170317 A JP 3170317A JP 17031791 A JP17031791 A JP 17031791A JP H07101686 B2 JPH07101686 B2 JP H07101686B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- thickness
- integrated circuit
- material layer
- furnace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000463 material Substances 0.000 claims description 35
- 239000007789 gas Substances 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 28
- 230000008021 deposition Effects 0.000 claims description 18
- 239000002243 precursor Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 2
- 239000000203 mixture Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- ing And Chemical Polishing (AREA)
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は集積回路及びその製造方
法に係り、特に種々の材料層の堆積及びエッチングに関
する。
法に係り、特に種々の材料層の堆積及びエッチングに関
する。
【０００２】
【従来の技術】集積回路の製造において種々の絶縁層を
形成することは普通のことである。これら絶縁層によっ
て集積回路の種々の部分が電気的に分離される。例え
ば、電界効果トランジスタ（ＦＥＴ）を含む集積回路の
製造では、ソース、ゲート及びドレイン領域を形成した
後で、絶縁層がそれら領域を覆うように堆積される。こ
の絶縁層は上層のメタライゼーションを支持すると共
に、そのメタライゼーションを前記ソース、ゲート及び
ドレインから電気的に分離する。
形成することは普通のことである。これら絶縁層によっ
て集積回路の種々の部分が電気的に分離される。例え
ば、電界効果トランジスタ（ＦＥＴ）を含む集積回路の
製造では、ソース、ゲート及びドレイン領域を形成した
後で、絶縁層がそれら領域を覆うように堆積される。こ
の絶縁層は上層のメタライゼーションを支持すると共
に、そのメタライゼーションを前記ソース、ゲート及び
ドレインから電気的に分離する。
【０００３】集積回路が縮小化されるに従って、半導体
業界内では表面が平坦な絶縁層の形成方法に対する要求
が高まっている。絶縁層が平坦であると、パターンを非
平坦面へ転写しようとする際にしばしば発生する焦点深
度問題がなく、かつメタライゼーションの多層形成が容
易となる。
業界内では表面が平坦な絶縁層の形成方法に対する要求
が高まっている。絶縁層が平坦であると、パターンを非
平坦面へ転写しようとする際にしばしば発生する焦点深
度問題がなく、かつメタライゼーションの多層形成が容
易となる。
【０００４】表面平坦化技術で一般的なものは、有機金
属前駆体ガスから又はシランから二酸化シリコンを堆積
させることによって絶縁層を形成し、その絶縁層を（レ
ジスト材料を用いてあるいは用いずに）エッチバックす
る方法である。このエッチバックによって比較的（少な
くとも部分的に）平坦な表面を得ることができる。
属前駆体ガスから又はシランから二酸化シリコンを堆積
させることによって絶縁層を形成し、その絶縁層を（レ
ジスト材料を用いてあるいは用いずに）エッチバックす
る方法である。このエッチバックによって比較的（少な
くとも部分的に）平坦な表面を得ることができる。
【０００５】
【発明が解決しようとする課題】半導体業界の経験則か
ら言えば、ある環境下で使用される種々の装置には、ウ
エハ中央部の絶縁層がエッチングされ易いという傾向が
ある。このために、カットされたチップを覆う絶縁層
は、ウエハの端に近いものよりも中央に近いものものの
方がよりエッチングされ、従ってより薄くなっている。
このような非均一性は上記平坦化技術を予測的に制御す
ることを困難にする。このような絶縁層形成の場合だけ
でなく、金属やポリシリコン又はアモルファスシリコン
の堆積及びエッチングに関しても似たような問題が観測
されるであろう。
ら言えば、ある環境下で使用される種々の装置には、ウ
エハ中央部の絶縁層がエッチングされ易いという傾向が
ある。このために、カットされたチップを覆う絶縁層
は、ウエハの端に近いものよりも中央に近いものものの
方がよりエッチングされ、従ってより薄くなっている。
このような非均一性は上記平坦化技術を予測的に制御す
ることを困難にする。このような絶縁層形成の場合だけ
でなく、金属やポリシリコン又はアモルファスシリコン
の堆積及びエッチングに関しても似たような問題が観測
されるであろう。
【０００６】
【課題を解決するための手段】本発明の一実施態様にお
いて、材料層がウェハ上に形成されるが、ウェハの第１
の部分上の前記材料層の厚さは第２の部分上のそれより
厚い。したがって、前記材料層の一部は、前記第１の部
分上の前記材料を差別的に又は優先的に（preferential
ly）除去するプロセスによってエッチングされる。
いて、材料層がウェハ上に形成されるが、ウェハの第１
の部分上の前記材料層の厚さは第２の部分上のそれより
厚い。したがって、前記材料層の一部は、前記第１の部
分上の前記材料を差別的に又は優先的に（preferential
ly）除去するプロセスによってエッチングされる。
【０００７】本発明の他の実施態様は、ウエハ端部より
中央部の方が厚い材料層の形成を含む。このような材料
層の形成は、前駆体ガス分子から前記材料を炉内で堆積
させることにより行われるが、この炉にはシャワーヘッ
ドが前記ウエハに向かい合って設けられている。ウエハ
の中央部へ向けてシャワーヘッドから流出するガス分子
に対する抵抗（インピーダンス）を減少させることで前
記材料層が形成される。
中央部の方が厚い材料層の形成を含む。このような材料
層の形成は、前駆体ガス分子から前記材料を炉内で堆積
させることにより行われるが、この炉にはシャワーヘッ
ドが前記ウエハに向かい合って設けられている。ウエハ
の中央部へ向けてシャワーヘッドから流出するガス分子
に対する抵抗（インピーダンス）を減少させることで前
記材料層が形成される。
【０００８】更に、本発明はシャワーヘッドを有する炉
内で材料層のエッチングを含む。その炉内で、ガス分子
はシャワーヘッドによって方向付けられ、シャワーヘッ
ドの中央部から流出するガス分子のインピーダンスがシ
ャワーヘッドの端部から流出するガス分子のインピーダ
ンスより低くなるように流出する。従って、材料層の中
央部のエッチングレートは材料層の端部でのエッチング
レートにほぼ等しくなる。
内で材料層のエッチングを含む。その炉内で、ガス分子
はシャワーヘッドによって方向付けられ、シャワーヘッ
ドの中央部から流出するガス分子のインピーダンスがシ
ャワーヘッドの端部から流出するガス分子のインピーダ
ンスより低くなるように流出する。従って、材料層の中
央部のエッチングレートは材料層の端部でのエッチング
レートにほぼ等しくなる。
【０００９】
【実施例】図１は、製造プロセス中の半導体ウエハ断面
図である。基板１１はシリコン又はエピタキシャルシリ
コンである。ただし、説明の簡略化のために、トランジ
スタの詳細部分（ゲート、ソース、ドレイン、配線、フ
ィールド酸化膜など）は省略している。これら詳細は当
業者ならば容易に理解できるであろう。絶縁層１３は基
板１１上に形成される。絶縁層１３の上面１５は比較的
平坦に図示されているが、実際はフィールド酸化膜、ゲ
ートスタック、ゲートランナなどから成る下層の凹凸を
反映して微細で不規則な凹凸が存在するはずである。し
かし、図１はウエハ全体の断面図を示すものであるか
ら、上面１５の微小な凹凸は省略している。
図である。基板１１はシリコン又はエピタキシャルシリ
コンである。ただし、説明の簡略化のために、トランジ
スタの詳細部分（ゲート、ソース、ドレイン、配線、フ
ィールド酸化膜など）は省略している。これら詳細は当
業者ならば容易に理解できるであろう。絶縁層１３は基
板１１上に形成される。絶縁層１３の上面１５は比較的
平坦に図示されているが、実際はフィールド酸化膜、ゲ
ートスタック、ゲートランナなどから成る下層の凹凸を
反映して微細で不規則な凹凸が存在するはずである。し
かし、図１はウエハ全体の断面図を示すものであるか
ら、上面１５の微小な凹凸は省略している。
【００１０】絶縁層１３は、テトラエチルオルソシラン
（ＴＥＯＳ:Tetraethylorthosilane）の分解、又はその
他種々の既知の前駆体ガスあるいはシランの分解によっ
て形成されるのが典型的である。実施例において、絶縁
層１３の平均層厚は約０．５μｍから３μｍの間であ
る。
（ＴＥＯＳ:Tetraethylorthosilane）の分解、又はその
他種々の既知の前駆体ガスあるいはシランの分解によっ
て形成されるのが典型的である。実施例において、絶縁
層１３の平均層厚は約０．５μｍから３μｍの間であ
る。
【００１１】典型的な半導体プロセスでは、しばしば絶
縁層１３の上面１５を種々の技術によってエッチバック
する工程を含む。これらエッチバック技術によって上記
微小な凹凸が幾分平坦化される。エッチング手順は、プ
ラズマ反応性イオンエッチングあるいはレジスト−エッ
チバック技術等の当業者には周知の技術によって遂行さ
れる。
縁層１３の上面１５を種々の技術によってエッチバック
する工程を含む。これらエッチバック技術によって上記
微小な凹凸が幾分平坦化される。エッチング手順は、プ
ラズマ反応性イオンエッチングあるいはレジスト−エッ
チバック技術等の当業者には周知の技術によって遂行さ
れる。
【００１２】ある条件下でエッチバックを行った結果を
図２に示す。絶縁層１３の厚さはウエハを横切る方向で
変化していることに注目されたい。特に、絶縁層１３の
中心付近１７の平均層厚は外端付近１９の平均層厚より
薄くなっている。従って、図１及び図２に示す堆積／エ
ッチバック工程により製造された集積回路は、絶縁層の
厚さが許容できないほどに変動していることになる。即
ち、ウエハ中央部から切り出された集積回路は終端部か
ら切り出されたものより薄い絶縁層を有することとな
る。
図２に示す。絶縁層１３の厚さはウエハを横切る方向で
変化していることに注目されたい。特に、絶縁層１３の
中心付近１７の平均層厚は外端付近１９の平均層厚より
薄くなっている。従って、図１及び図２に示す堆積／エ
ッチバック工程により製造された集積回路は、絶縁層の
厚さが許容できないほどに変動していることになる。即
ち、ウエハ中央部から切り出された集積回路は終端部か
ら切り出されたものより薄い絶縁層を有することとな
る。
【００１３】このような問題を実質的に解決した本発明
の一実施例が図３及び図４に示されている。図３が斜視
図、図４がその断面図である。絶縁層１３は、ウエハ中
央部でわずかに厚く端部で薄い絶縁材料を堆積するプロ
セスによって形成される。このために、ウエハ中央部で
優先的に働くエッチバックプロセスが実行されると、そ
の結果得られた絶縁層の厚さはウエハを横切る方向で比
較的均一となる。
の一実施例が図３及び図４に示されている。図３が斜視
図、図４がその断面図である。絶縁層１３は、ウエハ中
央部でわずかに厚く端部で薄い絶縁材料を堆積するプロ
セスによって形成される。このために、ウエハ中央部で
優先的に働くエッチバックプロセスが実行されると、そ
の結果得られた絶縁層の厚さはウエハを横切る方向で比
較的均一となる。
【００１４】図３及び図４において、参照番号１１は半
導体基板を示している。ゲートやフィールド酸化膜等を
含むトランジスタの詳細は既に述べた理由から記載され
ていない。しかし、上述したように、これらによって絶
縁層１３を上面の凹凸が生ずる。従って、これら表面の
凹凸を堆積／エッチバック技術を用いて少なくとも部分
的に平坦化することが望ましい。
導体基板を示している。ゲートやフィールド酸化膜等を
含むトランジスタの詳細は既に述べた理由から記載され
ていない。しかし、上述したように、これらによって絶
縁層１３を上面の凹凸が生ずる。従って、これら表面の
凹凸を堆積／エッチバック技術を用いて少なくとも部分
的に平坦化することが望ましい。
【００１５】図３において、絶縁層１３は周縁部２３よ
りも中心部２１の方がある程度厚くなるように堆積され
ている。従って、絶縁層１３の中心部２１を優先的にエ
ッチングするエッチバック工程が用いられる場合、図５
に示すような比較的均一で平坦な上面２５を有する絶縁
層１３が形成される。勿論、図３における絶縁層１３の
上面２１、２３の形（等高線）は、図５の比較的平坦な
絶縁層１３が生成されるように、エッチバックプロセス
の非均一性とマッチしている必要がある。その詳細は後
述する。説明の都合上、図３及び図４に示された絶縁層
１３の形状をドーム（dome）プロファイルと呼び、また
比較的平坦な絶縁層をエッチングすることで得られた図
２のような形状をボール（bowl）プロファイルと呼ぶこ
とにする。
りも中心部２１の方がある程度厚くなるように堆積され
ている。従って、絶縁層１３の中心部２１を優先的にエ
ッチングするエッチバック工程が用いられる場合、図５
に示すような比較的均一で平坦な上面２５を有する絶縁
層１３が形成される。勿論、図３における絶縁層１３の
上面２１、２３の形（等高線）は、図５の比較的平坦な
絶縁層１３が生成されるように、エッチバックプロセス
の非均一性とマッチしている必要がある。その詳細は後
述する。説明の都合上、図３及び図４に示された絶縁層
１３の形状をドーム（dome）プロファイルと呼び、また
比較的平坦な絶縁層をエッチングすることで得られた図
２のような形状をボール（bowl）プロファイルと呼ぶこ
とにする。
【００１６】例えば、図３及び図４のようなドームプロ
ファイルの絶縁層１３は、アプライド・マテリアルズ・
インコーポレイテッド社により製造された装置ＡＭＩ５
０００において得られた。平均膜厚約１μｍのプラズマ
−エンハンスドＴＥＯＳ膜（ＰＥＴＥＯＳ）は５インチ
径の裸面シリコン上に堆積された。サセプタ（後述す
る）温度は３９０℃を維持した。チャンバ内の圧力は８
トル（Ｔｏｒｒ）であった（標準プロセスでは約９〜１
０Ｔｏｒｒの圧力が用いられる）。パワーは３５０Ｗで
あった。サセプタとシャワーヘッド（後述する）との間
隔は２００ミル（ｍｉｌ）であった（標準間隔は約１９
０ミルである）。ＴＥＯＳ及び酸素の流量は共に４２５
±５０ｓｃｃｍであった（標準ＴＥＯＳ流量は約３８０
ｓｃｃｍ、標準酸素流量は約４２５ｓｃｃｍである）。
流量調整は、堆積チャンバ温度が約３９０℃になったと
きに実行される。このとき、絶縁層の堆積速度１１０〜
１３０オングストローム／ｓｅｃが得られた。図３にお
いて、プロメトリックス装置によって測定された堆積絶
縁層１３の厚さはウエハ中央部２１で約１０３５０±１
００オングストロームであった。ウエハ周縁部２３で
は、厚さ約９８５０±１００オングストロームであっ
た。
ファイルの絶縁層１３は、アプライド・マテリアルズ・
インコーポレイテッド社により製造された装置ＡＭＩ５
０００において得られた。平均膜厚約１μｍのプラズマ
−エンハンスドＴＥＯＳ膜（ＰＥＴＥＯＳ）は５インチ
径の裸面シリコン上に堆積された。サセプタ（後述す
る）温度は３９０℃を維持した。チャンバ内の圧力は８
トル（Ｔｏｒｒ）であった（標準プロセスでは約９〜１
０Ｔｏｒｒの圧力が用いられる）。パワーは３５０Ｗで
あった。サセプタとシャワーヘッド（後述する）との間
隔は２００ミル（ｍｉｌ）であった（標準間隔は約１９
０ミルである）。ＴＥＯＳ及び酸素の流量は共に４２５
±５０ｓｃｃｍであった（標準ＴＥＯＳ流量は約３８０
ｓｃｃｍ、標準酸素流量は約４２５ｓｃｃｍである）。
流量調整は、堆積チャンバ温度が約３９０℃になったと
きに実行される。このとき、絶縁層の堆積速度１１０〜
１３０オングストローム／ｓｅｃが得られた。図３にお
いて、プロメトリックス装置によって測定された堆積絶
縁層１３の厚さはウエハ中央部２１で約１０３５０±１
００オングストロームであった。ウエハ周縁部２３で
は、厚さ約９８５０±１００オングストロームであっ
た。
【００１７】非均一堆積は次のように説明されると考え
られる。図６において、堆積炉１０３は、本発明の一実
施例による二酸化シリコンを含む種々の材料の堆積に用
いられる。炉１０３は一般に平行電極１０１及び１０５
を有し、その間で高周波プラズマが形成される。炉１０
３は「precision ５０００システム」として知られた
一般的タイプのもので良く、カリフォルニア州サンタク
ララのアプライド・マテイラルズ・インコーポレイテッ
ド社から市販されている。
られる。図６において、堆積炉１０３は、本発明の一実
施例による二酸化シリコンを含む種々の材料の堆積に用
いられる。炉１０３は一般に平行電極１０１及び１０５
を有し、その間で高周波プラズマが形成される。炉１０
３は「precision ５０００システム」として知られた
一般的タイプのもので良く、カリフォルニア州サンタク
ララのアプライド・マテイラルズ・インコーポレイテッ
ド社から市販されている。
【００１８】電極１０５は、図示されていない高周波電
源からの高周波エネルギ（典型的には１３．５６ＭＨ
ｚ）で励起される。電極１０１は接地されている。電極
１０１はサセプタと呼ばれ、シリコン基板１１を支持す
る。その基板１１上に絶縁層１３が堆積されるわけであ
る。堆積されるに酸化シリコンのシリコン成分は加熱液
体（図示せず）から導入されたＴＥＯＳガスより得られ
る。ＴＥＯＳは一般に液体で市販されている。気体状の
ＴＥＯＳは、液体ＴＥＯＳを通してヘリウムでバブリン
グしてそのＴＥＯＳから気体分子を引き出すことによっ
て得られる。また、プラズマ雰囲気中に酸素が含まれる
ことが望ましい。酸素は別のソースから引き出される。
所望ガスの流量制御のための種々の流量メータ及びその
他装置が知られているが、煩雑さを避けるために説明及
び図示は省略する。
源からの高周波エネルギ（典型的には１３．５６ＭＨ
ｚ）で励起される。電極１０１は接地されている。電極
１０１はサセプタと呼ばれ、シリコン基板１１を支持す
る。その基板１１上に絶縁層１３が堆積されるわけであ
る。堆積されるに酸化シリコンのシリコン成分は加熱液
体（図示せず）から導入されたＴＥＯＳガスより得られ
る。ＴＥＯＳは一般に液体で市販されている。気体状の
ＴＥＯＳは、液体ＴＥＯＳを通してヘリウムでバブリン
グしてそのＴＥＯＳから気体分子を引き出すことによっ
て得られる。また、プラズマ雰囲気中に酸素が含まれる
ことが望ましい。酸素は別のソースから引き出される。
所望ガスの流量制御のための種々の流量メータ及びその
他装置が知られているが、煩雑さを避けるために説明及
び図示は省略する。
【００１９】エンクロージャ（囲い）１０７は上記装置
を包囲して所望の圧力環境の形成を可能にする。高周波
駆動電極１０５はしばしば「シャワーヘッド」と呼ばれ
る。このシャワーヘッド１０５は複数の開口１０８−１
１３を含んでいる。ただし、図６は単に概略的に示され
たものであるから、開口の数が実際の装置に対応すると
は限らない。バッフル板１１５はシャワーヘッド１０５
の中央に位置づけられる。ＴＥＯＳ及び酸素ガス１１７
はシャワーヘッド１０５に導入されると、バッフル板１
１５に衝突し、半径方向の外側へバッフル板１１５を回
るようにして流れる。バッフル板１１５の上面１１９は
一般に平滑且つ平坦である。しかし、図７に示すよう
に、バッフル板１１５の下面１２３は一連の半径方向の
溝１２１を有している。
を包囲して所望の圧力環境の形成を可能にする。高周波
駆動電極１０５はしばしば「シャワーヘッド」と呼ばれ
る。このシャワーヘッド１０５は複数の開口１０８−１
１３を含んでいる。ただし、図６は単に概略的に示され
たものであるから、開口の数が実際の装置に対応すると
は限らない。バッフル板１１５はシャワーヘッド１０５
の中央に位置づけられる。ＴＥＯＳ及び酸素ガス１１７
はシャワーヘッド１０５に導入されると、バッフル板１
１５に衝突し、半径方向の外側へバッフル板１１５を回
るようにして流れる。バッフル板１１５の上面１１９は
一般に平滑且つ平坦である。しかし、図７に示すよう
に、バッフル板１１５の下面１２３は一連の半径方向の
溝１２１を有している。
【００２０】図７に示すバッフル板１１５の下面１２３
には複数の溝１２１が設けられている。溝１２１によっ
て混合ガスの一部は方向付けられ、シャワーヘッド１０
５の中央へ向けて流れる。その流入ガスの全ては中央へ
向けて方向付けられるが、ガス１１７の一部は外側の開
口（１０８、１０９、１１２及び１１３のような）を通
して流出し、基板１１上に絶縁層１３となって堆積す
る。
には複数の溝１２１が設けられている。溝１２１によっ
て混合ガスの一部は方向付けられ、シャワーヘッド１０
５の中央へ向けて流れる。その流入ガスの全ては中央へ
向けて方向付けられるが、ガス１１７の一部は外側の開
口（１０８、１０９、１１２及び１１３のような）を通
して流出し、基板１１上に絶縁層１３となって堆積す
る。
【００２１】サセプタ１０１は複数のランプ（図示せ
ず）によって加熱される。サセプタ１０１は基板１１へ
比較的均一に熱を伝える。上記高周波プラズマの目的
は、イオン化であり、それによって流入ガスの分子に十
分な付加エネルギを与え、流入ガスのシリコン及び酸素
成分から基板１１の表面上に二酸化シリコンを気相成長
させることができる。
ず）によって加熱される。サセプタ１０１は基板１１へ
比較的均一に熱を伝える。上記高周波プラズマの目的
は、イオン化であり、それによって流入ガスの分子に十
分な付加エネルギを与え、流入ガスのシリコン及び酸素
成分から基板１１の表面上に二酸化シリコンを気相成長
させることができる。
【００２２】上述したように、堆積のメカニズムは、ガ
ス分子がシャワーヘッド１０５の上流部分１５１からそ
の最終目的地である基板１１の表面まで流れる間に経験
する総インピーダンスを考えることで理解することがで
きる。シャワーヘッド１０５の中央付近にある開口１１
０及び１１１等から流出するガス分子に対してはより高
いインピーダンスが存在することに注意すべきである。
この高インピーダンスは、これらのガス分子が溝１２１
及びバッフル板１１５を経ることによる余分な移動に起
因する。このために圧力勾配が溝１２１のガス通路に沿
って生じる。ガス流に対する総インピーダンスに寄与す
る他のファクタは、総チャンバ圧力、シャワーヘッド１
０５及びサセプタ１０１間の間隔ｄ、およびシャワーヘ
ッド１０５の開口１０８〜１１３のサイズである。チャ
ンバ１０７内の、特にシャワーヘッド１０５及びサセプ
タ１０１の間のプラズマ内のガス分子はガス流に対する
障壁であるから、チャンバ全体の圧力を減少させるか及
び／又は電極間の間隔ｄを増加させるに従ってインピー
ダンスは減少するはずである。勿論、開口１０８〜１１
３のサイズとバッフル板１１５の中央へ向いた溝の幅と
を共に大きくすることによっても、総ガス流インピーダ
ンスを減少させることができるはずである。特に、中央
の開口１１０及び１１１が周縁部の開口１０８および１
１３に比べてわずかに大きいならば、インピーダンスは
均等化されるであろう。
ス分子がシャワーヘッド１０５の上流部分１５１からそ
の最終目的地である基板１１の表面まで流れる間に経験
する総インピーダンスを考えることで理解することがで
きる。シャワーヘッド１０５の中央付近にある開口１１
０及び１１１等から流出するガス分子に対してはより高
いインピーダンスが存在することに注意すべきである。
この高インピーダンスは、これらのガス分子が溝１２１
及びバッフル板１１５を経ることによる余分な移動に起
因する。このために圧力勾配が溝１２１のガス通路に沿
って生じる。ガス流に対する総インピーダンスに寄与す
る他のファクタは、総チャンバ圧力、シャワーヘッド１
０５及びサセプタ１０１間の間隔ｄ、およびシャワーヘ
ッド１０５の開口１０８〜１１３のサイズである。チャ
ンバ１０７内の、特にシャワーヘッド１０５及びサセプ
タ１０１の間のプラズマ内のガス分子はガス流に対する
障壁であるから、チャンバ全体の圧力を減少させるか及
び／又は電極間の間隔ｄを増加させるに従ってインピー
ダンスは減少するはずである。勿論、開口１０８〜１１
３のサイズとバッフル板１１５の中央へ向いた溝の幅と
を共に大きくすることによっても、総ガス流インピーダ
ンスを減少させることができるはずである。特に、中央
の開口１１０及び１１１が周縁部の開口１０８および１
１３に比べてわずかに大きいならば、インピーダンスは
均等化されるであろう。
【００２３】こうして上記プロセスによって、総圧力を
わずかに減少させ、サセプタとシャワーヘッド間の間隔
をわずかに増加させつつ、ＴＥＯＳ流量をわずかに増加
させることによって、ドームプロファイルの堆積を行う
ことができる。変化量はフラットプロファイルを与える
標準プロセスパラメータから約１０−２０％異なってい
る。
わずかに減少させ、サセプタとシャワーヘッド間の間隔
をわずかに増加させつつ、ＴＥＯＳ流量をわずかに増加
させることによって、ドームプロファイルの堆積を行う
ことができる。変化量はフラットプロファイルを与える
標準プロセスパラメータから約１０−２０％異なってい
る。
【００２４】本発明は種々のメーカの種々の堆積及びエ
ッチング装置に適用可能である。ちなみに、ボールプロ
ファイルは、総圧力を増大しサセプタとシャワーヘッド
間の間隔を減少させつつ、ＴＥＯＳ流量をわずかに減少
させることによって生成され得る。そのときの変化量は
約１０−２０％である。
ッチング装置に適用可能である。ちなみに、ボールプロ
ファイルは、総圧力を増大しサセプタとシャワーヘッド
間の間隔を減少させつつ、ＴＥＯＳ流量をわずかに減少
させることによって生成され得る。そのときの変化量は
約１０−２０％である。
【００２５】以上の説明では、絶縁層に関する相補的堆
積及びエッチングプロセスに重きを置いてきた。しか
し、本発明はそれに限定されるものではない。上記技術
は金属（タングステン、アルミニウムなど）やその他の
材料（アモルファスシリコンなど）の堆積及びエッチン
グにも適用され得る。例えば、タングステンに対して、
ウエハ中央部が優先的にエッチされるエッチングプロセ
スがあるとすると、そのタングステンは、ウエハ中央部
でより厚く堆積されるプロセスによって形成されるであ
ろう。このような相補的な堆積及びエッチングの組み合
わせによって、厚さがチップごとに比較的均一なタング
ステンを得ることができる。
積及びエッチングプロセスに重きを置いてきた。しか
し、本発明はそれに限定されるものではない。上記技術
は金属（タングステン、アルミニウムなど）やその他の
材料（アモルファスシリコンなど）の堆積及びエッチン
グにも適用され得る。例えば、タングステンに対して、
ウエハ中央部が優先的にエッチされるエッチングプロセ
スがあるとすると、そのタングステンは、ウエハ中央部
でより厚く堆積されるプロセスによって形成されるであ
ろう。このような相補的な堆積及びエッチングの組み合
わせによって、厚さがチップごとに比較的均一なタング
ステンを得ることができる。
【００２６】任意の特定材料に対して、非均一表面（ボ
ールプロファイルに限らない）を生成するエッチングプ
ロセスが存在するならば、本発明は適用可能である。例
えば、あるエッチングプロセスが本質的にドームプロフ
ァイル層を生成（即ち、ウエハ周縁部より中央部の方が
速くエッチされる）ならば、ボールプロファイルを生成
する堆積プロセスを最初に実行すれば良い。この２つの
プロセスが相補的組み合わせを成している。このエッチ
ングプロセスがより複雑な形状を生成するならば、均一
層を生成するような相補的堆積プロセスを組み合わせれ
ば良い。
ールプロファイルに限らない）を生成するエッチングプ
ロセスが存在するならば、本発明は適用可能である。例
えば、あるエッチングプロセスが本質的にドームプロフ
ァイル層を生成（即ち、ウエハ周縁部より中央部の方が
速くエッチされる）ならば、ボールプロファイルを生成
する堆積プロセスを最初に実行すれば良い。この２つの
プロセスが相補的組み合わせを成している。このエッチ
ングプロセスがより複雑な形状を生成するならば、均一
層を生成するような相補的堆積プロセスを組み合わせれ
ば良い。
【００２７】更に、上記説明では相補的な堆積／エッチ
バックに言及したが、本発明は種々の材料層（絶縁層、
金属及び半導体）の堆積及びプラズマ−エッチパターニ
ングにも適用することができる。
バックに言及したが、本発明は種々の材料層（絶縁層、
金属及び半導体）の堆積及びプラズマ−エッチパターニ
ングにも適用することができる。
【００２８】勿論、図３及び図４に示されるドームプロ
ファイルが形成された後で、ウエハ中央部に優先的に作
用するエッチャントプロセスによりエッチングが実行さ
れる。このようなエッチングの典型的な例は、１３．５
６ＭＨｚで励起されたプラズマ内にＣＨＦ3およびＯ2の
混合ガスを存在させるエッチングである。
ファイルが形成された後で、ウエハ中央部に優先的に作
用するエッチャントプロセスによりエッチングが実行さ
れる。このようなエッチングの典型的な例は、１３．５
６ＭＨｚで励起されたプラズマ内にＣＨＦ3およびＯ2の
混合ガスを存在させるエッチングである。
【００２９】仮にエッチパックプロセスの均一性が向上
しウエハ周縁部でのエッチングが中央部でのエッチング
と同じ速度で生じるならば、初期のドームプロファイル
堆積の必要性はなくなる。
しウエハ周縁部でのエッチングが中央部でのエッチング
と同じ速度で生じるならば、初期のドームプロファイル
堆積の必要性はなくなる。
【００３０】ＲＩＥエッチングプロセスも堆積プロセス
と関連して上記と同じインピーダンスによって説明され
ると考えられる。上述したように、現在使用されている
プロセスはウエハの中央部で優先的にエッチされる傾向
にある。このために、エッチングプロセス又は装置を変
更して、最終的にウエハの中央部に当たるガス分子のイ
ンピーダンスを増大させればよい。例えば、シャワーヘ
ッドの中心付近の開口が周縁部のものより小さくなるよ
うに形成する。また、バッファ板の溝の幅を周辺から中
心へ向けて狭くなるようにテーパ状にする。さらに、エ
ッチャントガスの総圧力を増大させつつ、その流量をわ
ずかに減少させる。流量及び圧力を標準値から１８−２
０％変化させることは許容され得る。更に、シャワーヘ
ッドに対するサセプタの距離を約１０％だけ減少させ
る。なお、応用例によっては、上記インピーダンス関係
の変更が全て必要と言うわけではない。例えば、あるエ
ッチングプロセスでは、流量、総圧力又はサセプタ間隔
の変更の組み合わせで十分であるために、シャワーヘッ
ドのバッフル板の構造を変更する必要がない。
と関連して上記と同じインピーダンスによって説明され
ると考えられる。上述したように、現在使用されている
プロセスはウエハの中央部で優先的にエッチされる傾向
にある。このために、エッチングプロセス又は装置を変
更して、最終的にウエハの中央部に当たるガス分子のイ
ンピーダンスを増大させればよい。例えば、シャワーヘ
ッドの中心付近の開口が周縁部のものより小さくなるよ
うに形成する。また、バッファ板の溝の幅を周辺から中
心へ向けて狭くなるようにテーパ状にする。さらに、エ
ッチャントガスの総圧力を増大させつつ、その流量をわ
ずかに減少させる。流量及び圧力を標準値から１８−２
０％変化させることは許容され得る。更に、シャワーヘ
ッドに対するサセプタの距離を約１０％だけ減少させ
る。なお、応用例によっては、上記インピーダンス関係
の変更が全て必要と言うわけではない。例えば、あるエ
ッチングプロセスでは、流量、総圧力又はサセプタ間隔
の変更の組み合わせで十分であるために、シャワーヘッ
ドのバッフル板の構造を変更する必要がない。
【００３１】
【発明の効果】以上詳細に説明したように、本発明によ
る半導体集積回路の製造方法により、ウエハ表面全体に
わたって均一な厚さの材料層を形成することができる。
る半導体集積回路の製造方法により、ウエハ表面全体に
わたって均一な厚さの材料層を形成することができる。
【図１】製造プロセス中の半導体ウエハ断面図である。
【図２】製造プロセス中のエッチバックを行った結果を
示す半導体ウエハ断面図である。
示す半導体ウエハ断面図である。
【図３】本発明による半導体ウエハ斜視図である。
【図４】図３の４−４線断面図である。
【図５】本発明により平坦化された半導体ウエハの断面
図である。
図である。
【図６】本発明を実施するための堆積膜形成装置の概略
的断面図である。
的断面図である。
【図７】本発明の実施に用いられるバッフル板の一例を
示す斜視図である。
示す斜視図である。
１１ 基板 １３ 絶縁層 １５ 上面 ２１ 中央部 ２３ 周縁部（端部） ２５ 上面 １０５ シャワーヘッド １０１ サセプタ １０８−１１３ 開口 １１５ バッフル板 １２１ 溝
Claims (4)
- 【請求項１】 （Ａ）部分的に集積回路が製造されてい
るウエハ（１１）上に、該ウエハ（１１）の第１部分
（２１）上の厚さが該ウエハの第２部分（２３）上の厚
さよりも厚い材料層（１３）を堆積するステップと、
（Ｂ）前記第１部分（２１）上の前記材料を前記第２部
分（２３）よりも優先的にエッチングするステップとか
らなる半導体集積回路の製造方法において、 前記（Ｂ）のエッチングステップにおいて、 前記材料層（１３）は、炉内において３５０±１００Ｗ
のパワーのプラズマ内に存在するＴＥＯＳから形成さ
れ、前記炉は、シャワーヘッド（１０５）とサセプタ
（１０１）とを有し、前記シャワーヘッド（１０５）と
前記サセプタ（１０１）との間隔は、２００±２０ミル
（５．０±０．５ｍｍ）であり、前記ＴＥＯＳの流量
は、４２５±５０ｓｃｃｍで、酸素流量は、４２５±５
０ｓｃｃｍで、前記サセプタ（１０１）は、約３９０℃
に加熱され、プラズマ内のＣＨＦ3及びＯ2の混合を用い
てエッチングが行われることを特徴とする半導体集積回
路の製造方法。 - 【請求項２】 （Ａ）部分的に集積回路が製造されてい
るウエハ上に、該ウエハの第１部分（２１）上の厚さが
該ウエハの第２部分（２３）上の厚さよりも厚い材料層
（１３）を堆積するステップと、（Ｂ）前記第１部分
（２１）上の前記材料を前記第２部分（２３）よりも優
先的にエッチングするステップとからなる半導体集積回
路の製造方法において、 前記（Ａ）の堆積ステップにおいて、 前記材料層（１３）は、前記炉内の前駆体ガス分子から
の堆積によって形成され、前記炉は、前記ウエハ（１
１）と向かい合った位置にシャワーヘッド（１０５）を
有し、実質的に均一な厚さの材料層を形成するのに必要
な圧力に比べて炉内の総ガス圧を低減させ、それにより
前記ウエハの第１部分（２１）上の厚さが第２部分（２
３）上の厚さより厚い材料層（１３）を形成することを
特徴とする半導体集積回路の製造方法。 - 【請求項３】 （Ａ）部分的に集積回路が製造されてい
るウエハ上に、該ウエハの第１部分（２１）上の厚さが
該ウエハの第２部分（２３）上の厚さよりも厚い材料層
（１３）を堆積するステップと、（Ｂ）前記第１部分
（２１）上の前記材料を前記第２部分（２３）よりも優
先的にエッチングするステップとからなる半導体集積回
路の製造方法において、 前記（Ａ）の堆積ステップにおいて、 前記材料層（１３）は、前記炉内の前駆体ガス分子から
の堆積によって形成され、実質的に均一な厚さの材料層
を形成するのに必要な前記前駆体ガス分子の流量に比べ
て炉内の前記前駆体ガス分子の流量を増大させ、それに
より前記ウエハの第１部分（２１）上の厚さが第２部分
（２３）上の厚さより厚い材料層（１３）を形成するこ
とを特徴とする半導体集積回路の製造方法。 - 【請求項４】 （Ａ）部分的に集積回路が製造されてい
るウエハ上に、該ウエハの第１部分（２１）上の厚さが
該ウエハの第２部分（２３）上の厚さよりも厚い材料層
（１３）を堆積するステップと、（Ｂ）前記第１部分
（２１）上の前記材料を前記第２部分（２３）よりも優
先的にエッチングするステップとからなる半導体集積回
路の製造方法において、 前記（Ａ）の堆積ステップにおいて、 前記材料層（１３）は前記炉内の前駆体ガス分子からの
堆積によって形成され、前記炉は前記ウエハと向かい合
った位置にシャワーヘッド（１０５）を有し、前記シャ
ワーヘッド（１０５）は半径方向の溝（１２１）を有す
るバッフル板（１１５）を含み、前記半径方向の溝の幅
は前記バッフル板の端部より中央部近くでより広くなっ
ており、それにより前記ウエハの第１部分上の厚さが第
２部分上の厚さより厚い材料層を形成することを特徴と
する半導体集積回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US53963590A | 1990-06-18 | 1990-06-18 | |
| US539635 | 1990-06-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04230032A JPH04230032A (ja) | 1992-08-19 |
| JPH07101686B2 true JPH07101686B2 (ja) | 1995-11-01 |
Family
ID=24152031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3170317A Expired - Fee Related JPH07101686B2 (ja) | 1990-06-18 | 1991-06-17 | 半導体集積回路の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0462730A1 (ja) |
| JP (1) | JPH07101686B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5795833A (en) * | 1996-08-01 | 1998-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for fabricating passivation layers over metal lines |
| JP4606554B2 (ja) * | 1999-09-29 | 2011-01-05 | アプライド マテリアルズ インコーポレイテッド | 成膜方法及び成膜装置 |
| JP2004035971A (ja) * | 2002-07-05 | 2004-02-05 | Ulvac Japan Ltd | 薄膜製造装置 |
| JP2007067286A (ja) * | 2005-09-01 | 2007-03-15 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および半導体装置の製造装置 |
| US8673080B2 (en) | 2007-10-16 | 2014-03-18 | Novellus Systems, Inc. | Temperature controlled showerhead |
| US7776623B2 (en) * | 2008-06-30 | 2010-08-17 | Qualcomm Incorporated | System and method to fabricate magnetic random access memory |
| JP4943407B2 (ja) * | 2008-11-17 | 2012-05-30 | 東京エレクトロン株式会社 | Ｃｖｄ処理装置及びｃｖｄ処理方法 |
| CN106884157B (zh) | 2011-03-04 | 2019-06-21 | 诺发系统公司 | 混合型陶瓷喷淋头 |
| US20120312234A1 (en) * | 2011-06-11 | 2012-12-13 | Tokyo Electron Limited | Process gas diffuser assembly for vapor deposition system |
| US10741365B2 (en) | 2014-05-05 | 2020-08-11 | Lam Research Corporation | Low volume showerhead with porous baffle |
| US10378107B2 (en) | 2015-05-22 | 2019-08-13 | Lam Research Corporation | Low volume showerhead with faceplate holes for improved flow uniformity |
| US10023959B2 (en) | 2015-05-26 | 2018-07-17 | Lam Research Corporation | Anti-transient showerhead |
| US11913113B2 (en) | 2018-08-22 | 2024-02-27 | Lam Research Corporation | Method and apparatus for modulating film uniformity |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310544A (ja) * | 1986-07-02 | 1988-01-18 | Oki Electric Ind Co Ltd | 半導体集積回路の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3272669D1 (en) * | 1982-03-18 | 1986-09-25 | Ibm Deutschland | Plasma-reactor and its use in etching and coating substrates |
| JPS58170536A (ja) * | 1982-03-31 | 1983-10-07 | Fujitsu Ltd | プラズマ処理方法及びその装置 |
| US4690746A (en) * | 1986-02-24 | 1987-09-01 | Genus, Inc. | Interlayer dielectric process |
| US4979467A (en) * | 1988-05-06 | 1990-12-25 | Fujitsu Limited | Thin film formation apparatus |
-
1991
- 1991-06-07 EP EP91305148A patent/EP0462730A1/en not_active Withdrawn
- 1991-06-17 JP JP3170317A patent/JPH07101686B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310544A (ja) * | 1986-07-02 | 1988-01-18 | Oki Electric Ind Co Ltd | 半導体集積回路の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04230032A (ja) | 1992-08-19 |
| EP0462730A1 (en) | 1991-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212116A (en) | Method for forming planarized films by preferential etching of the center of a wafer | |
| TWI796358B (zh) | 選擇性蝕刻的自對準通孔製程 | |
| US6627535B2 (en) | Methods and apparatus for forming a film on a substrate | |
| US5451435A (en) | Method for forming dielectric | |
| CN111712924B (zh) | 空气间隙形成工艺 | |
| JPH04137751A (ja) | バイア・ホールの形成方法 | |
| JP3213803B2 (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| JPH07101686B2 (ja) | 半導体集積回路の製造方法 | |
| JP4633348B2 (ja) | 積層構造体の形成方法及び絶縁膜の集積方法 | |
| JPH05102107A (ja) | 半導体装置の製造方法 | |
| JP2005045053A (ja) | 半導体装置の製造方法 | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| JP4153708B2 (ja) | エッチング方法 | |
| US6235653B1 (en) | Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer | |
| US4678540A (en) | Plasma etch process | |
| JPH0766186A (ja) | 誘電体の異方性堆積法 | |
| US5347100A (en) | Semiconductor device, process for the production thereof and apparatus for microwave plasma treatment | |
| JP2001351896A (ja) | 半導体装置の製造方法 | |
| JP2003086568A (ja) | エッチング方法 | |
| US5920791A (en) | Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices | |
| JP3986808B2 (ja) | ドライエッチング方法 | |
| US20240282585A1 (en) | Treatments to improve etched silicon-and-germanium-containing material surface roughness | |
| US20240290623A1 (en) | Processing methods to improve etched silicon-and-germanium-containing material surface roughness | |
| JPH04245628A (ja) | 絶縁膜の形成方法 | |
| JPH11111683A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |