JPH0318023A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0318023A JPH0318023A JP15190389A JP15190389A JPH0318023A JP H0318023 A JPH0318023 A JP H0318023A JP 15190389 A JP15190389 A JP 15190389A JP 15190389 A JP15190389 A JP 15190389A JP H0318023 A JPH0318023 A JP H0318023A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- oxide film
- silicon
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 22
- 239000007789 gas Substances 0.000 claims abstract description 14
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims abstract description 5
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052794 bromium Inorganic materials 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 239000012495 reaction gas Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 12
- 230000001681 protective effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電極又は配線に多結晶シリコンを有する半導
体装置の製造方法に関するものである。
体装置の製造方法に関するものである。
従来の技術
近年、半導体装置の微細化及び高集積化にともない、多
結晶シリコンの配線，電極等の微細化が進められている
。それにともない、エッチング工程でのサイドエッチに
よるシリコン酸化膜マスクとの寸法変換差が問題となっ
ている。
結晶シリコンの配線，電極等の微細化が進められている
。それにともない、エッチング工程でのサイドエッチに
よるシリコン酸化膜マスクとの寸法変換差が問題となっ
ている。
又、同時に段差の多いパターン等において十分なオーバ
ーエッチングを行うため下地酸化膜との高い選択比が要
求されている。
ーエッチングを行うため下地酸化膜との高い選択比が要
求されている。
以下に従来の多結晶シリコン配線のエッチング方法につ
いて説明する。
いて説明する。
第２図に示すように、シリコン基板１の主面上に形成さ
れた酸化膜２上に（ａ）、多結晶シリコン３を形威する
（ｂ）。その後、該結晶シリコン上にシリ，コン酸化膜
４をパターンニングする（Ｃ）。塩素等のガスを使いド
ライエッチングをし、パターンを形成する（ｄ）。
れた酸化膜２上に（ａ）、多結晶シリコン３を形威する
（ｂ）。その後、該結晶シリコン上にシリ，コン酸化膜
４をパターンニングする（Ｃ）。塩素等のガスを使いド
ライエッチングをし、パターンを形成する（ｄ）。
発明が解決しようとする課題
しかしながら、前記した半導体装置の製造方法では、多
結晶シリコン配線のパターンニングにおいてエッチング
工程で多結晶シリコンの側壁にサイドエッチが入り多結
晶シリコンの寸法が細る。
結晶シリコン配線のパターンニングにおいてエッチング
工程で多結晶シリコンの側壁にサイドエッチが入り多結
晶シリコンの寸法が細る。
この為、マスクとなるシリコン酸化膜と多結晶シリコン
の配線との間に寸法変換差が生じると言う問題を有して
いた。
の配線との間に寸法変換差が生じると言う問題を有して
いた。
又、同時に段差の多いパターン等においてオーバーエッ
チングを行うための下地酸化膜との十分な選択比を得る
ことができないと言う問題を有していた。
チングを行うための下地酸化膜との十分な選択比を得る
ことができないと言う問題を有していた。
本発明は上記従来の課題を解決するもので、ドライエッ
チング工程でマスクとなるシリコン酸化膜と多結晶シリ
コンの配線との間に寸法変換差が生じず、下地酸化膜に
対して高選択比をもつエッチング工程を有する半導体の
製造方法を提供することを目的とする。
チング工程でマスクとなるシリコン酸化膜と多結晶シリ
コンの配線との間に寸法変換差が生じず、下地酸化膜に
対して高選択比をもつエッチング工程を有する半導体の
製造方法を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明は、半導体基板の一生
面上に多結晶シリコン膜を被着する工程と、該多結晶シ
リコン膜上にシリコン酸化膜をパターン形成する工程と
、該多結晶シリコン膜を臭素を含むガスと酸素を含むガ
スでドライエッチングする工程をそなえた半導体装置の
製造方法であり、このとき、ドライエッチング反応の反
応系の総反応ガスにおける臭素を含むガスの流量比は、
６０〜９５％に、酸素を含むガスの流量比は、０．５〜
４０％とする。
面上に多結晶シリコン膜を被着する工程と、該多結晶シ
リコン膜上にシリコン酸化膜をパターン形成する工程と
、該多結晶シリコン膜を臭素を含むガスと酸素を含むガ
スでドライエッチングする工程をそなえた半導体装置の
製造方法であり、このとき、ドライエッチング反応の反
応系の総反応ガスにおける臭素を含むガスの流量比は、
６０〜９５％に、酸素を含むガスの流量比は、０．５〜
４０％とする。
作用
前記した手段によると、ドライエッチング工程でマスク
となるシリコン酸化膜と多結晶シリコンの側壁にデボ膜
が形成され、これが保護膜となりシリコン酸化膜と多結
晶シリコン配線との間に寸法変換差が生じず、又下地酸
化膜に対しても同様の保護膜を形威し、酸化膜に対し高
選択比を有する半導体の製造方法を提供することができ
る。
となるシリコン酸化膜と多結晶シリコンの側壁にデボ膜
が形成され、これが保護膜となりシリコン酸化膜と多結
晶シリコン配線との間に寸法変換差が生じず、又下地酸
化膜に対しても同様の保護膜を形威し、酸化膜に対し高
選択比を有する半導体の製造方法を提供することができ
る。
実施例
第１図は本発明の半導体装置の製造方法に於ける一実施
例を示す断面図である。
例を示す断面図である。
第１図はポリシリコン配線を有する半導体装置の製造方
法を示している。シリコン基板１の主面上に形成された
絶縁膜２上に（ａ）、減圧ＣＶＤにより多結晶シリコン
３を約４０００Ａ形成し（ｂ）、該多結晶シリコン３上
にシリコン酸化膜を約１．２μｍパターン形成する０。
法を示している。シリコン基板１の主面上に形成された
絶縁膜２上に（ａ）、減圧ＣＶＤにより多結晶シリコン
３を約４０００Ａ形成し（ｂ）、該多結晶シリコン３上
にシリコン酸化膜を約１．２μｍパターン形成する０。
該多結晶シリコン１９１３をＨＢｒ６０ｓｅｃｍとＮ２
０５ｓｅｃｍでドライエッチングする（ｄ）。このとき
、ドライエッチング反応の反応系の圧力を１５０ｍＴｏ
ｒｒに、ＲＦパワーは４００Ｗとする。この時、シリコ
ン酸化膜と多結晶シリコンの側壁にシリコン酸化物系の
デボ膜が形成される。これが保護膜となりシリコン酸化
膜と多結晶シリコンへのサイドエッチを防ぐことができ
る。このため多結晶シリコン配線とシリコン酸化膜マス
クの間に寸法変換差が生しない（ｅ）。又、同時にこの
デポ膜が下地酸化膜の保護膜になり下地酸化膜へのエッ
チングを防ぎ高選択比を実現している。洗浄等によりデ
ボ膜を除去する（ｆ）。
０５ｓｅｃｍでドライエッチングする（ｄ）。このとき
、ドライエッチング反応の反応系の圧力を１５０ｍＴｏ
ｒｒに、ＲＦパワーは４００Ｗとする。この時、シリコ
ン酸化膜と多結晶シリコンの側壁にシリコン酸化物系の
デボ膜が形成される。これが保護膜となりシリコン酸化
膜と多結晶シリコンへのサイドエッチを防ぐことができ
る。このため多結晶シリコン配線とシリコン酸化膜マス
クの間に寸法変換差が生しない（ｅ）。又、同時にこの
デポ膜が下地酸化膜の保護膜になり下地酸化膜へのエッ
チングを防ぎ高選択比を実現している。洗浄等によりデ
ボ膜を除去する（ｆ）。
発明の効果
前記した手段によると、ドライエッチング工程でマスク
となるシリコン酸化膜と多結晶シリコンの側壁にデポ膜
が形成され、これが保護膜となりシリコン酸化膜と多結
晶シリコンへのサイドエッチを防ぐことができる。この
ためマスクとなるシリコン酸化膜と多結晶シリコン配線
との間に寸法変換差が生じず、又下地酸化膜に対しても
同様の保護膜を形成し、酸化膜に対し高選択比を有する
半導体の製造方法を提供することができる。
となるシリコン酸化膜と多結晶シリコンの側壁にデポ膜
が形成され、これが保護膜となりシリコン酸化膜と多結
晶シリコンへのサイドエッチを防ぐことができる。この
ためマスクとなるシリコン酸化膜と多結晶シリコン配線
との間に寸法変換差が生じず、又下地酸化膜に対しても
同様の保護膜を形成し、酸化膜に対し高選択比を有する
半導体の製造方法を提供することができる。
第１図は本発明の第一の実施例にかかる半導体装置の製
造方法を示す断面図、第２図は従来の半導体装置の製造
方法を示す断面図である。 １・・・・・・シリコン基板、２・・・・・・絶縁膜、
３・・・・・・多結晶シリコン、４・・・・・・シリコ
ン酸化膜、５・・・・・・デポ膜。
造方法を示す断面図、第２図は従来の半導体装置の製造
方法を示す断面図である。 １・・・・・・シリコン基板、２・・・・・・絶縁膜、
３・・・・・・多結晶シリコン、４・・・・・・シリコ
ン酸化膜、５・・・・・・デポ膜。
Claims (4)
- （１）半導体基板の一主面上に多結晶シリコン膜を被着
する工程と、該多結晶シリコン膜上にシリコン酸化膜の
マスクをパターン形成する工程と、該多結晶シリコン膜
を臭素を含むガスと酸素を含むガスでドライエッチング
する工程とを有することを特徴とする半導体装置の製造
方法。 - （２）ドライエッチング反応の総反応ガスにおける臭素
を含むガスの流量比が、６０〜９９．５％であることを
特徴とする特許請求の範囲第１項に記載の半導体装置の
製造方法。 - （３）酸素を含むガスの流量比が０．５〜４０％である
ことを特徴とする特許請求の範囲第１項に記載の半導体
装置の製造方法。 - （４）酸素を含むガスが、ＣＯ＿２、ＣＯ、Ｎ＿２Ｏの
うちのいずれかか、又は、その混合物であることを特徴
とする特許請求の範囲第１項に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15190389A JPH0318023A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15190389A JPH0318023A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0318023A true JPH0318023A (ja) | 1991-01-25 |
Family
ID=15528712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15190389A Pending JPH0318023A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0318023A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04326516A (ja) * | 1991-04-25 | 1992-11-16 | Nec Corp | 凹凸形状を有する多結晶Ｓｉのエッチバック方法 |
| US5806498A (en) * | 1996-05-30 | 1998-09-15 | Toyota Jidosha Kabushiki Kaisha | System for determining malfunctions of a fuel injection control apparatus |
| EP1057995A2 (en) | 1999-06-01 | 2000-12-06 | Isuzu Motors Limited | Electronic fuel injection apparatus |
| JP2006234188A (ja) * | 2005-02-22 | 2006-09-07 | Shin Nippon Air Technol Co Ltd | 空調用伸縮性フレキシブルダクト |
-
1989
- 1989-06-14 JP JP15190389A patent/JPH0318023A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04326516A (ja) * | 1991-04-25 | 1992-11-16 | Nec Corp | 凹凸形状を有する多結晶Ｓｉのエッチバック方法 |
| US5806498A (en) * | 1996-05-30 | 1998-09-15 | Toyota Jidosha Kabushiki Kaisha | System for determining malfunctions of a fuel injection control apparatus |
| EP1057995A2 (en) | 1999-06-01 | 2000-12-06 | Isuzu Motors Limited | Electronic fuel injection apparatus |
| JP2006234188A (ja) * | 2005-02-22 | 2006-09-07 | Shin Nippon Air Technol Co Ltd | 空調用伸縮性フレキシブルダクト |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970011134B1 (ko) | 반도체 소자 제조 공정 | |
| US6551913B1 (en) | Method for fabricating a gate electrode of a semiconductor device | |
| JPH029122A (ja) | ポリシリコンを含む層状体のエッチング方法 | |
| KR100714287B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| JPH0318023A (ja) | 半導体装置の製造方法 | |
| JP3097338B2 (ja) | コンタクトホールの形成方法 | |
| JPH07130680A (ja) | 半導体装置の製造方法 | |
| JPH0318022A (ja) | 半導体装置の製造方法 | |
| JPH09293727A (ja) | 半導体装置の製造方法 | |
| JP3246806B2 (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPH0496223A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| US6544887B1 (en) | Polycide etch process | |
| JPH0897383A (ja) | 半導体装置の製造方法 | |
| JPH06151418A (ja) | 半導体装置の製造方法 | |
| JP2600839B2 (ja) | 窒化シリコン膜のエッチング方法 | |
| JPH0555220A (ja) | 半導体装置の製造方法 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| JP2947774B2 (ja) | エッチング方法 | |
| JPH028451B2 (ja) | ||
| JPH01162351A (ja) | 半導体装置の製造方法 | |
| KR100545176B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| JPH0493028A (ja) | 半導体装置の製造方法 | |
| JPH07111265A (ja) | 配線の形成方法 |