JP2008507416A - 静電的に引きつけられるイオンによるエッチング - Google Patents

静電的に引きつけられるイオンによるエッチング Download PDF

Info

Publication number
JP2008507416A
JP2008507416A JP2007522529A JP2007522529A JP2008507416A JP 2008507416 A JP2008507416 A JP 2008507416A JP 2007522529 A JP2007522529 A JP 2007522529A JP 2007522529 A JP2007522529 A JP 2007522529A JP 2008507416 A JP2008507416 A JP 2008507416A
Authority
JP
Japan
Prior art keywords
layer
gas
etching
metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007522529A
Other languages
English (en)
Other versions
JP4749422B2 (ja
Inventor
ボス,カーティス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2008507416A publication Critical patent/JP2008507416A/ja
Application granted granted Critical
Publication of JP4749422B2 publication Critical patent/JP4749422B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523Etching material
    • B81C1/00531Dry etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Abstract

本発明は、少なくとも第1と第2のガスを含むプラズマを基板(202)に導くことを含む技術に関する。基板(202)は、少なくとも第1の層(206)と第2の層(204)によって少なくとも部分的に覆われている。第1のガスのイオンは、基板(202)に向かって静電的に引きつけられる。第2のガスは、第1の層(206)を第2の層(204)に対して選択的にエッチングする。
【選択図】 図1B

Description

本発明は、静電的に引きつけられるイオンによるエッチングに関する。
シリコンのような材料に開口部をエッチングするには、通常、エッチングの異方性がなく、それによってエッチングされるシリコン内のすべての方向に同じ速度でエッチングするエッチング剤が使用される。したがって、シリコンに高アスペクト比の開口部をエッチングすることは難しい。
図面全体にわたって、類似の造作と構成要素を参照するために同じ番号を使用する。
本開示は、金属ビアを形成するいくつかの技術を提供する。本開示の中で、用語「金属ビア」は、図1a、図1b、図1c、図1dと関連して説明するような支持金属ビアと、図4に関して説明するような相互接続金属ビアを含む。金属ビアは、シリコン層702のビア開口内に形成される。相互接続金属ビアは、後の処理でもそのまま維持される犠牲層ではないシリコン層702を垂直方向に貫通する。その結果、最終の電子装置内に相互接続金属ビアのシリコン層702が存在する。
「支持金属ビア」は、犠牲層であるシリコン層に形成される。シリコン層内に形成された開口を金属化して支持金属ビアを形成した後、犠牲層であるシリコン層をエッチングによって除去する。支持金属ビアは、光変調器用の完全反射板や部分反射板のようなマイクロ電気機械(MEM)装置を支持する独立した金属化構造として残る。金属ビアを使用する光変調器及び/又はMEM装置は、表示装置、プロジェクタ装置、通信システムなどの種々な技術で使用することができる。
貫通し、少なくとも部分的にシリコン層(犠牲層が犠牲的か又は非犠牲的である)内に形成された任意の金属ビアは、その金属ビアが相互接続金属ビアか支持金属ビアか又は他の形式の金属ビアかに関係なく、本開示の1つの実施形態の意図された範囲内にある。シリコンウェハプロセスを使用して、基板を処理しシリコンに金属ビアを製造することができる。
本明細書に開示した金属ビアを形成する技術を使用して、マイクロミラー装置以外の装置を形成することもできる。
金属ビアの製造例
本開示は、図1a〜図1dに関して、シリコン層に高いアスペクト比のビア開口を形成するために使用される製造技術の1つの実施形態について説明する。この製造技術は、支持金属ビア、相互接続金属ビア及び何らかの他の形式のビアを形成するために使用することができる。シリコン層に形成された開口としてビア開口を形成した後、ビア開口のまわりの表面領域を金属化することによって、図1dの支持金属ビア24のようなビアを形成することができる。ビアの外周部は、ビア開口を形成する壁によって形成/画定される。図1a、図1b、図1c、図1dの実施形態は、支持金属ビアの製造に関して記載するが、これらの概念は、図4を参照して記載するような相互接続ビア又はシリコン層内のビア開口に形成される任意の他の金属ビアの製造にも適用可能である。
図1aは、シリコン基板202、集積回路(IC)金属層204のような導電層、シリコン層206を含むいくつかの層からなるウェーハ200の断面図を示す。処理する際、金属層204は、シリコン基板202上の平面層として付着され、パターン形成された金属層204は、一般に超大規模集積回路(ULSI)において知られている技術を利用してIC回路を所望の構成で形成するようにエッチングされパターン形成される。金属層204は、導電性のパターン形成可能な層を構成するアルミニウム銅(AlCu)のような金属から形成される。この開示内で、金属層204は、プラズマによるエッチングに耐える任意の金属から形成され、プラズマはシリコンビア開口を形成するために使用される。
1つの実施形態において、各金属層204は、アルミニウム製の金属トレース、ポリシリコンゲート線、シリコンの組み合わせを製造する製造技術を利用して形成される。各金属層204は、金属層の選択された位置に対する形状、構造及び電気の印加の制御に基づいて電子的な動作を実行する。図示していない特定の実施形態において、ウェーハ200内には所望の位置にある1つ又は複数の相互接続金属ビアによって垂直方向に離間されたいくつかの金属層204が存在する。
1つの実施形態において、下側拡散障壁層220と上側拡散障壁層222はそれぞれ、窒化チタン(TiN)から製造される。最も上の金属層204を形成した後、金属層204上に下側拡散障壁層220を付着させる。下側拡散障壁層220は、シリコン層206と金属層204の間に配置される。上側拡散障壁層222は、シリコン層206のアモルファスシリコンの上に位置する。拡散障壁層220と222は任意選択であり、それぞれの金属層42及び204に含まれている金属(例えばアルミニウム)のシリコン層206内への拡散を低減するように機能する。図1dに示すような最終的なマイクロミラー装置10において、特定の処理により、拡散障壁層220と222のいずれか又は両方に以下の処理が残ることがある。
シリコン層206は、化学蒸着法(CVD)のような金属蒸着技術を利用して金属層204と下側拡散障壁層220の上に付着される。シリコン層206を付着させた後、化学的金属化研磨(CMP)などによってシリコン層206の上側面210を平坦化することができる。次に、上側拡散障壁層222が、シリコン層206の平坦化された上側面に付着される。シリコン層の平坦化された上側面210があるため、反射要素42の下側面41が平らになる。
1つの実施形態において、プラズマの化学作用は、金属層204に対する、a)上側拡散障壁層222、b)シリコン層206、c)下側拡散障壁層220を介するビア開口の選択的なエッチングを可能にする。本開示では、金属層に対するシリコン層の選択的なエッチングとは、プロセスがシリコン層全体をエッチングするが、金属層を少ない割合でしかエッチングしないということである。図1bの実施形態において、ビア開口212は、犠牲シリコン層206のシリコン内に形成される。本開示において、各ビア開口212は、シリコン基板にエッチングされた壁に取り囲まれた空間を表わす。任意のビア開口内にビアを形成するために、ビア開口への開口部を含む拡散障壁層220のような表面に金属が付着される。ビアの外側面は、ビア開口の壁の形状と一致する。支持金属ビア24が、犠牲シリコン層206内の金属化によって形成された後、犠牲シリコン層がエッチングされる。本開示は、特に、ビアを形成するために使用されるシリコン内のビア開口のエッチングついて開示するが、本明細書で記載する概念を使用して、シリコンに任意の開口をエッチングすることができる。
シリコン層206を貫通するこのエッチングにより、金属層のエッチングを比較的少なくして下の金属層204までビア開口を形成することができる。それにより、このエッチングにより、シリコン層206を介して下の金属層204まで延伸するビア開口212内に形成されたビアの外形を画定する。下の金属層204まで達するが金属層204を貫通しないビアを形成することによって、ビア開口を使用して形成された金属化ビアによる金属層からの導電経路が形成される。ビア開口212が金属化されると、金属ビア24を形成する金属は、上側面から(例えば図1dに示すような金属反射要素42から)金属層204に至る導電体を提供する。ビアの形成後にシリコン層206を除去する特定の実施形態において(例えばシリコン層が犠牲シリコン層である)、また、金属ビア24は、金属層204に対して反射要素42を支持する。金属ビアの導電性金属は、導電性ビアの機能を提供する。
図1a、図1b、図1c、図1dの金属層204を、連続部材と不連続部材のどちらとして形成することもできる。したがって、図1dに示すような2つの支持金属ビア24を金属層204の別個の部分と電気的に連通させることができ、金属層204の集積回路構造の結果として、短絡のない種々の電位で保持することができる。
BCl3のような塩素化合物は、TiN及びシリコンを良好にエッチングするが、しかしながら、このような化合物は、単独で使用されると、単独で作用するときに金属層204の金属を下方にオーバエッチングすることがある。図1bに関して説明したように、ビア開口212は、シリコン層206のシリコン内で主に垂直方向の下方に基板202の全方向において金属層204までエッチングされる。さらに、BCl3だけを使用するとき、金属層に至るまでエッチングするのに必要なエッチングの量が不確かなので、このエッチングは、低アスペクト比を有する比較的幅の広いビア開口をもたらすように水平方向により多くエッチングする。図1bのビア開口212は、図1dの金属ビア24の外側面を形成する輪郭を画定する。多くの例において、高アスペクト比(すなわち、ビアの高さを幅で割ったもの)及び/又はより均一な断面を有する金属ビア24を形成することが有益である。したがって、また、多くの例において、高アスペクト比及び/又はより均一な断面を有する金属ビアを形成するビア開口212を形成することが望ましい。
本開示の中で、用語「エッチングの異方性」とは、エッチングされる材料が、エッチング剤と接触する全ての方向にエッチングされるのではなく、エッチング剤が、エッチングされる材料(例えばシリコン層206)内の主に単一方向にエッチング可能であることを示す。より詳細には、図1bに示すようなビア開口212のエッチングは、実質的に、下方に引き付けられるエッチング剤に含まれているイオンの静電的な引きつけの結果として、下方向と水平方向の組み合わせの代わりに、基板に向かって実質的に下方に方向付けられる。1つの実施形態において、ビア開口212はより円筒形状に形成され、それによって、金属ビアは、開口の底部付近よりも開口の上部の近くで水平方向のエッチングがより多く行われるときに生じる円錐形と比べて、より均一な断面を有するようになる。より均一な断面によって、例えば、図1dに示すようなマイクロミラー装置10の傾きの結果生じるビアの曲げ操作が予測可能になり、様々な装置間でのばらつきを少なくすることができる。さらに、断面形状がそのように均一なため、ビア開口内に形成され、(構造寸法が異なる結果生じる)金属ビア24内に応力集中の高い領域が生じる原因になるビアの湾曲と肩部の形成が減少する。シリコン層206を高い異方性でエッチングするエッチング剤を使用することによって、高いアスペクト比で、シリコン層206を介するより均一な断面寸法のビア開口212を形成することができる。
1つの実施形態において、ビア開口212は、第1のガスと第2のガスを組み合わせた化学物質からなるプラズマを利用して、シリコン層206にエッチングされる。製造する際、第1のガスはイオンを含み、シリコンウェハ200又はシリコン基板202の逆極性に帯電した材料又は接地された材料に向かう方向へのエッチングの異方性を提供する。本開示において、第1のガスの特定の実施形態は、三塩化ホウ素(BCl3)又はアルゴンを含むがこれらに限定されない。プラズマの第2のガスは、エッチング剤が金属層に対してシリコンを選択的にエッチングし、1つの実施形態において、シリコンを介してビア開口212をエッチングし、このエッチングが、金属層を全くエッチングすることなく、又はわずかしかエッチングすることなく、金属層で止まる。第2のガスの特定の実施形態には、前駆物質としてフッ素を含むガス、フッ化炭素類のエッチングガス、より詳細には六フッ化硫黄(SF6)、NF3、CF4、CHF3、C3F8が含まれるが、これらに限定されない。本開示の中では、第1のガスをBCl3として示し、第2のガスをSF6として示すが、これらの他の任意のガスも本開示の意図された範囲内にある。
このプラズマの化学的性質は、塩素やBCl3の化学的性質と比較して、導電性層又は金属層204を形成するAlCuに対するシリコン層の選択性を改善する。したがって、BCl3とSF6からなるプラズマは、開口を形成するためにシリコン層206のシリコンをかなり効率よくエッチングするが、金属層204を迅速にはエッチングしない。この化学的性質により、TiN耐熱金属や類似の耐熱障壁材料とシリコン層206のシリコンとで構成された積層薄膜のエッチングが可能になる。エッチングプロセスにより、シリコン層を貫通するが金属層を貫通しない比較的迅速で効率的なエッチングが可能になるので、エッチングの持続時間を短縮し、その結果開口内の水平方向のエッチングを減少させることができる。水平方向のエッチングの減少により、得られるビアのアスペクト比が改善される。
本明細書で説明するようなこのエッチングプロセスは、また、金属層204のような金属フィルム層に達したとき、エッチングを停止させることを可能にする。金属層204でエッチングが終わることにより、金属層より下の材料がエッチングされるオーバーエッチングが減少する。図2に関して説明するように高いエッチング速度によって検出されるような、金属層に達したときにエッチングを停止させることによって、金属層より上のビア開口212内での外方へのエッチングの量も減少する。
このエッチングプロセスによって、様々な寸法の金属ビアをより正確にエッチングすることができ、また金属層204を介してオーバーエッチングすることがほとんどなく、同じウェーハ上の様々な厚みのシリコンにビアをエッチングすることができる。このエッチングプロセスは、望ましいプロファイルを促進する真空状態の単一プラズマエッチングステップの間に行われ、残留塩化物による腐食の可能性を小さくする。また、説明したプロセスは、フォトレジストに対して優れた選択性を有し、その結果、後のスパッタ金属蒸着に望ましいプロファイルで小さな金属ビアをエッチングすることができる。
プラズマにBCl3を加えると、SF6だけを使用することと関連したエッチングに対する異方性がもたらされる。BCl3を使用するエッチングの異方性は、プラズマ内に陽イオンを形成することによって達成される。ガスSF6は、一般に、プラズマ中に陽イオンを形成せず、したがって、そのガスを使用するとき、エッチングは本質的に等方性すなわち異方性を示さない。プラズマにBCl3を加えると、陽イオンBCl3 +とBCl2 +が生成される。ウェーハ200又は基板材料は、エッチングの間、接地されるか又は負の電圧バイアスに保持されるので、そのような陽イオンは、ウェーハ200又は基板204の接地されるか又は電気的にバイアスされた材料に向かって、エッチングされるシリコン材料内に下方に加速される。物理的に、基板202の大部分はエッチングされているシリコン層206の材料の下にある。したがって、基板202にバイアスをかけることは、プラズマ中のイオンを、逆極性に帯電している基板、又は中性の基板に向かって概して下方に進めるように作用する。また、ウェーハ200のシリコン層206の下にある部分は、シリコン層206内でイオンを下方に駆動するためにプラズマに含まれるイオンに対して逆極性に帯電し又は中性であり、したがって、シリコン層をエッチングしてほぼ下方へのエッチングの異方性をもたらすのに使用される。したがって、本開示において参照番号202を付す用語「基板」は、ウェーハ200内のシリコン層206のほぼ下にある任意の要素に適用される。例えば、別の実施形態において、中心がシリコン層206の中心より下にある全ウェーハ200を、接地されるか又はプラズマ中のイオンに対して負の電圧バイアスに保持することができる。それにより、そのような支配的イオンからウェーハ200又は石英ガラスなどの適切な基板材料に向かって、エッチングの異方性を備えているイオン衝撃が生じ、SF6プラズマだけでは実現されないプラズマを使用するエッチングの異方性が得られる。したがって、SF6を含むプラズマにBCl3ガスのイオンを加えると、エッチング剤が、基板202の逆極性に帯電した又は中性の材料に向かって金属層204にまで下方にエッチングすることができるエッチングの異方性が提供されると考えられる。
基板202の材料は、プラズマ中のイオンを引きつけるように作用する。基板とプラズマ材料内の所与の1対の電荷に関して、間隔が近いほど増大した引力を結果生じる。基板202とウェーハ200の多くの部分が、プラズマによってエッチングされるシリコン層の部分の真下にないことは事実であるが、基板202(又はウェーハ)の反対側にある材料に対して幾らかの水平成分オフセット効果がある。基板内の横方向に等しくずらされた帯電又はアースされた材料は、プラズマ内のイオンに適用される力の水平成分を打ち消す傾向があり、それにより、シリコン層206内へのプラズマ内のイオンに概して下向きの力がもたらされる(ほぼ下方へのエッチングの異方性がもたらされる)。
本開示は、主にプラズマのエッチング剤に含まれるイオンの静電的な引きつけの結果としてエッチングの異方性が提供されるエッチングプロセスを提供する。さらに、このエッチングプロセスにより、金属層上でエッチングを停止することができる。SF6をBCl3と組み合わせることにより、BCl3単独によるエッチングで生じる金属層を介するエッチングの可能性が減少し、それによって、エッチング剤で金属層に対してシリコンを選択的にエッチングすることが検討される。
図1cは、犠牲シリコン層206の上に、図1bに関して記載したように形成した金属ビア24と電気的に接触した導電材料を付着させる1つの実施形態を示す。犠牲シリコン層206は、さらに、犠牲シリコン層206を使用して金属ビア24と反射要素42の両方が形成されるような位置にある。反射要素アレイ全体の反射要素は、所望の電気特性、反射特性、構造的特徴を備えている材料層を付着させることにより形成することができる。付着された平面層は、マイクロミラーのような反射要素の水平方向に延在するアレイを形成するようにパターン形成することによってエッチングされる。付着された材料層から形成された反射要素アレイの各反射要素42は、個別に作動させることができる。
図1dは、独立し完全に機能するマイクロミラー装置10を残すためにエッチングによって除去される犠牲シリコン層206を示す。製造の際、反射要素42には、各反射要素を他の反射要素に対して移動できる(多くの場合、電気的バイアスを使用して反射要素に力を加える)ようにする金属層204に対する柔軟性がもたらされる。反射要素42、金属ビア23、金属層204を形成する材料の付着層がそれぞれ金属である例において、金属をエッチングせずにシリコンをエッチングする任意のエッチング技術を利用して犠牲シリコン層を除去することができる。通常の動作中にミラーを保護するパッケージ部分として作用するガラス透明板(図示せず)を形成するために、さらに他の処理段階が利用される。
図2は、シリコン層内にビア開口212をエッチングするために使用される高い異方性のエッチングプロセス300の1つの実施形態を概説する。図2は、エンドポイントトレースとして公知であり、エッチングプロセス300の光学放射である。図2は、本質的に特定のプラズマとシリコン形状に基づく実例であり、範囲を制限するようには意図されていない。以下の表1に示すような特定のエッチング速度は、エッチングプロセス300に対する例である。高い異方性のエッチングプロセス300は、オングストローム/分で測定することができるある測定速度で、図1aに関して記載したような上側拡散障壁層222を取り除くこと302から始まる。高い異方性のエッチングプロセス300は、304でエッチングを続け、シリコン層206を形成するアモルファスシリコンを除去する。高い異方性のエッチングプロセス300は、引き続き306で下側拡散障壁層220を除去する。306において、エッチング速度は、304のエッチング速度と異なる(エッチング速度を図2に示さないが、わずかに低い)。エッチング速度のこの変化は、熟練オペレータ及び/又はマイクロプロセッサ式制御装置によって検出可能である。したがって、検出したエッチング速度のわずかな変化を利用して、金属層に至るまでのエッチングが完了したことを判定することができる。下側拡散障壁層220のエッチングは、例えば光放射分光法を利用して、シリコン層206のものとわずかに異なることを検出することができる。金属層204内へのオーバーエッチングは、下側拡散障壁層220のエッチング速度より遅い速度で308で行われるが、エッチングはオーバーエッチング前に終了する。
したがって、光放射分光法によって決定されるように下側拡散障壁層220の後でエッチング速度が低下したときは、金属層204がビア開口から露出するので、エッチングプロセスを終了させなければならない。金属層が露出するとすぐに、高い異方性のエッチングプロセス300を終了し、さらに他の処理を実行することができる。
プロセスの1つの実施形態は、2つの異なる形式のエッチングツールを使用して、金属層204に至るまでシリコン層206内のエッチングの異方性の程度を改善することができるプラズマを形成することを必要とする。例えば、このプラズマは、BCl3の化学作用の異方性と共にCl2の化学作用のシリコン及び金属のエッチング特性を利用して、TiN障壁拡散層222、220とシリコン層206を金属層204に至るまでエッチングするために使用されるプラズマを形成する。この場合、金属に対する高い選択性を有する様々なエッチングツールが使用される。この技術は、図3の写真に示すように、金属層204内へのオーバーエッチングを最小にする。この技術により、金属層204の上側面に対して一貫したエッチング深さでエッチングプロセスを止めることができる。金属ビアの底部でのTiN拡散障壁層220を介するエッチング速度は遅く、深い金属ビアに対して十分な耐性を維持することは困難である。図3の写真に示すように、ビア開口212のエッチングされた側壁は、下方向へのエッチング剤の異方性の程度が相対的に高いので、ほとんど垂直な壁を有するようにエッチングされる。
本開示で提供するようなプラズマは、金属層204に対する優れた選択性を備えているシリコンとTiNや類似の屈折性金属障壁フィルムの相当に優れたエッチング速度を提供する。記載したようなプラズマは、1つのエッチングツールと連続エッチングプロセスを利用してシリコンをエッチングし、下にある一体化された金属層204で止まる。表1に関して記載する例示的なビアエッチングプロセスを図2に示す。一般に、BCl3とSF6が2対1の濃度が表1で適用され、また有効であることが分かった。BCl3とSF6の他の相対濃度も本開示の意図した範囲内である。SF6の相対濃度が上昇し及び/又はBCl3の相対濃度が低下すると、ビア開口212の壁は、概して、エッチングの異方性の低下によって垂直からの角度が小さくなり、開口の上部付近のエッチングが水平になる。表1に関して記載するようなプラズマを使用する本エッチング技術は、金属用のエッチング装置内でシリコンをエッチングする柔軟性を有する。
Figure 2008507416
相互接続金属ビアの例
図1d、図2、図3に関して記載したような支持金属ビア24をエッチングするのに使用されるエッチング技術の実施形態を利用して、図4に関して記載する相互接続金属ビア700をエッチングすることもできる。図1a、図1b、図1c、図1dに関して記載したような支持金属ビア製造の実施形態では、支持金属ビアが形成される犠牲シリコン層は最終的に除去されるが、相互接続金属ビア700を形成するのに使用されるシリコン層は後処理の後にも残る。支持金属ビア24は、反射板に導電性をもたらし、また反射板を物理的に支持する構造要素である。図4の相互接続金属ビア700は、複数の金属層204aと204bの間だけを導通すればよく、代わりにシリコン層によってもたらされる支持体を提供する必要はない。前述のようなプラズマによるエッチングの結果として支持金属ビアがより均一な断面形状を有するビア開口のエッチングの均一性によって、相互接続金属ビアの電気特性の一貫性が高まり予測可能になる。
図4には、1つ又は複数の相互接続金属ビア700によって相互接続されている2つの金属層204aと204bを示すが、1つ又は複数の相互接続金属ビア700によって相互接続されている隣り合った層と互いに垂直の関係で形成されている多数の金属層があってもよいことが想起される。支持金属ビアに関して記載したように選択されたプラズマがオーバーエッチングを減少させる技術は、相互接続金属ビアのオーバーエッチングの減少に適用可能である。図1bに関して記載したような相互接続金属ビアのオーバーエッチングを減少させることによって、望ましくない電気接続を行うために相互接続金属ビアが複数の金属層を不本意に貫通する可能性が大幅に減少する。1つ又は複数の相互接続金属ビアを1つ又は複数の支持金属ビアと同じICに形成することができる。
結論
本発明を構造的特徴及び方法段階に対して固有の文言で説明したが、添付の特許請求の範囲に画定される本発明は、記載した特定の機能又は段階に必ずしも限定されないことを理解されたい。より正確に言うと、開示した特定の機能及び段階は、特許請求の範囲に記載した発明を実施する好ましい形態を表わす。
1つ又は複数の金属ビアを製造する1つの実施形態を示す側面断面図である。 1つ又は複数の金属ビアを製造する1つの実施形態を示す側面断面図である。 1つ又は複数の金属ビアを製造する1つの実施形態を示す側面断面図である。 1つ又は複数の金属ビアを製造する1つの実施形態を示す側面断面図である。 例示的な実施形態による高い異方性のエッチングプロセスの1つの実施形態におけるエッチング速度と時間の関係を示すグラフである。 本発明の1つの実施形態のシリコン層に形成された金属ビアの1つの実施形態の写真である。 金属ビアの別の実施形態の1つの実施形態の側面断面図である。

Claims (27)

  1. エッチング方法であって、
    少なくとも第1の層206と第2の層204によって少なくとも部分的に覆われている基板202に、少なくとも第1及び第2のガスを含むプラズマを導き、
    前記第1のガスのイオンを前記基板202に向けて静電的に引きつけ、前記第2のガスが、前記第1の層206を前記第2の層204に対して選択的にエッチングすることを含む方法。
  2. 前記第1のガスが少なくとも三塩化ホウ素(BCl3)を含む請求項1に記載の方法。
  3. 前記第2のガスが、SF6、NF3、CF4、CHF3、C3F8よりなる群から選択されている請求項1に記載の方法。
  4. 前記第1の層206がシリコンを含む請求項1に記載の方法。
  5. 前記第2の層204が導電性材料を含む請求項1に記載の方法。
  6. 前記第2のガスがフッ素前駆物質を含む請求項1に記載の方法。
  7. 前記基板202を接地することをさらに含む請求項1に記載の方法。
  8. 前記基板202に電気的バイアスを適用することをさらに含む請求項1に記載の方法
  9. 前記第1のガスが塩素化物質を含む請求項1に記載の方法。
  10. 前記第2の層204にまで延在する金属ビア24を形成するためにエッチングによって前記第1の層206に形成された開口212を金属化することをさらに含み、前記第2の層204が導電性材料であり、前記シリコンが、前記導電層と電気的に接触する金属ビア24を形成した後、除去される犠牲シリコンである請求項1に記載の方法。
  11. 前記第1のガスのイオンを前記基板202に向けて静電的に引きつけることが、エッチングの異方性をもたらす請求項1に記載の方法。
  12. マイクロミラー装置を製造する方法であって、
    少なくとも第1の層206と第2の層204を有する基板202に少なくとも第1と第2のガスを含むプラズマを導き、
    前記基板202に向けて前記第1の層内に前記第1のガスのイオンを静電的に引きつけることによってシリコン層をエッチングし、前記第2のガスが、前記第1の層206を前記第2の層204に対して選択的にエッチングし、前記第1の層206が、前記第2の層204と電気的に接触する金属ビア24の形成後に除去される犠牲層であり、
    前記第1の層206を金属化し、エッチングの際に形成された開口212内に、前記第1の層206を貫通して前記第2の層204に接続される金属ビア24を形成し、
    前記金属ビア24に物理的に取り付けられる反射板を形成し、前記金属ビア24が、前記第2の層204と前記反射板を物理的に接続して電気的に結合することを含む方法。
  13. 前記第1のガスが少なくとも三塩化ホウ素(BCl3)を含む請求項12に記載の方法。
  14. 前記第2のガスが、SF6、NF3、CF4、CHF3、C3F8よりなる群から選択される請求項12に記載の方法。
  15. 前記第1の層206がシリコンを含む請求項12に記載の方法。
  16. 前記第2の層204が導電性材料を含む請求項12に記載の方法。
  17. 前記第2のガスがフッ素前駆物質を含む請求項12に記載の方法。
  18. 前記基板202を接地することをさらに含む請求項12に記載の方法。
  19. 前記基板202に電気バイアスを適用することをさらに含む請求項12に記載の方法。
  20. 前記第1のガスが塩素化物質を有する請求項12に記載の方法。
  21. 前記基板202に向けて前記第1のガスのイオンを静電的に引きつけることが、エッチングの異方性をもたらす請求項12に記載の方法。
  22. 第1の層206を、当該第1の層206と帯電部材204の間に配置されている第2の層204に対して選択的にエッチングすることができる第1のガスと、
    前記帯電部材204に向けて静電的に引きつけることができる第2のガスとを含むエッチング剤。
  23. 前記第1のガスが塩素化物質を有する請求項22に記載のエッチング剤。
  24. 前記第1のガスが三塩化ホウ素(BCl3)を含む請求項22に記載のエッチング剤。
  25. 前記第1のガスが三塩化ホウ素(BCl3)を含む請求項22に記載のエッチング剤。
  26. 前記第2のガスが、SF6、NF3、CF4、CHF3、C3F8よりなる群から選択される請求項22に記載のエッチング剤。
  27. 前記第1のガスが三塩化ホウ素(BCl3)を含み、前記第2のガスが、SF6、NF3、CF4、CHF3、C3F8よりなる群から選択される請求項22に記載のエッチング剤。
JP2007522529A 2004-07-21 2005-07-06 静電的に引きつけられるイオンによるエッチング Active JP4749422B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/895,733 US7183215B2 (en) 2004-07-21 2004-07-21 Etching with electrostatically attracted ions
US10/895,733 2004-07-21
PCT/US2005/023925 WO2006019572A1 (en) 2004-07-21 2005-07-06 Etching with electrostatically attracted ions

Publications (2)

Publication Number Publication Date
JP2008507416A true JP2008507416A (ja) 2008-03-13
JP4749422B2 JP4749422B2 (ja) 2011-08-17

Family

ID=35207772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007522529A Active JP4749422B2 (ja) 2004-07-21 2005-07-06 静電的に引きつけられるイオンによるエッチング

Country Status (6)

Country Link
US (1) US7183215B2 (ja)
JP (1) JP4749422B2 (ja)
DE (1) DE112005001713B4 (ja)
GB (1) GB2431129B (ja)
TW (1) TWI368257B (ja)
WO (1) WO2006019572A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017535981A (ja) * 2014-09-17 2017-11-30 インテル・コーポレーション シリコン貫通ビア(tsv)を使用したマイクロホンデバイスが一体化されているダイ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060066932A1 (en) * 2004-09-27 2006-03-30 Clarence Chui Method of selective etching using etch stop layer
WO2008103632A2 (en) * 2007-02-20 2008-08-28 Qualcomm Mems Technologies, Inc. Equipment and methods for etching of mems
JP2011501874A (ja) * 2007-09-14 2011-01-13 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド Mems製造において使用されるエッチングプロセス
JP5310897B2 (ja) * 2012-04-02 2013-10-09 株式会社リコー 情報処理装置、ソフトウェア更新方法及び記録媒体

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01130529A (ja) * 1987-10-22 1989-05-23 Siemens Ag チタン/窒化チタン層上のタングステンのもどしエツチング方法
JPH0487332A (ja) * 1990-07-31 1992-03-19 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0555220A (ja) * 1991-08-26 1993-03-05 Nec Corp 半導体装置の製造方法
JPH06252106A (ja) * 1993-03-01 1994-09-09 Hitachi Ltd 非晶質シリコン膜のドライエッチング方法及び該方法を用いて作製した薄膜トランジスタ
JPH0888215A (ja) * 1994-09-19 1996-04-02 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001059944A (ja) * 1999-08-23 2001-03-06 Seiko Epson Corp 光変調デバイス及び表示装置
US20040100677A1 (en) * 2000-12-07 2004-05-27 Reflectivity, Inc., A California Corporation Spatial light modulators with light blocking/absorbing areas

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2214870B (en) 1988-02-20 1991-09-11 Stc Plc Plasma etching process
US5094712A (en) 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
US5176790A (en) 1991-09-25 1993-01-05 Applied Materials, Inc. Process for forming a via in an integrated circuit structure by etching through an insulation layer while inhibiting sputtering of underlying metal
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US5728619A (en) 1996-03-20 1998-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Selective reactive Ion etch (RIE) method for forming a narrow line-width high aspect ratio via through an integrated circuit layer
DE19707886C2 (de) 1997-02-27 2003-12-18 Micronas Semiconductor Holding Verfahren zum Erzeugen von Kontaktlöchern in einer Halbleiteranordnung
US6162583A (en) 1998-03-20 2000-12-19 Industrial Technology Research Institute Method for making intermetal dielectrics (IMD) on semiconductor integrated circuits using low dielectric constant spin-on polymers
US6174451B1 (en) 1998-03-27 2001-01-16 Applied Materials, Inc. Oxide etch process using hexafluorobutadiene and related unsaturated hydrofluorocarbons
WO1999067817A1 (en) * 1998-06-22 1999-12-29 Applied Materials, Inc. Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
US6217786B1 (en) 1998-12-31 2001-04-17 Lam Research Corporation Mechanism for bow reduction and critical dimension control in etching silicon dioxide using hydrogen-containing additive gases in fluorocarbon gas chemistry
US6203715B1 (en) 1999-01-19 2001-03-20 Daewoo Electronics Co., Ltd. Method for the manufacture of a thin film actuated mirror array
US6383938B2 (en) * 1999-04-21 2002-05-07 Alcatel Method of anisotropic etching of substrates
US6656847B1 (en) 1999-11-01 2003-12-02 Taiwan Semiconductor Manufacturing Company Method for etching silicon nitride selective to titanium silicide
US7083997B2 (en) 2000-08-03 2006-08-01 Analog Devices, Inc. Bonded wafer optical MEMS process
US6838452B2 (en) * 2000-11-24 2005-01-04 Vascular Biogenics Ltd. Methods employing and compositions containing defined oxidized phospholipids for prevention and treatment of atherosclerosis
EP1364396A4 (en) 2001-02-05 2005-08-31 Becton Dickinson Co MICROVORSPRUNGSARRAY AND METHOD FOR THE PRODUCTION OF A MICROVORPHUNGS
US20050057792A1 (en) * 2003-09-12 2005-03-17 Shen-Ping Wang Method of forming a micromechanical structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01130529A (ja) * 1987-10-22 1989-05-23 Siemens Ag チタン/窒化チタン層上のタングステンのもどしエツチング方法
JPH0487332A (ja) * 1990-07-31 1992-03-19 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0555220A (ja) * 1991-08-26 1993-03-05 Nec Corp 半導体装置の製造方法
JPH06252106A (ja) * 1993-03-01 1994-09-09 Hitachi Ltd 非晶質シリコン膜のドライエッチング方法及び該方法を用いて作製した薄膜トランジスタ
JPH0888215A (ja) * 1994-09-19 1996-04-02 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001059944A (ja) * 1999-08-23 2001-03-06 Seiko Epson Corp 光変調デバイス及び表示装置
US20040100677A1 (en) * 2000-12-07 2004-05-27 Reflectivity, Inc., A California Corporation Spatial light modulators with light blocking/absorbing areas

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017535981A (ja) * 2014-09-17 2017-11-30 インテル・コーポレーション シリコン貫通ビア(tsv)を使用したマイクロホンデバイスが一体化されているダイ
US10455308B2 (en) 2014-09-17 2019-10-22 Intel Corporation Die with integrated microphone device using through-silicon vias (TSVs)

Also Published As

Publication number Publication date
TW200605192A (en) 2006-02-01
GB0703252D0 (en) 2007-03-28
GB2431129A (en) 2007-04-18
US7183215B2 (en) 2007-02-27
US20060016784A1 (en) 2006-01-26
GB2431129B (en) 2009-08-12
WO2006019572A1 (en) 2006-02-23
TWI368257B (en) 2012-07-11
DE112005001713B4 (de) 2012-04-12
DE112005001713T5 (de) 2007-06-14
JP4749422B2 (ja) 2011-08-17

Similar Documents

Publication Publication Date Title
US10049891B1 (en) Selective in situ cobalt residue removal
TWI658509B (zh) 用於tsv/mems/功率元件蝕刻的化學物質
JP2604631B2 (ja) 半導体装置の製造方法
KR100386622B1 (ko) 듀얼 다마신 배선 형성방법
US9224615B2 (en) Noble gas bombardment to reduce scallops in bosch etching
US20040178171A1 (en) Sloped trench etching process
JP4749422B2 (ja) 静電的に引きつけられるイオンによるエッチング
US20040055995A1 (en) Notch-free etching of high aspect SOI structures using alternating deposition and etching and pulsed plasma
WO1999067443A9 (en) Methods for etching an aluminum-containing layer
US5893758A (en) Etching method for reducing cusping at openings
EP2015352A2 (en) Photon induced etching of copper
TW567530B (en) Manufacturing method semiconductor integrated circuit including simultaneous formation of via hole reaching metal wiring and concave groove in interlayer film and semiconductor integrated circuit manufactured with the manufacturing method
US7288476B2 (en) Controlled dry etch of a film
JP5161461B2 (ja) プラズマ処理システムにおける選択性の制御方法
KR100386621B1 (ko) 듀얼 다마신 배선 형성방법
US8318606B2 (en) Dielectric etching
CN101764081A (zh) 连接孔的制造方法
JP2005197692A (ja) 半導体素子のデュアルダマシンパターン形成方法
KR102355416B1 (ko) 구리 패터닝을 위한 플라즈마 에칭
US20140374885A1 (en) Narrow gap device with parallel releasing structure
TW202029368A (zh) 在半導體裝置中形成孔結構的方法
KR20030097622A (ko) 반도체 기판의 바이어 또는 리세스 충전 방법
WO2004013038A3 (en) Etch stop control for mems device formation
TWI839885B (zh) 形成半導體裝置的方法
KR20190076910A (ko) 텅스텐 층을 에칭하는 방법들

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100708

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101116

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110107

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110308

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110517

R150 Certificate of patent or registration of utility model

Ref document number: 4749422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250