JP2000058643A - プラグの形成方法 - Google Patents
プラグの形成方法Info
- Publication number
- JP2000058643A JP2000058643A JP10225794A JP22579498A JP2000058643A JP 2000058643 A JP2000058643 A JP 2000058643A JP 10225794 A JP10225794 A JP 10225794A JP 22579498 A JP22579498 A JP 22579498A JP 2000058643 A JP2000058643 A JP 2000058643A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- gas
- plug
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
Abstract
(57)【要約】
【課題】 良好な形状で微細なプラグを形成することが
でき、残渣の低減を図るとともに、プラグの形成プロセ
スのスリム化を図ることができるプラグの形成方法を提
供する。 【解決手段】 Ｓｉ基板１上に層間絶縁膜２を成膜し、
層間絶縁膜２にコンタクトホール４を形成する。コンタ
クトホール４の底面および側壁を覆うようにして層間絶
縁膜２上にＴｉ／ＴｉＮ膜からなる密着層５を形成す
る。成膜チャンバー内において全面にＷ膜６を成膜した
後、この成膜チャンバー内にエッチングガスとして強い
還元作用を有するＣｌＦ3 ガスを供給し、このガスを用
いたガスエッチングにより、Ｗ膜６および密着層５のエ
ッチバックを行う。これによって、コンタクトホール４
の内部に密着層５を下地としたＷからなるコンタクトプ
ラグ７を形成する。
でき、残渣の低減を図るとともに、プラグの形成プロセ
スのスリム化を図ることができるプラグの形成方法を提
供する。 【解決手段】 Ｓｉ基板１上に層間絶縁膜２を成膜し、
層間絶縁膜２にコンタクトホール４を形成する。コンタ
クトホール４の底面および側壁を覆うようにして層間絶
縁膜２上にＴｉ／ＴｉＮ膜からなる密着層５を形成す
る。成膜チャンバー内において全面にＷ膜６を成膜した
後、この成膜チャンバー内にエッチングガスとして強い
還元作用を有するＣｌＦ3 ガスを供給し、このガスを用
いたガスエッチングにより、Ｗ膜６および密着層５のエ
ッチバックを行う。これによって、コンタクトホール４
の内部に密着層５を下地としたＷからなるコンタクトプ
ラグ７を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、プラグの形成方
法に関し、特に、タングステンからなる接続孔プラグや
コンタクトプラグの形成に適用して好適なものである。
法に関し、特に、タングステンからなる接続孔プラグや
コンタクトプラグの形成に適用して好適なものである。
【０００２】
【従来の技術】近年、半導体素子の微細化に伴い、半導
体装置の製造において多層配線化が進んでいる。これに
より、接続孔プラグやコンタクトプラグ（以下、コンタ
クトプラグと総称する）の形成の工程が増加しており、
半導体装置の製造におけるプロセスの複雑化が進んでい
る。
体装置の製造において多層配線化が進んでいる。これに
より、接続孔プラグやコンタクトプラグ（以下、コンタ
クトプラグと総称する）の形成の工程が増加しており、
半導体装置の製造におけるプロセスの複雑化が進んでい
る。
【０００３】このコンタクトプラグの形成方法につい
て、以下に具体的に説明する。
て、以下に具体的に説明する。
【０００４】すなわち、図６に示すように、まず、Ｓｉ
基板１０１上にＳｉＯ2 膜からなる層間絶縁膜１０２を
成膜した後、この層間絶縁膜１０２上に所定形状のレジ
ストパターン（図示せず）を形成する。次に、このレジ
ストパターンをマスクとして、反応性イオンエッチング
（ＲＩＥ）法により層間絶縁膜１０２をエッチングする
ことにより、コンタクトホール１０３を形成する。その
後、レジストパターンを除去する。次に、層間絶縁膜１
０２上に、コンタクトホール１０３の側壁および底面を
覆うようにして、チタン（Ｔｉ）膜および窒化チタン
（ＴｉＮ）膜を順次成膜することにより、Ｔｉ／ＴｉＮ
膜からなる密着層１０４を形成する。次に、成膜チャン
バー（図示せず）内において、ブランケットタングステ
ン化学気相成長（ブランケットＷ−ＣＶＤ）法により、
コンタクトホール１０３の内部を埋め込むようにして、
層間絶縁膜１０２上の全面にＷ膜１０５を成膜する。
基板１０１上にＳｉＯ2 膜からなる層間絶縁膜１０２を
成膜した後、この層間絶縁膜１０２上に所定形状のレジ
ストパターン（図示せず）を形成する。次に、このレジ
ストパターンをマスクとして、反応性イオンエッチング
（ＲＩＥ）法により層間絶縁膜１０２をエッチングする
ことにより、コンタクトホール１０３を形成する。その
後、レジストパターンを除去する。次に、層間絶縁膜１
０２上に、コンタクトホール１０３の側壁および底面を
覆うようにして、チタン（Ｔｉ）膜および窒化チタン
（ＴｉＮ）膜を順次成膜することにより、Ｔｉ／ＴｉＮ
膜からなる密着層１０４を形成する。次に、成膜チャン
バー（図示せず）内において、ブランケットタングステ
ン化学気相成長（ブランケットＷ−ＣＶＤ）法により、
コンタクトホール１０３の内部を埋め込むようにして、
層間絶縁膜１０２上の全面にＷ膜１０５を成膜する。
【０００５】次に、図７に示すように、Ｓｉ基板１０１
をエッチングチャンバー（図示せず）内に搬入し、エッ
チングガスとして六フッ化硫黄（ＳＦ6 ）ガスを用いた
ＲＩＥ法により、Ｗ膜１０５のエッチバックを行う。
をエッチングチャンバー（図示せず）内に搬入し、エッ
チングガスとして六フッ化硫黄（ＳＦ6 ）ガスを用いた
ＲＩＥ法により、Ｗ膜１０５のエッチバックを行う。
【０００６】次に、図８に示すように、エッチングガス
としてＣｌ2 ガスを用いたＲＩＥ法により、層間絶縁膜
１０２の上面が露出するまで密着層１０４のエッチバッ
クを行う。これにより、コンタクトホール１０３の内部
にＴｉ／ＴｉＮ膜からなる密着層１０４を下地としたＷ
からなるコンタクトプラグ１０６が形成される。
としてＣｌ2 ガスを用いたＲＩＥ法により、層間絶縁膜
１０２の上面が露出するまで密着層１０４のエッチバッ
クを行う。これにより、コンタクトホール１０３の内部
にＴｉ／ＴｉＮ膜からなる密着層１０４を下地としたＷ
からなるコンタクトプラグ１０６が形成される。
【０００７】
【発明が解決しようとする課題】しかしながら、上述の
従来のコンタクトプラグの形成においては次のような問
題があった。すなわち、上述したように、コンタクトプ
ラグ１０６を形成する際には、ブランケットＷ−ＣＶＤ
法によりＷ膜１０５を成膜する前に、Ｔｉ／ＴｉＮ膜と
いった密着層１０４を形成する必要がある。しかも、こ
の密着層１０４の構造は、上述のＴｉ／ＴｉＮ膜以外に
も、採用する工程によって多種類にわたってしまう。そ
のため、エッチバック工程においては、このような多種
類にわたる密着層に対応しつつ、Ｗ膜および密着層とい
った複数層のエッチバックを行う必要があった。
従来のコンタクトプラグの形成においては次のような問
題があった。すなわち、上述したように、コンタクトプ
ラグ１０６を形成する際には、ブランケットＷ−ＣＶＤ
法によりＷ膜１０５を成膜する前に、Ｔｉ／ＴｉＮ膜と
いった密着層１０４を形成する必要がある。しかも、こ
の密着層１０４の構造は、上述のＴｉ／ＴｉＮ膜以外に
も、採用する工程によって多種類にわたってしまう。そ
のため、エッチバック工程においては、このような多種
類にわたる密着層に対応しつつ、Ｗ膜および密着層とい
った複数層のエッチバックを行う必要があった。
【０００８】また、本発明者が独自に得た知見によれ
ば、密着層１０４をエッチングする場合、エッチングチ
ャンバー内に残留しているフッ素（Ｆ）の影響により、
図７に示すようなフッ化チタン（ＴｉＦx ）などの反応
生成物１０７が形成され、残ってしまう。このＴｉＦx
などの反応生成物１０７は、図８に示すような層間絶縁
膜１０２上のエッチング残渣１０８の発生の原因とな
り、このエッチング残渣１０８はさらに上層に形成され
る配線における信頼性の低下の要因となっていた。
ば、密着層１０４をエッチングする場合、エッチングチ
ャンバー内に残留しているフッ素（Ｆ）の影響により、
図７に示すようなフッ化チタン（ＴｉＦx ）などの反応
生成物１０７が形成され、残ってしまう。このＴｉＦx
などの反応生成物１０７は、図８に示すような層間絶縁
膜１０２上のエッチング残渣１０８の発生の原因とな
り、このエッチング残渣１０８はさらに上層に形成され
る配線における信頼性の低下の要因となっていた。
【０００９】また、コンタクトプラグ１０６の形成にお
いては、Ｗ膜１０５の成膜の工程、すなわちコンタクト
ホール１０３の内部へのＷの埋め込みの工程と、Ｗ膜１
０５のエッチバックの工程とを、それぞれ別々のチャン
バー内で行っている。そのため、コンタクトプラグの形
成プロセスの複雑化を招いていた。
いては、Ｗ膜１０５の成膜の工程、すなわちコンタクト
ホール１０３の内部へのＷの埋め込みの工程と、Ｗ膜１
０５のエッチバックの工程とを、それぞれ別々のチャン
バー内で行っている。そのため、コンタクトプラグの形
成プロセスの複雑化を招いていた。
【００１０】したがって、この発明の目的は、良好な形
状で微細なプラグを形成しつつ、プラグの形成の際に生
じる残渣の低減を図ることができ、上層に配線が形成さ
れる場合に、その信頼性の向上を図ることができるプラ
グの形成方法を提供することにある。
状で微細なプラグを形成しつつ、プラグの形成の際に生
じる残渣の低減を図ることができ、上層に配線が形成さ
れる場合に、その信頼性の向上を図ることができるプラ
グの形成方法を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、基板上の絶縁膜に開口を形成する工程
と、開口に埋め込むようにして導電膜を成膜する工程
と、導電膜をエッチバックすることにより、開口の内部
に導電膜を残す工程とを有するプラグの形成方法におい
て、導電膜のエッチバックを、少なくとも三フッ化塩素
ガスを含むエッチングガスを用いて行うようにしたこと
を特徴とするものである。
に、この発明は、基板上の絶縁膜に開口を形成する工程
と、開口に埋め込むようにして導電膜を成膜する工程
と、導電膜をエッチバックすることにより、開口の内部
に導電膜を残す工程とを有するプラグの形成方法におい
て、導電膜のエッチバックを、少なくとも三フッ化塩素
ガスを含むエッチングガスを用いて行うようにしたこと
を特徴とするものである。
【００１２】この発明において、プラグの形成プロセス
のスリム化を図るため、典型的には、導電膜のエッチバ
ックを、導電膜の成膜を行うための成膜室で行うように
する。また、この発明において、好適には、成膜室で導
電膜を成膜した後、導電膜のエッチバックを、同一の成
膜室内において連続的に行う。
のスリム化を図るため、典型的には、導電膜のエッチバ
ックを、導電膜の成膜を行うための成膜室で行うように
する。また、この発明において、好適には、成膜室で導
電膜を成膜した後、導電膜のエッチバックを、同一の成
膜室内において連続的に行う。
【００１３】この発明において、導電膜は、典型的に
は、タングステンまたは多結晶シリコンからなる。
は、タングステンまたは多結晶シリコンからなる。
【００１４】この発明において、多層配線を形成するた
めに、典型的には、導電膜のエッチバックを行った後、
配線を、開口の内部の導電膜に接続されるように形成す
る。
めに、典型的には、導電膜のエッチバックを行った後、
配線を、開口の内部の導電膜に接続されるように形成す
る。
【００１５】この発明において、好適には、導電膜を化
学気相成長（ＣＶＤ）法により成膜する。具体的には、
タングステンからなる導電膜を成膜する場合には、ブラ
ンケットタングステン化学気相成長法を用いる。
学気相成長（ＣＶＤ）法により成膜する。具体的には、
タングステンからなる導電膜を成膜する場合には、ブラ
ンケットタングステン化学気相成長法を用いる。
【００１６】上述のように構成されたこの発明によるプ
ラグの形成方法によれば、導電膜のエッチバックを、少
なくとも三フッ化塩素を含んだエッチングガスを用いて
行うようにしていることにより、エッチング残渣の低減
を図ることができる。
ラグの形成方法によれば、導電膜のエッチバックを、少
なくとも三フッ化塩素を含んだエッチングガスを用いて
行うようにしていることにより、エッチング残渣の低減
を図ることができる。
【００１７】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
【００１８】まず、この発明の第１の実施形態によるコ
ンタクトプラグの形成方法について説明する。図１〜図
３は、この第１の実施形態によるコンタクトプラグの形
成方法を示す。
ンタクトプラグの形成方法について説明する。図１〜図
３は、この第１の実施形態によるコンタクトプラグの形
成方法を示す。
【００１９】この第１の実施形態によるコンタクトプラ
グの形成方法においては、まず、図１Ａに示すように、
例えば、枚葉式のプラズマＣＶＤ装置（図示せず）にお
いて、Ｓｉ基板１上にＳｉＯ2 膜からなる層間絶縁膜２
を成膜する。この層間絶縁膜２の膜厚は例えば６００ｎ
ｍである。また、この層間絶縁膜２の成膜におけるＣＶ
Ｄ条件の一例を挙げると、プロセスガスとして、テトラ
エトキシシラン（ＴＥＯＳ、Ｓｉ（Ｏ−Ｃ2 Ｈ5 ）4 ）
ガス、ヘリウム（Ｈｅ）ガスおよび酸素（Ｏ2）ガスを
用いて、それらの流量をそれぞれ９５０ｓｃｃｍ、５５
０ｓｃｃｍおよび８５０ｓｃｃｍとし、圧力を６６５Ｐ
ａ、基板加熱温度を４００℃、ＲＦパワーを６００Ｗ、
ＬＦパワーを１５０Ｗとする。
グの形成方法においては、まず、図１Ａに示すように、
例えば、枚葉式のプラズマＣＶＤ装置（図示せず）にお
いて、Ｓｉ基板１上にＳｉＯ2 膜からなる層間絶縁膜２
を成膜する。この層間絶縁膜２の膜厚は例えば６００ｎ
ｍである。また、この層間絶縁膜２の成膜におけるＣＶ
Ｄ条件の一例を挙げると、プロセスガスとして、テトラ
エトキシシラン（ＴＥＯＳ、Ｓｉ（Ｏ−Ｃ2 Ｈ5 ）4 ）
ガス、ヘリウム（Ｈｅ）ガスおよび酸素（Ｏ2）ガスを
用いて、それらの流量をそれぞれ９５０ｓｃｃｍ、５５
０ｓｃｃｍおよび８５０ｓｃｃｍとし、圧力を６６５Ｐ
ａ、基板加熱温度を４００℃、ＲＦパワーを６００Ｗ、
ＬＦパワーを１５０Ｗとする。
【００２０】次に、図１Ｂに示すように、全面にレジス
ト層３を塗布した後、例えばエキシマステッパーにより
例えば０．３μｍ径のコンタクトホールパターンを形成
する。次に、このパターンニングされたレジスト層３を
マスクとして、例えばＲＩＥ法によりＳｉ基板１の表面
が露出するまで層間絶縁膜２をエッチングすることによ
り、層間絶縁膜２の部分にコンタクトホール４を形成す
る。その後、レジスト層３を剥離する。
ト層３を塗布した後、例えばエキシマステッパーにより
例えば０．３μｍ径のコンタクトホールパターンを形成
する。次に、このパターンニングされたレジスト層３を
マスクとして、例えばＲＩＥ法によりＳｉ基板１の表面
が露出するまで層間絶縁膜２をエッチングすることによ
り、層間絶縁膜２の部分にコンタクトホール４を形成す
る。その後、レジスト層３を剥離する。
【００２１】次に、図２Ａに示すように、例えばロング
スロースパッタリング(Long-throwSputtering) 法によ
り、コンタクトホール４の底面および側壁を覆うように
して、層間絶縁膜２の全面にＴｉ膜およびＴｉＮ膜を順
次成膜することにより、Ｔｉ／ＴｉＮ膜からなる密着層
５を形成する。ここで、Ｔｉ膜の膜厚は例えば１０ｎｍ
であり、ＴｉＮ膜の膜厚は例えば４０ｎｍである。
スロースパッタリング(Long-throwSputtering) 法によ
り、コンタクトホール４の底面および側壁を覆うように
して、層間絶縁膜２の全面にＴｉ膜およびＴｉＮ膜を順
次成膜することにより、Ｔｉ／ＴｉＮ膜からなる密着層
５を形成する。ここで、Ｔｉ膜の膜厚は例えば１０ｎｍ
であり、ＴｉＮ膜の膜厚は例えば４０ｎｍである。
【００２２】次に、図２Ｂに示すように、Ｓｉ基板１を
成膜チャンバー（図示せず）内に搬入した後、例えばブ
ランケットＷ−ＣＶＤ法により、密着層５上にＷ膜６を
成膜する。このＷ膜６の膜厚は例えば６００ｎｍであ
る。ここで、このＷ膜６の成膜におけるＣＶＤ条件の一
例を挙げると、プロセスガスとしてＷＦ6 ガスと水素
（Ｈ2 ）ガスとを用い、それらの流量をそれぞれ８０ｓ
ｃｃｍ、１０００ｓｃｃｍとし、キャリアガスとしてア
ルゴン（Ａｒ）ガスを用い、その流量を５００ｓｃｃｍ
とし、圧力を１００６００Ｐａ、基板加熱温度を４５０
℃とする。
成膜チャンバー（図示せず）内に搬入した後、例えばブ
ランケットＷ−ＣＶＤ法により、密着層５上にＷ膜６を
成膜する。このＷ膜６の膜厚は例えば６００ｎｍであ
る。ここで、このＷ膜６の成膜におけるＣＶＤ条件の一
例を挙げると、プロセスガスとしてＷＦ6 ガスと水素
（Ｈ2 ）ガスとを用い、それらの流量をそれぞれ８０ｓ
ｃｃｍ、１０００ｓｃｃｍとし、キャリアガスとしてア
ルゴン（Ａｒ）ガスを用い、その流量を５００ｓｃｃｍ
とし、圧力を１００６００Ｐａ、基板加熱温度を４５０
℃とする。
【００２３】次に、Ｗ膜６の成膜後、Ｗ膜６の成膜を行
った成膜チャンバー内に三フッ化塩素（ＣｌＦ3 ）ガス
を供給する。ＣｌＦ3 ガスは強い還元性を有するガスで
あり、このＣｌＦ3 ガスをエッチングガスとして、図３
Ａに示すように、Ｗ膜６および密着層５のエッチバック
を順次行う。ここで、このエッチバック条件の一例を挙
げると、ＣｌＦ3 ガスの流量を５００ｓｃｃｍ、圧力を
１３３Ｐａ、基板加熱温度を２５０℃とし、エッチング
時間を６０秒とする。このとき、ＳｉＯ2 はＣｌＦ3 ガ
スによってほとんどエッチングされないので、層間絶縁
膜２上の反応生成物のみを除去することができ、層間絶
縁膜２上に残渣が残されることがない。
った成膜チャンバー内に三フッ化塩素（ＣｌＦ3 ）ガス
を供給する。ＣｌＦ3 ガスは強い還元性を有するガスで
あり、このＣｌＦ3 ガスをエッチングガスとして、図３
Ａに示すように、Ｗ膜６および密着層５のエッチバック
を順次行う。ここで、このエッチバック条件の一例を挙
げると、ＣｌＦ3 ガスの流量を５００ｓｃｃｍ、圧力を
１３３Ｐａ、基板加熱温度を２５０℃とし、エッチング
時間を６０秒とする。このとき、ＳｉＯ2 はＣｌＦ3 ガ
スによってほとんどエッチングされないので、層間絶縁
膜２上の反応生成物のみを除去することができ、層間絶
縁膜２上に残渣が残されることがない。
【００２４】以上のようにして、図３Ｂに示すように、
コンタクトホール４の内部に密着層５を下地としたＷか
らなるコンタクトプラグ７が形成される。
コンタクトホール４の内部に密着層５を下地としたＷか
らなるコンタクトプラグ７が形成される。
【００２５】その後、層間絶縁膜２上の残渣、および層
間絶縁膜２の上面とコンタクトプラグの上面との段差、
いわゆるプラグロス(Plug Loss) の評価を行った。この
評価の結果、残渣については見られず、コンタクトプラ
グの形成が良好に行われたことが確認され、また、プラ
グロスについても、Ｓｉ基板１上の端部のコンタクトプ
ラグと、中央部のコンタクトプラグとにおいてそれぞれ
１００ｎｍ以下といった結果が得られた。
間絶縁膜２の上面とコンタクトプラグの上面との段差、
いわゆるプラグロス(Plug Loss) の評価を行った。この
評価の結果、残渣については見られず、コンタクトプラ
グの形成が良好に行われたことが確認され、また、プラ
グロスについても、Ｓｉ基板１上の端部のコンタクトプ
ラグと、中央部のコンタクトプラグとにおいてそれぞれ
１００ｎｍ以下といった結果が得られた。
【００２６】また、コンタクトプラグ７の形成後、配線
を形成する場合には、層間絶縁膜２の全面に、例えばス
パッタリング法によりＡｌ膜（図示せず）を形成した
後、このＡｌ膜を少なくともコンタクトプラグ７に接続
される配線形状にパターンニングすることにより、Ａｌ
配線（図示せず）を形成する。その後、上述と同様にし
て、層間絶縁膜、コンタクトホール（接続孔）およびＡ
ｌ配線などの形成を順次繰り返すことによって、多層配
線を形成し、これにより所望の半導体装置が製造され
る。
を形成する場合には、層間絶縁膜２の全面に、例えばス
パッタリング法によりＡｌ膜（図示せず）を形成した
後、このＡｌ膜を少なくともコンタクトプラグ７に接続
される配線形状にパターンニングすることにより、Ａｌ
配線（図示せず）を形成する。その後、上述と同様にし
て、層間絶縁膜、コンタクトホール（接続孔）およびＡ
ｌ配線などの形成を順次繰り返すことによって、多層配
線を形成し、これにより所望の半導体装置が製造され
る。
【００２７】以上説明したように、この第１の実施形態
によれば、強い還元作用を有するＣｌＦ3 ガスをエッチ
ングガスとして用いて、ガスエッチングによるエッチバ
ックを行っていることにより、エッチング残渣の低減を
図ることができるので、上層に形成される配線に、エッ
チング残渣による悪影響が及ぼされることがなくなり、
配線信頼性の向上を図ることができる。また、ＣｌＦ3
ガスが強い還元作用を有するガスであることにより、従
来のＲＩＥ法によるエッチバックのようにプラズマを用
いる必要がないので、プラズマダメージを無くすことが
できる。また、Ｗ膜６の成膜とエッチバックとを同一の
チャンバー内で行っていることにより、Ｗ膜６の形成直
後に連続的にエッチバックを行うことができるので、コ
ンタクトプラグ７の形成プロセスのスリム化を図ること
ができる。また、成膜装置とエッチング装置、あるいは
成膜チャンバーとエッチングチャンバーとを、１つの装
置あるいは１つのチャンバーにまとめることができるの
で、装置台数の削減を図ることができる。
によれば、強い還元作用を有するＣｌＦ3 ガスをエッチ
ングガスとして用いて、ガスエッチングによるエッチバ
ックを行っていることにより、エッチング残渣の低減を
図ることができるので、上層に形成される配線に、エッ
チング残渣による悪影響が及ぼされることがなくなり、
配線信頼性の向上を図ることができる。また、ＣｌＦ3
ガスが強い還元作用を有するガスであることにより、従
来のＲＩＥ法によるエッチバックのようにプラズマを用
いる必要がないので、プラズマダメージを無くすことが
できる。また、Ｗ膜６の成膜とエッチバックとを同一の
チャンバー内で行っていることにより、Ｗ膜６の形成直
後に連続的にエッチバックを行うことができるので、コ
ンタクトプラグ７の形成プロセスのスリム化を図ること
ができる。また、成膜装置とエッチング装置、あるいは
成膜チャンバーとエッチングチャンバーとを、１つの装
置あるいは１つのチャンバーにまとめることができるの
で、装置台数の削減を図ることができる。
【００２８】次に、この発明の第２の実施形態によるコ
ンタクトプラグの形成方法について説明する。図４、図
５はこの第２の実施形態によるコンタクトプラグの形成
方法を示す。
ンタクトプラグの形成方法について説明する。図４、図
５はこの第２の実施形態によるコンタクトプラグの形成
方法を示す。
【００２９】この第２の実施形態によるコンタクトプラ
グの形成方法においては、まず、図４Ａに示すように、
例えば減圧ＣＶＤ法により、Ｓｉ基板１上に例えばＳｉ
Ｏ2膜からなる層間絶縁膜１１を成膜する。この層間絶
縁膜１１の成膜におけるＣＶＤ条件の一例を挙げると、
プロセスガスとしてＴＥＯＳガスを用い、その流量を１
５０ｓｃｃｍとし、圧力を５０Ｐａ、基板加熱温度を７
００℃とする。次に、第１の実施形態と同様にして、層
間絶縁膜１１にコンタクトホール４を形成する。
グの形成方法においては、まず、図４Ａに示すように、
例えば減圧ＣＶＤ法により、Ｓｉ基板１上に例えばＳｉ
Ｏ2膜からなる層間絶縁膜１１を成膜する。この層間絶
縁膜１１の成膜におけるＣＶＤ条件の一例を挙げると、
プロセスガスとしてＴＥＯＳガスを用い、その流量を１
５０ｓｃｃｍとし、圧力を５０Ｐａ、基板加熱温度を７
００℃とする。次に、第１の実施形態と同様にして、層
間絶縁膜１１にコンタクトホール４を形成する。
【００３０】次に、Ｓｉ基板１を成膜チャンバー（図示
せず）内に搬入した後、図４Ｂに示すように、例えばＣ
ＶＤ法により、コンタクトホール４の内部に埋め込むよ
うにして、層間絶縁膜１１の全面に、例えばＰなどの不
純物がドープされた多結晶Ｓｉ膜１２を成膜する。ここ
で、多結晶Ｓｉ膜１２の成膜におけるＣＶＤ条件の一例
を挙げると、プロセスガスとして、シラン（ＳｉＨ4 ）
と１％に希釈されたホスフィン（ＰＨ3 ）ガスとの混合
ガスを用い、それらの流量をそれぞれ１０００ｓｃｃ
ｍ、５０ｓｃｃｍとし、圧力を６５Ｐａ、基板加熱温度
を５５０℃とする。
せず）内に搬入した後、図４Ｂに示すように、例えばＣ
ＶＤ法により、コンタクトホール４の内部に埋め込むよ
うにして、層間絶縁膜１１の全面に、例えばＰなどの不
純物がドープされた多結晶Ｓｉ膜１２を成膜する。ここ
で、多結晶Ｓｉ膜１２の成膜におけるＣＶＤ条件の一例
を挙げると、プロセスガスとして、シラン（ＳｉＨ4 ）
と１％に希釈されたホスフィン（ＰＨ3 ）ガスとの混合
ガスを用い、それらの流量をそれぞれ１０００ｓｃｃ
ｍ、５０ｓｃｃｍとし、圧力を６５Ｐａ、基板加熱温度
を５５０℃とする。
【００３１】この多結晶Ｓｉ膜１２の形成後に、第１の
実施形態と同様にして、成膜チャンバー内に、ＣｌＦ3
ガスをエッチングガスとして供給することにより、多結
晶Ｓｉ膜１２のエッチバックを行う。これにより、多結
晶Ｓｉ膜１２からなるコンタクトプラグ１３が形成され
る。その他のことについては第１の実施形態と同様であ
るので、説明を省略する。
実施形態と同様にして、成膜チャンバー内に、ＣｌＦ3
ガスをエッチングガスとして供給することにより、多結
晶Ｓｉ膜１２のエッチバックを行う。これにより、多結
晶Ｓｉ膜１２からなるコンタクトプラグ１３が形成され
る。その他のことについては第１の実施形態と同様であ
るので、説明を省略する。
【００３２】上述のようにして形成されたコンタクトプ
ラグ１３の形成後、層間絶縁膜１１上の残渣の評価を行
ったところ、残渣は見られず、良好なコンタクトプラグ
が形成されたことが確認された。
ラグ１３の形成後、層間絶縁膜１１上の残渣の評価を行
ったところ、残渣は見られず、良好なコンタクトプラグ
が形成されたことが確認された。
【００３３】また、コンタクトプラグ１３の形成後、さ
らに上層に配線を形成する場合、第１の実施形態と同様
にして、例えばＡｌ膜（図示せず）を形成し、このＡｌ
膜を配線形状にパターンニングすることにより、層間絶
縁膜１１上にコンタクトプラグ１３に接続されたＡｌ配
線を形成する。その後、上述と同様にして層間絶縁膜、
コンタクトホール（接続孔）、コンタクトプラグおよび
配線を順次繰り返して形成することにより、多層配線が
形成される。
らに上層に配線を形成する場合、第１の実施形態と同様
にして、例えばＡｌ膜（図示せず）を形成し、このＡｌ
膜を配線形状にパターンニングすることにより、層間絶
縁膜１１上にコンタクトプラグ１３に接続されたＡｌ配
線を形成する。その後、上述と同様にして層間絶縁膜、
コンタクトホール（接続孔）、コンタクトプラグおよび
配線を順次繰り返して形成することにより、多層配線が
形成される。
【００３４】この第２の実施形態においては、第１の実
施形態と同様の効果を得ることができる。
施形態と同様の効果を得ることができる。
【００３５】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００３６】例えば、上述の実施形態において挙げた数
値、プロセスガス、密着層の構造はあくまでも例に過ぎ
ず、必要に応じてこれと異なる数値、プロセスガス、密
着層の構造を用いてもよい。
値、プロセスガス、密着層の構造はあくまでも例に過ぎ
ず、必要に応じてこれと異なる数値、プロセスガス、密
着層の構造を用いてもよい。
【００３７】
【発明の効果】以上説明したように、この発明によれ
ば、導電膜のエッチバックを、少なくとも三フッ化塩素
ガスを含むエッチングガスを用いて行うようにしている
ことにより、良好な形状で微細なプラグを形成しつつ、
プラグの形成の際に生じる残渣の低減を図ることがで
き、上層に配線が形成される場合に、その信頼性の向上
を図ることができる。
ば、導電膜のエッチバックを、少なくとも三フッ化塩素
ガスを含むエッチングガスを用いて行うようにしている
ことにより、良好な形状で微細なプラグを形成しつつ、
プラグの形成の際に生じる残渣の低減を図ることがで
き、上層に配線が形成される場合に、その信頼性の向上
を図ることができる。
【図１】この発明の第１の実施形態によるコンタクトプ
ラグの形成方法を説明するための断面図である。
ラグの形成方法を説明するための断面図である。
【図２】この発明の第１の実施形態によるコンタクトプ
ラグの形成方法を説明するための断面図である。
ラグの形成方法を説明するための断面図である。
【図３】この発明の第１の実施形態によるコンタクトプ
ラグの形成方法を説明するための断面図である。
ラグの形成方法を説明するための断面図である。
【図４】この発明の第２の実施形態によるコンタクトプ
ラグの形成方法を説明するための断面図である。
ラグの形成方法を説明するための断面図である。
【図５】この発明の第２の実施形態によるコンタクトプ
ラグの形成方法を説明するための断面図である。
ラグの形成方法を説明するための断面図である。
【図６】従来技術におけるコンタクトプラグの形成方法
を説明するための断面図である。
を説明するための断面図である。
【図７】従来技術におけるコンタクトプラグの形成方法
およびその問題点を説明するための断面図である。
およびその問題点を説明するための断面図である。
【図８】従来技術におけるコンタクトプラグの形成方法
およびその問題点を説明するための断面図である。
およびその問題点を説明するための断面図である。
１・・・Ｓｉ基板、２、１１・・・層間絶縁膜、４・・
・コンタクトホール、５・・・密着層、６・・・Ｗ膜、
７、１３・・・コンタクトプラグ、１２・・・多結晶Ｓ
ｉ膜
・コンタクトホール、５・・・密着層、６・・・Ｗ膜、
７、１３・・・コンタクトプラグ、１２・・・多結晶Ｓ
ｉ膜
フロントページの続き Ｆターム(参考） 4M104 AA01 BB01 BB02 BB18 CC01 DD08 DD16 DD19 DD37 DD44 DD45 DD65 HH14 5F004 AA06 AA11 BB18 BD04 CA02 CA04 CB11 DA00 DB02 DB10 EA27 5F033 AA02 AA04 AA15 AA25 AA29 AA64 AA66 BA02 BA12 BA15 BA25 DA05 DA07 DA14 DA15 DA35 EA02 EA03 EA25
Claims (4)
- 【請求項１】 基板上の絶縁膜に開口を形成する工程
と、 上記開口に埋め込むようにして導電膜を成膜する工程
と、 上記導電膜をエッチバックすることにより、上記開口の
内部に上記導電膜を残す工程とを有するプラグの形成方
法において、 上記導電膜のエッチバックを、少なくとも三フッ化塩素
ガスを含むエッチングガスを用いて行うようにしたこと
を特徴とするプラグの形成方法。 - 【請求項２】 上記エッチバックを、上記導電膜の成膜
を行うための成膜室で行うようにしたことを特徴とする
請求項１記載のプラグの形成方法。 - 【請求項３】 上記導電膜が、タングステンまたは多結
晶シリコンからなることを特徴とする請求項１記載のプ
ラグの形成方法。 - 【請求項４】 上記導電膜を化学気相成長法により成膜
するようにしたことを特徴とする請求項１記載のプラグ
の形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10225794A JP2000058643A (ja) | 1998-08-10 | 1998-08-10 | プラグの形成方法 |
| TW088113484A TW429527B (en) | 1998-08-10 | 1999-08-06 | Plug fabricating method |
| US09/371,386 US6329285B1 (en) | 1998-08-10 | 1999-08-10 | Plug fabricating method |
| KR1019990032708A KR20000017211A (ko) | 1998-08-10 | 1999-08-10 | 플러그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10225794A JP2000058643A (ja) | 1998-08-10 | 1998-08-10 | プラグの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058643A true JP2000058643A (ja) | 2000-02-25 |
Family
ID=16834893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10225794A Pending JP2000058643A (ja) | 1998-08-10 | 1998-08-10 | プラグの形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6329285B1 (ja) |
| JP (1) | JP2000058643A (ja) |
| KR (1) | KR20000017211A (ja) |
| TW (1) | TW429527B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003151962A (ja) * | 2001-11-14 | 2003-05-23 | Mitsubishi Heavy Ind Ltd | エッチング方法及びエッチング装置 |
| JP2007227698A (ja) * | 2006-02-24 | 2007-09-06 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2010199570A (ja) * | 2009-01-28 | 2010-09-09 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法及び表示装置の作製方法 |
| JP2013032575A (ja) * | 2011-07-06 | 2013-02-14 | Tokyo Electron Ltd | タングステン膜の成膜方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4570204B2 (ja) | 2000-05-31 | 2010-10-27 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| KR100538097B1 (ko) * | 2003-04-24 | 2005-12-21 | 삼성전자주식회사 | 금속막 제조 방법 및 이를 이용한 반도체 장치의 제조 방법 |
| GB2495256B (en) | 2010-06-25 | 2014-07-23 | Anastasios J Tousimis | Integrated processing and critical point drying systems for semiconductor and mems devices |
| KR101256797B1 (ko) | 2012-01-20 | 2013-04-22 | 주식회사 테스 | 반도체소자 제조방법 |
| JP6823533B2 (ja) * | 2017-04-24 | 2021-02-03 | 東京エレクトロン株式会社 | チタンシリサイド領域を形成する方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0414372A3 (en) * | 1989-07-21 | 1991-04-24 | Sony Corporation | Dry etching methods |
| JPH05243218A (ja) * | 1992-02-28 | 1993-09-21 | Nec Corp | 半導体装置の製造方法 |
-
1998
- 1998-08-10 JP JP10225794A patent/JP2000058643A/ja active Pending
-
1999
- 1999-08-06 TW TW088113484A patent/TW429527B/zh not_active IP Right Cessation
- 1999-08-10 US US09/371,386 patent/US6329285B1/en not_active Expired - Fee Related
- 1999-08-10 KR KR1019990032708A patent/KR20000017211A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003151962A (ja) * | 2001-11-14 | 2003-05-23 | Mitsubishi Heavy Ind Ltd | エッチング方法及びエッチング装置 |
| JP2007227698A (ja) * | 2006-02-24 | 2007-09-06 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2010199570A (ja) * | 2009-01-28 | 2010-09-09 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法及び表示装置の作製方法 |
| JP2013032575A (ja) * | 2011-07-06 | 2013-02-14 | Tokyo Electron Ltd | タングステン膜の成膜方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW429527B (en) | 2001-04-11 |
| US6329285B1 (en) | 2001-12-11 |
| KR20000017211A (ko) | 2000-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020072996A (ko) | 금속 플러그 형성방법 | |
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| EP0740336B1 (en) | Method for fabricating semiconductor device having buried contact structure | |
| JP2000058643A (ja) | プラグの形成方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| JP2003508909A (ja) | シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法 | |
| JP2000252359A (ja) | 絶縁膜のエッチング方法および配線層の形成方法 | |
| JP3129251B2 (ja) | コンタクトプラグ形成方法 | |
| JPH05347270A (ja) | 金属プラグの形成方法及びこれに用いるウェハ処理装置 | |
| JP2000299376A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR0167883B1 (ko) | 반도체 소자의 금속 배선 플러그 형성 방법 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JP2002134477A (ja) | 半導体装置の製造方法 | |
| JP3191477B2 (ja) | 配線構造およびその製造方法 | |
| JPH10256185A (ja) | 半導体装置の製造方法、およびその方法に用いるエッチングガス | |
| JPH09232287A (ja) | エッチング方法及びコンタクトプラグ形成方法 | |
| JP2001015494A (ja) | 半導体装置の製造方法およびエッチング方法 | |
| KR20050032435A (ko) | 반도체소자의 플러그 제조 방법 | |
| JPH06112159A (ja) | 半導体装置の製造方法 | |
| KR100480570B1 (ko) | 반도체장치의텅스텐플러그형성방법 | |
| JPH0878363A (ja) | 半導体装置の製造方法 | |
| JP2001210712A (ja) | 半導体装置の製造方法 |