JP2001210712A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001210712A JP2001210712A JP2000020572A JP2000020572A JP2001210712A JP 2001210712 A JP2001210712 A JP 2001210712A JP 2000020572 A JP2000020572 A JP 2000020572A JP 2000020572 A JP2000020572 A JP 2000020572A JP 2001210712 A JP2001210712 A JP 2001210712A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- titanium
- tungsten
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】窒素アニール等の工程を行うことなく、配線プ
ラグ内の組成を均一にする。 【解決手段】コンタクトホール２１の内壁および底面と
絶縁膜上に、ＴｉＮ−Ｔｉ混合薄膜（窒化チタンとチタ
ンとの混合組成の薄膜）３を形成する。この成膜は、純
チタンをターゲットとしたスパッタリング法により、ス
パッタリング雰囲気にアルゴンガスとともに少量の窒素
ガスを導入しながら行う。次に、アルゴンガスに対する
窒素ガスの流量比を上げて同様のスパッタリングを行う
ことにより、窒化チタン膜４を形成する。次に、コンタ
クトホール２１内とシリコン酸化膜２の上に、タングス
テン膜５をＣＶＤ法により堆積する。シリコン酸化膜２
上のタングステン膜５をエッチバックして、タングステ
ンプラグ（配線プラグ）５１を形成する。
ラグ内の組成を均一にする。 【解決手段】コンタクトホール２１の内壁および底面と
絶縁膜上に、ＴｉＮ−Ｔｉ混合薄膜（窒化チタンとチタ
ンとの混合組成の薄膜）３を形成する。この成膜は、純
チタンをターゲットとしたスパッタリング法により、ス
パッタリング雰囲気にアルゴンガスとともに少量の窒素
ガスを導入しながら行う。次に、アルゴンガスに対する
窒素ガスの流量比を上げて同様のスパッタリングを行う
ことにより、窒化チタン膜４を形成する。次に、コンタ
クトホール２１内とシリコン酸化膜２の上に、タングス
テン膜５をＣＶＤ法により堆積する。シリコン酸化膜２
上のタングステン膜５をエッチバックして、タングステ
ンプラグ（配線プラグ）５１を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、配線プラグの形成
工程を含む半導体装置の製造方法に関する。
工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年における半導体集積回路の高密度化
に伴い、配線についても微細化および多層化が進んでい
る。従来の多層配線構造の半導体装置の製造方法では、
下部配線層の上に絶縁膜を形成し、この絶縁膜にフォト
リソグラフィー工程およびドライエッチング工程によっ
てコンタクトホールを形成した後、上部配線層をなすア
ルミニウム（Ａｌ）合金からなる膜をスパッタリング法
により堆積することで、絶縁膜上への薄膜形成と同時に
コンタクトホール内にもアルミニウム合金を埋め込むこ
とが行われていた。
に伴い、配線についても微細化および多層化が進んでい
る。従来の多層配線構造の半導体装置の製造方法では、
下部配線層の上に絶縁膜を形成し、この絶縁膜にフォト
リソグラフィー工程およびドライエッチング工程によっ
てコンタクトホールを形成した後、上部配線層をなすア
ルミニウム（Ａｌ）合金からなる膜をスパッタリング法
により堆積することで、絶縁膜上への薄膜形成と同時に
コンタクトホール内にもアルミニウム合金を埋め込むこ
とが行われていた。
【０００３】しかしながら、微細化が進んでコンタクト
ホールの寸法が著しく小さくなると、通常のスパッタリ
ング法により絶縁膜上への薄膜形成と同時にコンタクト
ホール内にアルミニウム合金を埋める方法では、配線層
間の接続不良が生じやすいという問題がある。そのた
め、近年では、絶縁膜のコンタクトホール内に「配線プ
ラグ」としてタングステン（Ｗ）を存在させる工程（配
線プラグ形成工程）を行った後に、その上にアルミニウ
ム合金薄膜を形成することが行われている。
ホールの寸法が著しく小さくなると、通常のスパッタリ
ング法により絶縁膜上への薄膜形成と同時にコンタクト
ホール内にアルミニウム合金を埋める方法では、配線層
間の接続不良が生じやすいという問題がある。そのた
め、近年では、絶縁膜のコンタクトホール内に「配線プ
ラグ」としてタングステン（Ｗ）を存在させる工程（配
線プラグ形成工程）を行った後に、その上にアルミニウ
ム合金薄膜を形成することが行われている。
【０００４】ここで、配線プラグ形成工程は例えば以下
のようにして行われる。すなわち、コンタクトホールが
形成された絶縁膜上とコンタクトホールの壁面および底
面とに、先ず、タングステンと絶縁膜との密着性を向上
させる密着層として、チタン膜と窒化チタン膜をこの順
に成膜する。この成膜は、純チタンをターゲットとした
スパッタリング法により行い、窒化チタン膜の成膜の際
には、スパッタリング雰囲気に窒素を導入してスパッタ
リングを行う。
のようにして行われる。すなわち、コンタクトホールが
形成された絶縁膜上とコンタクトホールの壁面および底
面とに、先ず、タングステンと絶縁膜との密着性を向上
させる密着層として、チタン膜と窒化チタン膜をこの順
に成膜する。この成膜は、純チタンをターゲットとした
スパッタリング法により行い、窒化チタン膜の成膜の際
には、スパッタリング雰囲気に窒素を導入してスパッタ
リングを行う。
【０００５】次に、この密着層の上に、ＷＦ6 とＨ2 と
ＳｉＨ4 を主たる原料ガスとして用いたＣＶＤ法によ
り、タングステン膜を堆積する。その後、プラズマエッ
チング法により絶縁膜上のタングステン膜を除去して、
コンタクトホール内にのみタングステンを残してタング
ステンプラグとする。このようにしてタングステンプラ
グが形成されたウエハを、プラズマエッチング装置から
取り出してスパッタリング装置内に入れ、ウエハ上面の
タングステンプラグを含む面にアルミニウム合金膜およ
び反射防止膜（窒化チタン等）を順次形成し、フォトリ
ソグラフィーおよびエッチングでパターニングすること
により配線層を形成する。
ＳｉＨ4 を主たる原料ガスとして用いたＣＶＤ法によ
り、タングステン膜を堆積する。その後、プラズマエッ
チング法により絶縁膜上のタングステン膜を除去して、
コンタクトホール内にのみタングステンを残してタング
ステンプラグとする。このようにしてタングステンプラ
グが形成されたウエハを、プラズマエッチング装置から
取り出してスパッタリング装置内に入れ、ウエハ上面の
タングステンプラグを含む面にアルミニウム合金膜およ
び反射防止膜（窒化チタン等）を順次形成し、フォトリ
ソグラフィーおよびエッチングでパターニングすること
により配線層を形成する。
【０００６】
【発明が解決しようとする課題】上記従来技術では、タ
ングステン膜の形成前に、密着層としてチタン膜と窒化
チタン膜をこの順に成膜しているが、コンタクトホール
の底面と壁面との角部には窒化チタンが堆積され難いた
め、この角部にチタン膜が露出した状態となり易い。こ
のような状態になっていると、タングステン膜をＣＶＤ
法で堆積させるときに、活性の高いチタンが原料ガスで
あるＷＦ6 と反応して、コンタクトホールの前記角部に
チタンとタングステンの化合物（ＴｉX ＷY ）が成長す
る恐れがある。その結果、タングステンプラグ内の組成
が均一にならないという問題点がある。
ングステン膜の形成前に、密着層としてチタン膜と窒化
チタン膜をこの順に成膜しているが、コンタクトホール
の底面と壁面との角部には窒化チタンが堆積され難いた
め、この角部にチタン膜が露出した状態となり易い。こ
のような状態になっていると、タングステン膜をＣＶＤ
法で堆積させるときに、活性の高いチタンが原料ガスで
あるＷＦ6 と反応して、コンタクトホールの前記角部に
チタンとタングステンの化合物（ＴｉX ＷY ）が成長す
る恐れがある。その結果、タングステンプラグ内の組成
が均一にならないという問題点がある。
【０００７】この反応を抑制するために従来は、タング
ステン膜の堆積を行う前にウエハを窒素雰囲気下でアニ
ールすることにより、コンタクトホール内で露出してい
るチタンを窒化することが行われており、手間がかかっ
ている。本発明は、このような従来技術の問題点に着目
してなされたものであり、窒素アニール等の工程を行わ
なくても、配線プラグ内の組成が均一になるようにする
ことを課題とする。
ステン膜の堆積を行う前にウエハを窒素雰囲気下でアニ
ールすることにより、コンタクトホール内で露出してい
るチタンを窒化することが行われており、手間がかかっ
ている。本発明は、このような従来技術の問題点に着目
してなされたものであり、窒素アニール等の工程を行わ
なくても、配線プラグ内の組成が均一になるようにする
ことを課題とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、ウエハ上の絶縁膜にコンタクトホールを
形成し、このコンタクトホールの内壁および底面に、窒
化チタンとチタンとの混合組成である第１の薄膜と、窒
化チタン薄膜もしくは窒化チタンとチタンとの混合組成
の薄膜であって第１の薄膜より電気抵抗が大きい第２の
薄膜を、この順に成膜した後、このコンタクトホール内
にタングステンをＣＶＤ法により堆積して配線プラグを
形成する工程を含む半導体装置の製造方法を提供する。
に、本発明は、ウエハ上の絶縁膜にコンタクトホールを
形成し、このコンタクトホールの内壁および底面に、窒
化チタンとチタンとの混合組成である第１の薄膜と、窒
化チタン薄膜もしくは窒化チタンとチタンとの混合組成
の薄膜であって第１の薄膜より電気抵抗が大きい第２の
薄膜を、この順に成膜した後、このコンタクトホール内
にタングステンをＣＶＤ法により堆積して配線プラグを
形成する工程を含む半導体装置の製造方法を提供する。
【０００９】上記第１の薄膜の成膜は、例えば、純チタ
ンをターゲットとしたスパッタリング法により、スパッ
タリング雰囲気にスパッタリングガスとともに少量の窒
素ガスを導入しながら行うことができる。純チタンをタ
ーゲットとしたスパッタリング法により、スパッタリン
グ雰囲気に窒素ガスを導入しないで形成されたチタン膜
の比抵抗は、例えば９０〜１００μΩ・ｃｍとなる。こ
のスパッタリングを、スパッタリング雰囲気に窒素ガス
を導入して行うと、窒素ガスの導入量が少ない場合は窒
化チタンとチタンとの混合組成の薄膜が形成されて、こ
の薄膜の比抵抗はチタン膜の値より大きくなる。また、
窒素ガスの導入量が多くなるにつれて、形成される薄膜
中の窒化チタンの含有率が大きくなり、比抵抗値も大き
くなる。窒素ガスの導入量が所定値以上となると、窒化
チタン膜が形成される。
ンをターゲットとしたスパッタリング法により、スパッ
タリング雰囲気にスパッタリングガスとともに少量の窒
素ガスを導入しながら行うことができる。純チタンをタ
ーゲットとしたスパッタリング法により、スパッタリン
グ雰囲気に窒素ガスを導入しないで形成されたチタン膜
の比抵抗は、例えば９０〜１００μΩ・ｃｍとなる。こ
のスパッタリングを、スパッタリング雰囲気に窒素ガス
を導入して行うと、窒素ガスの導入量が少ない場合は窒
化チタンとチタンとの混合組成の薄膜が形成されて、こ
の薄膜の比抵抗はチタン膜の値より大きくなる。また、
窒素ガスの導入量が多くなるにつれて、形成される薄膜
中の窒化チタンの含有率が大きくなり、比抵抗値も大き
くなる。窒素ガスの導入量が所定値以上となると、窒化
チタン膜が形成される。
【００１０】この方法では、例えば、第１の薄膜として
形成する窒化チタンとチタンとの混合組成の薄膜（以
下、「ＴｉＮ−Ｔｉ混合薄膜」と称する。）の比抵抗を
１００〜１４０μΩ・ｃｍとし、第２の薄膜（例えば、
窒化チタン膜）の比抵抗を１６０〜２００μΩ・ｃｍと
する。第１の薄膜として形成するＴｉＮ−Ｔｉ混合薄膜
の比抵抗の好ましい範囲は、１１０〜１２０μΩ・ｃｍ
である。
形成する窒化チタンとチタンとの混合組成の薄膜（以
下、「ＴｉＮ−Ｔｉ混合薄膜」と称する。）の比抵抗を
１００〜１４０μΩ・ｃｍとし、第２の薄膜（例えば、
窒化チタン膜）の比抵抗を１６０〜２００μΩ・ｃｍと
する。第１の薄膜として形成するＴｉＮ−Ｔｉ混合薄膜
の比抵抗の好ましい範囲は、１１０〜１２０μΩ・ｃｍ
である。
【００１１】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は、本発明の第一実施形態の方法を工程
順に説明するための、ウエハの部分断面図である。先
ず、シリコン基板上に所定のプロセスを施すことによ
り、表面に下層配線１０を有するウエハ１を形成し、こ
のウエハ１の表面に、シリコン酸化膜（絶縁膜）２を形
成する。次に、このシリコン酸化膜２に対して、レジス
トパターンをマスクとしたドライエッチングを施すこと
により、コンタクトホール２１を形成する。図１（ａ）
はこの状態を示す。ここでは、直径０．６μｍ、深さ１
２０００Åのコンタクトホール２１を形成した。
説明する。図１は、本発明の第一実施形態の方法を工程
順に説明するための、ウエハの部分断面図である。先
ず、シリコン基板上に所定のプロセスを施すことによ
り、表面に下層配線１０を有するウエハ１を形成し、こ
のウエハ１の表面に、シリコン酸化膜（絶縁膜）２を形
成する。次に、このシリコン酸化膜２に対して、レジス
トパターンをマスクとしたドライエッチングを施すこと
により、コンタクトホール２１を形成する。図１（ａ）
はこの状態を示す。ここでは、直径０．６μｍ、深さ１
２０００Åのコンタクトホール２１を形成した。
【００１２】次に、コンタクトホール２１の壁面および
底面（下層配線１０の露出面）を含むウエハ全面に、純
チタンをターゲットとしたスパッタリング法により、ス
パッタリング雰囲気に窒素を導入しながら、第１の薄膜
（ＴｉＮ−Ｔｉ混合薄膜）３および第２の薄膜（窒化チ
タン膜）４の成膜をこの順に行う。図１（ｂ）はこの状
態を示す。
底面（下層配線１０の露出面）を含むウエハ全面に、純
チタンをターゲットとしたスパッタリング法により、ス
パッタリング雰囲気に窒素を導入しながら、第１の薄膜
（ＴｉＮ−Ｔｉ混合薄膜）３および第２の薄膜（窒化チ
タン膜）４の成膜をこの順に行う。図１（ｂ）はこの状
態を示す。
【００１３】ここで、ＴｉＮ−Ｔｉ混合薄膜３の成膜
は、アルゴンと窒素の流量比をＡｒ：Ｎ2 ＝３７：１７
にして行った。窒化チタン膜４の成膜は、アルゴンと窒
素の流量比をＡｒ：Ｎ2 ＝３４：６６にして行った。ス
パッタリング時間は、ＴｉＮ−Ｔｉ混合薄膜３では膜厚
が３００Åになり、窒化チタン膜４では膜厚が１０００
Åになるようにそれぞれ調節した。
は、アルゴンと窒素の流量比をＡｒ：Ｎ2 ＝３７：１７
にして行った。窒化チタン膜４の成膜は、アルゴンと窒
素の流量比をＡｒ：Ｎ2 ＝３４：６６にして行った。ス
パッタリング時間は、ＴｉＮ−Ｔｉ混合薄膜３では膜厚
が３００Åになり、窒化チタン膜４では膜厚が１０００
Åになるようにそれぞれ調節した。
【００１４】成膜直後の比抵抗値を測定したところ、Ｔ
ｉＮ−Ｔｉ混合薄膜３は１１５μΩ・ｃｍであり、窒化
チタン膜４は１８０μΩ・ｃｍであった。次に、窒化チ
タン膜４の上に、ＷＦ6 とＨ2 とＳｉＨ4 を主たる原料
ガスとしたＣＶＤ法により、シリコン酸化膜２上での膜
厚が例えば６０００Åとなるように、タングステン膜５
を形成する。これにより、コンタクトホール２１内とシ
リコン酸化膜２上に、密着層（ＴｉＮ−Ｔｉ混合薄膜３
および窒化チタン膜４）を介してタングステンが堆積さ
れる。図１（ｃ）はこの状態を示す。
ｉＮ−Ｔｉ混合薄膜３は１１５μΩ・ｃｍであり、窒化
チタン膜４は１８０μΩ・ｃｍであった。次に、窒化チ
タン膜４の上に、ＷＦ6 とＨ2 とＳｉＨ4 を主たる原料
ガスとしたＣＶＤ法により、シリコン酸化膜２上での膜
厚が例えば６０００Åとなるように、タングステン膜５
を形成する。これにより、コンタクトホール２１内とシ
リコン酸化膜２上に、密着層（ＴｉＮ−Ｔｉ混合薄膜３
および窒化チタン膜４）を介してタングステンが堆積さ
れる。図１（ｃ）はこの状態を示す。
【００１５】ここで、タングステン膜５形成前のコンタ
クトホール２１の底面と壁面には、ＴｉＮ−Ｔｉ混合薄
膜３および窒化チタン膜４が形成されているため、Ｔｉ
Ｎ−Ｔｉ混合薄膜３の代わりにチタン膜が形成されてい
る場合のように、コンタクトホール２１の底面と壁面と
の角部Ａに、活性の高いチタンが露出する割合が少なく
なる。これにより、タングステン膜５の堆積時に、角部
ＡでチタンとＷＦ6 との反応が生じ難くなって、ＴｉX
ＷY の成長が抑制される。したがって、従来の方法のよ
うに窒素アニール等の工程を行わなくても、タングステ
ンプラグ内の組成を均一にすることができる。
クトホール２１の底面と壁面には、ＴｉＮ−Ｔｉ混合薄
膜３および窒化チタン膜４が形成されているため、Ｔｉ
Ｎ−Ｔｉ混合薄膜３の代わりにチタン膜が形成されてい
る場合のように、コンタクトホール２１の底面と壁面と
の角部Ａに、活性の高いチタンが露出する割合が少なく
なる。これにより、タングステン膜５の堆積時に、角部
ＡでチタンとＷＦ6 との反応が生じ難くなって、ＴｉX
ＷY の成長が抑制される。したがって、従来の方法のよ
うに窒素アニール等の工程を行わなくても、タングステ
ンプラグ内の組成を均一にすることができる。
【００１６】その後、ＳＦ6 とＡｒとを主たるエッチン
グガスとする反応性イオンエッチングにより、シリコン
酸化膜２上のタングステン膜５をエッチバックして、コ
ンタクトホール２１内のタングステンのみを残す。これ
により、タングステンプラグ５１が形成される。図１
（ｄ）はこの状態を示す。
グガスとする反応性イオンエッチングにより、シリコン
酸化膜２上のタングステン膜５をエッチバックして、コ
ンタクトホール２１内のタングステンのみを残す。これ
により、タングステンプラグ５１が形成される。図１
（ｄ）はこの状態を示す。
【００１７】
【発明の効果】以上説明したように、本発明の方法によ
れば、窒素アニール等の工程を行わなくても、配線プラ
グ内の組成を均一にすることができる。
れば、窒素アニール等の工程を行わなくても、配線プラ
グ内の組成を均一にすることができる。
【図１】本発明の第一実施形態の方法を工程順に説明す
るための、ウエハの部分断面図である。
るための、ウエハの部分断面図である。
１ ウエハ ２ シリコン酸化膜（絶縁膜） ２１ コンタクトホール ３ ＴｉＮ−Ｔｉ混合薄膜（第１の薄膜） ４ 窒化チタン膜（第２の薄膜） ５ タングステン膜 ５１ タングステンプラグ（配線プラグ）
Claims (2)
- 【請求項１】 ウエハ上の絶縁膜にコンタクトホールを
形成し、このコンタクトホールの内壁および底面に、窒
化チタンとチタンとの混合組成である第１の薄膜と、窒
化チタン薄膜もしくは窒化チタンとチタンとの混合組成
の薄膜であって第１の薄膜より電気抵抗が大きい第２の
薄膜を、この順に成膜した後、このコンタクトホール内
にタングステンをＣＶＤ法により堆積して配線プラグを
形成する工程を含む半導体装置の製造方法。 - 【請求項２】 第１の薄膜の比抵抗は１００〜１４０μ
Ω・ｃｍであり、第２の薄膜の比抵抗は１６０〜２００
μΩ・ｃｍであることを特徴とする請求項１記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000020572A JP2001210712A (ja) | 2000-01-28 | 2000-01-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000020572A JP2001210712A (ja) | 2000-01-28 | 2000-01-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001210712A true JP2001210712A (ja) | 2001-08-03 |
Family
ID=18547112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000020572A Pending JP2001210712A (ja) | 2000-01-28 | 2000-01-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001210712A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101061633B1 (ko) | 2007-09-28 | 2011-09-01 | 도쿄엘렉트론가부시키가이샤 | 금속막 성막 방법 및 컴퓨터 판독 가능한 기록 매체 |
-
2000
- 2000-01-28 JP JP2000020572A patent/JP2001210712A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101061633B1 (ko) | 2007-09-28 | 2011-09-01 | 도쿄엘렉트론가부시키가이샤 | 금속막 성막 방법 및 컴퓨터 판독 가능한 기록 매체 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI236099B (en) | A method for depositing a metal layer on a semiconductor interconnect structure | |
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| JP2009026864A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6573181B1 (en) | Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JP3270196B2 (ja) | 薄膜形成方法 | |
| JP2000058643A (ja) | プラグの形成方法 | |
| JP3628570B2 (ja) | タングステン薄膜の形成方法、半導体装置の製造方法 | |
| JP2001210712A (ja) | 半導体装置の製造方法 | |
| JP3070577B2 (ja) | 半導体装置の製造方法 | |
| KR20040053457A (ko) | 반도체 소자의 제조 방법 | |
| JPH0529316A (ja) | 半導体装置の製造方法 | |
| JP2004311545A (ja) | 半導体装置の製造方法及び高融点金属膜の堆積装置 | |
| JPH06275624A (ja) | 導電層の形成方法 | |
| KR100440260B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| JP2000223441A (ja) | 電子装置およびその製造方法 | |
| JP2006179645A (ja) | 半導体装置及びその製造方法 | |
| JPH06224150A (ja) | 多層配線構造の形成方法 | |
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| JPH0529478A (ja) | 半導体装置の製造方法 | |
| JPH07111289A (ja) | 半導体装置およびその製造方法 | |
| JP3641488B2 (ja) | 多層配線構造の形成方法 | |
| JPH11162986A (ja) | 配線用アルミニウム膜の形成方法及びアルミニウム配線を有する半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |