JP3641488B2 - 多層配線構造の形成方法 - Google Patents
多層配線構造の形成方法 Download PDFInfo
- Publication number
- JP3641488B2 JP3641488B2 JP14088593A JP14088593A JP3641488B2 JP 3641488 B2 JP3641488 B2 JP 3641488B2 JP 14088593 A JP14088593 A JP 14088593A JP 14088593 A JP14088593 A JP 14088593A JP 3641488 B2 JP3641488 B2 JP 3641488B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- metal wiring
- interlayer insulating
- connection plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、化学気相成長法（ＣＶＤ法）を用いた多層配線構造の形成方法に関するものであり、特に半導体装置に用いる配線に関するものである。
【０００２】
【従来の技術】
近年、半導体装置は、ＬＳＩからＶＬＳＩへ、さらにはＵＬＳＩへとその集積度を向上させており、これにともない配線の幅やヴィア孔の径における微細化が著しく進んでいる。
このような技術開発の進展において、半導体基板上に微細な多層配線構造を形成する場合、例えば次のように形成していた。まず、基板１１０上に下地絶縁膜１２０を形成し、図４（ａ）に示すように、下地絶縁膜１２０上に下層金属配線１３０を形成する。次に、図４（ｂ）に示すように、下層金属配線１３０を含む下地絶縁膜１２０上に層間絶縁膜１４０を形成する。次に、層間絶縁膜１４０にパターンを焼き付けた後、現像して層間絶縁膜１４０に図４（ｃ）に示すように、ヴィア孔１５０を形成する。次に、選択ＣＶＤ法によってヴィア孔１５０内にのみ金属を堆積し、図４（ｄ）に示すように、ヴィアプラグ１５１を形成する。次に、ヴィアプラグ１５１の上面を含む層間絶縁膜１４０上に上層金属配線１６０を形成し、上下層金属配線とヴィアプラグとの接続を良好にするために熱処理を施して図４（ｅ）に示すように、半導体装置を作製する。
【０００３】
【発明が解決しようとする課題】
ここで、熱処理によってＣＶＤで形成したヴィアプラグ１５１中からガスが放出し、ヴィアプラグ１５１が縮むことがある。
【０００４】
しかし、従来の方法では上層金属配線１６０を形成した後に熱処理を行うのでヴィアプラグ１５１中のガスは抜け切らず、ヴィアプラグ１５１は容易に変形することができないので歪みが残留してしまう。また、放出したガスがヴィアプラグ１５１と上層金属配線１６０との間に溜まり、接触不良を起こすこともあるため十分な信頼性を得られない場合もある。
【０００５】
さらに、従来の方法では上層金属配線を形成した装置から熱処理を行う装置にまで基板を搬送する際に、大気中で搬送していたので図４（ｅ）に示すように、金属配線の表面に不純物１７０が付着し、この付着した不純物１７０によって配線寿命の低下を招くという問題も生じていた。
【０００６】
そこで、本発明は、このような問題点を解決する薄膜形成方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明は、下層金属配線が形成された半導体基板上に層間絶縁膜を形成する第１工程と、層間絶縁膜に接続孔を穿設する第２工程と、接続孔内に底面から選択的に堆積させることによって金属を埋設して接続プラグを形成する第３工程と、接続プラグ中に混入した余分なガスを取り除き、また、熱を加えることによって生ずる変形を予め与える予備加熱処理を行う第４工程と、接続プラグの上面を含む層間絶縁膜上に上層金属配線を形成する第５工程とを有し、さらに、前記第３工程から前記第４工程までを大気に晒すことなく行うという手段を講じた。
【０００８】
また、接続プラグと上層金属配線との密着性を良好にするため、上層配線の形成された基板に熱を加える第６工程を第５工程の後に付加すると共に、第３工程から第６工程までを大気に晒すことなく行うことが望ましい。
【０００９】
【００１０】
【作用】
上記の手段によれば、接続プラグの形成後上層配線層を形成する前に熱を加えるので、接続プラグ中に混入した余分なガスが取り除かれ、また、熱を加えることによって生ずる変形が予め与えられる。さらに、熱を加えた後に上層金属配線を形成し、さらに熱を加えた場合には、大きな歪みを生ずることもなく、上層金属配線と接続プラグとの密着性を良好にすることができる。
【００１１】
また、基板に上層金属配線を形成するまでの工程を大気に晒すことなく行うので、金属配線の上面や接続プラグの表面に不純物が付着することを防止できる。
【００１２】
【実施例】
以下、添付図面を参照して本発明のいくつかの実施例について説明する。
【００１３】
図１のフローチャート、図２及び図３に基づいて本発明の実施例に係る半導体装置の製造方法について説明する。
まず、図２（ａ）に示すように、Ｓｉ基板１０の表面に下地絶縁膜２０を形成し、この下地絶縁膜２０上にスパッタ法でＡｌ合金を３００ないし８００ｎｍの膜厚に堆積させ、Ａｌ合金膜３１を形成する（ステップ１０１）。
次に、Ａｌ合金膜３１を所定の配線パターンに加工して下層金属配線３０を形成する（ステップ１０２）。
配線パターンの形成は、露光装置を用いてレジストパターンを形成した後、塩素系のガスを用いたＲＩＥ（リアクティブ・イオン・エッチング）によってなされる。
次に、図２（ｂ）に示すように、下層金属配線３０の形成された下地絶縁膜２０上に層間絶縁膜４０を形成する（ステップ１０３）。
この層間絶縁膜４０は、プラズマＣＶＤ法によってＳｉＯ2 を堆積させてＳｉＯ2 膜を形成し、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）を塗布してＳＯＧ膜を形成し、必要な温度で加熱処理を行うことによって形成される。その後、再びプラズマＣＶＤ法によってＳｉＯ2 を堆積させてＳｉＯ2 膜を形成する。
【００１４】
次に、層間絶縁膜４０の上にフォトマスクをセットし、露光装置を用いてレジストパターンを形成した後、フッ素系のガスを用いたＲＩＥによって図２（ｃ）に示すように、層間絶縁膜４０にヴィア孔５０を形成する（ステップ１０４）。
次に、Ａｌ原料であるＤＭＡＨ（ＡｌＨ（ＣＨ3 ）2 ：Ｄｉｍｅｔｈｌ−ａｌｕｍｉｎｕｍ−ｈｙｄｒｉｄｅ）のガスと、水素とを原料とする熱ＣＶＤ法でヴィア孔５０内にのみ底面から選択的にＡｌを堆積させることによって図３（ａ）に示すように、ヴィア孔５０内にヴィアプラグ５１を形成する（ステップ１０５）。このときのＣＶＤを行う条件は、バブリング圧力５００Ｔｏｒｒ、水素ガス流量１００ｓｃｃｍ、バブリング温度５０℃で行う。なお、この成膜を行うＣＶＤ反応容器内の全圧は２Ｔｏｒｒ、基板温度２５０℃である。
【００１５】
次に、図３（ｂ）に示すように、ヴィアプラグ５１形成した基板に熱処理を施して下層金属配線３０とヴィアプラグ５１との密着性を良好にする（ステップ１０６）。また、このときの熱処理によってヴィアプラグ５１内に混入した余分なガスが抜け出るとともに、熱によってヴィアプラグ５１に変形が生ずる。このときの変形は上層金属配線が形成される前に生ずるので内部に歪みが残留することがない。また余分なガスが放出されることにより、プラグ抵抗・接触抵抗の特性が向上する。
【００１６】
次に、ヴィアプラグ５１上面及ぶ層間絶縁膜４０上にスパッタ法でＡｌを４００ないし１０００ｎｍの膜厚に堆積させＡｌ合金膜を形成し、上述した下層金属配線３０を形成するときと同様の方法を用いて、図３（ｃ）に示すように、上層金属配線６０を形成する（ステップ１０７）。
【００１７】
次に、上層金属配線６０を形成した後にさらに基板に熱処理を施してヴィアプラグ５１と上層金属配線６０との密着性を良好にして、図３（ｃ）に示すように、多層配線構造の半導体装置を製造する（ステップ１０８）。ここで、ヴィアプラグ５１にはすでに熱が加えられていることから、このとき加えられる熱によっては余り変形が見られない。従って、ヴィアプラグ５１と上下層金属配線との間には大きな歪みも生じないので、十分な信頼性を得たヴィアプラグ５１を形成することができる。
【００１８】
また、本実施例においては、下層金属配線３０の形成工程（ステップ１０５）から上層金属配線を形成した後の熱処理を行う工程（ステップ１０８）まで、即ち、半導体装置の形成終了までを大気に晒すことなく行うので、途中の工程において下層金属配線３０の表面やヴィアプラグ５１の表面に大気中の不純物（特に、酸素）が付着することがない。このため、不純物による配線寿命の劣化を防止することができる。なお、このときの真空度は５×１０-7Ｔｏｒｒより小さい値で行っている。なお、酸素成分が含まれていなければ、真空度はこれより大きな値でもよい。
【００１９】
【００２０】
本発明のヴィア構造を使用した半導体装置を完成するまでには、ヴィアプラグ５１形成後に表面保護膜の形成や、プロセスダメージを除去するための熱処理が行われる。
【００２１】
さらに、Ｓｉ基板１０内および表面には拡散層やゲート電極のような半導体装置として必要な構造が形成されている。下地絶縁膜２０の必要な位置にはコンタクト孔が存在し、下層金属配線３０と、拡散層もしくはゲート電極あるいはその他の構造とを接続するコンタクト構造が形成されている。金属配線と絶縁膜との間には、必要に応じてＷを用いた反射防止膜やＴｉＮを用いたバリアメタルが形成されている。
また、上層金属配線６０上にさらに新たな層間絶縁膜４０および金属配線をそれぞれ１層もしくはそれ以上積層することもできる。
【００２２】
【発明の効果】
以上、詳細に説明したように、本発明によれば、接続プラグの形成後、上層金属配線を形成する前に熱を加えるので、接続プラグ中に混入した余分なガスが取り除かれ、また、熱を加えることによって生ずる変形が予め与えられる。さらに、熱を加えた後に上層金属配線を形成し、さらに熱を加えた場合には、大きな歪みを生ずることもなく、上層金属配線と接続プラグとの密着性を良好にすることができる。従って、信頼性の高い配線を形成することができる。
【００２３】
また、基板に上層金属配線を形成するまでの工程は大気に晒されることなく行われるので、金属配線の上面や接続プラグの表面に不純物が付着することを防止できる。このため不純物による配線の劣化を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施例に係る製造工程を示すフローチャートである。
【図２】本発明の実施例に係る半導体装置の各製造工程を示す図である。
【図３】本発明の実施例に係る半導体装置の各製造工程を示す図である。
【図４】従来例に係る半導体装置の各製造工程を示す図である。
【符号の説明】
１０、１１０…Ｓｉ基板、２０、１２０…下地絶縁膜、３０、１３０…下層金属配線、４０、１４０…層間絶縁膜、５０、１５０…ヴィア孔、５１、１５１…ヴィアプラグ、６０、１６０…上層金属配線
【産業上の利用分野】
本発明は、化学気相成長法（ＣＶＤ法）を用いた多層配線構造の形成方法に関するものであり、特に半導体装置に用いる配線に関するものである。
【０００２】
【従来の技術】
近年、半導体装置は、ＬＳＩからＶＬＳＩへ、さらにはＵＬＳＩへとその集積度を向上させており、これにともない配線の幅やヴィア孔の径における微細化が著しく進んでいる。
このような技術開発の進展において、半導体基板上に微細な多層配線構造を形成する場合、例えば次のように形成していた。まず、基板１１０上に下地絶縁膜１２０を形成し、図４（ａ）に示すように、下地絶縁膜１２０上に下層金属配線１３０を形成する。次に、図４（ｂ）に示すように、下層金属配線１３０を含む下地絶縁膜１２０上に層間絶縁膜１４０を形成する。次に、層間絶縁膜１４０にパターンを焼き付けた後、現像して層間絶縁膜１４０に図４（ｃ）に示すように、ヴィア孔１５０を形成する。次に、選択ＣＶＤ法によってヴィア孔１５０内にのみ金属を堆積し、図４（ｄ）に示すように、ヴィアプラグ１５１を形成する。次に、ヴィアプラグ１５１の上面を含む層間絶縁膜１４０上に上層金属配線１６０を形成し、上下層金属配線とヴィアプラグとの接続を良好にするために熱処理を施して図４（ｅ）に示すように、半導体装置を作製する。
【０００３】
【発明が解決しようとする課題】
ここで、熱処理によってＣＶＤで形成したヴィアプラグ１５１中からガスが放出し、ヴィアプラグ１５１が縮むことがある。
【０００４】
しかし、従来の方法では上層金属配線１６０を形成した後に熱処理を行うのでヴィアプラグ１５１中のガスは抜け切らず、ヴィアプラグ１５１は容易に変形することができないので歪みが残留してしまう。また、放出したガスがヴィアプラグ１５１と上層金属配線１６０との間に溜まり、接触不良を起こすこともあるため十分な信頼性を得られない場合もある。
【０００５】
さらに、従来の方法では上層金属配線を形成した装置から熱処理を行う装置にまで基板を搬送する際に、大気中で搬送していたので図４（ｅ）に示すように、金属配線の表面に不純物１７０が付着し、この付着した不純物１７０によって配線寿命の低下を招くという問題も生じていた。
【０００６】
そこで、本発明は、このような問題点を解決する薄膜形成方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明は、下層金属配線が形成された半導体基板上に層間絶縁膜を形成する第１工程と、層間絶縁膜に接続孔を穿設する第２工程と、接続孔内に底面から選択的に堆積させることによって金属を埋設して接続プラグを形成する第３工程と、接続プラグ中に混入した余分なガスを取り除き、また、熱を加えることによって生ずる変形を予め与える予備加熱処理を行う第４工程と、接続プラグの上面を含む層間絶縁膜上に上層金属配線を形成する第５工程とを有し、さらに、前記第３工程から前記第４工程までを大気に晒すことなく行うという手段を講じた。
【０００８】
また、接続プラグと上層金属配線との密着性を良好にするため、上層配線の形成された基板に熱を加える第６工程を第５工程の後に付加すると共に、第３工程から第６工程までを大気に晒すことなく行うことが望ましい。
【０００９】
【００１０】
【作用】
上記の手段によれば、接続プラグの形成後上層配線層を形成する前に熱を加えるので、接続プラグ中に混入した余分なガスが取り除かれ、また、熱を加えることによって生ずる変形が予め与えられる。さらに、熱を加えた後に上層金属配線を形成し、さらに熱を加えた場合には、大きな歪みを生ずることもなく、上層金属配線と接続プラグとの密着性を良好にすることができる。
【００１１】
また、基板に上層金属配線を形成するまでの工程を大気に晒すことなく行うので、金属配線の上面や接続プラグの表面に不純物が付着することを防止できる。
【００１２】
【実施例】
以下、添付図面を参照して本発明のいくつかの実施例について説明する。
【００１３】
図１のフローチャート、図２及び図３に基づいて本発明の実施例に係る半導体装置の製造方法について説明する。
まず、図２（ａ）に示すように、Ｓｉ基板１０の表面に下地絶縁膜２０を形成し、この下地絶縁膜２０上にスパッタ法でＡｌ合金を３００ないし８００ｎｍの膜厚に堆積させ、Ａｌ合金膜３１を形成する（ステップ１０１）。
次に、Ａｌ合金膜３１を所定の配線パターンに加工して下層金属配線３０を形成する（ステップ１０２）。
配線パターンの形成は、露光装置を用いてレジストパターンを形成した後、塩素系のガスを用いたＲＩＥ（リアクティブ・イオン・エッチング）によってなされる。
次に、図２（ｂ）に示すように、下層金属配線３０の形成された下地絶縁膜２０上に層間絶縁膜４０を形成する（ステップ１０３）。
この層間絶縁膜４０は、プラズマＣＶＤ法によってＳｉＯ2 を堆積させてＳｉＯ2 膜を形成し、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）を塗布してＳＯＧ膜を形成し、必要な温度で加熱処理を行うことによって形成される。その後、再びプラズマＣＶＤ法によってＳｉＯ2 を堆積させてＳｉＯ2 膜を形成する。
【００１４】
次に、層間絶縁膜４０の上にフォトマスクをセットし、露光装置を用いてレジストパターンを形成した後、フッ素系のガスを用いたＲＩＥによって図２（ｃ）に示すように、層間絶縁膜４０にヴィア孔５０を形成する（ステップ１０４）。
次に、Ａｌ原料であるＤＭＡＨ（ＡｌＨ（ＣＨ3 ）2 ：Ｄｉｍｅｔｈｌ−ａｌｕｍｉｎｕｍ−ｈｙｄｒｉｄｅ）のガスと、水素とを原料とする熱ＣＶＤ法でヴィア孔５０内にのみ底面から選択的にＡｌを堆積させることによって図３（ａ）に示すように、ヴィア孔５０内にヴィアプラグ５１を形成する（ステップ１０５）。このときのＣＶＤを行う条件は、バブリング圧力５００Ｔｏｒｒ、水素ガス流量１００ｓｃｃｍ、バブリング温度５０℃で行う。なお、この成膜を行うＣＶＤ反応容器内の全圧は２Ｔｏｒｒ、基板温度２５０℃である。
【００１５】
次に、図３（ｂ）に示すように、ヴィアプラグ５１形成した基板に熱処理を施して下層金属配線３０とヴィアプラグ５１との密着性を良好にする（ステップ１０６）。また、このときの熱処理によってヴィアプラグ５１内に混入した余分なガスが抜け出るとともに、熱によってヴィアプラグ５１に変形が生ずる。このときの変形は上層金属配線が形成される前に生ずるので内部に歪みが残留することがない。また余分なガスが放出されることにより、プラグ抵抗・接触抵抗の特性が向上する。
【００１６】
次に、ヴィアプラグ５１上面及ぶ層間絶縁膜４０上にスパッタ法でＡｌを４００ないし１０００ｎｍの膜厚に堆積させＡｌ合金膜を形成し、上述した下層金属配線３０を形成するときと同様の方法を用いて、図３（ｃ）に示すように、上層金属配線６０を形成する（ステップ１０７）。
【００１７】
次に、上層金属配線６０を形成した後にさらに基板に熱処理を施してヴィアプラグ５１と上層金属配線６０との密着性を良好にして、図３（ｃ）に示すように、多層配線構造の半導体装置を製造する（ステップ１０８）。ここで、ヴィアプラグ５１にはすでに熱が加えられていることから、このとき加えられる熱によっては余り変形が見られない。従って、ヴィアプラグ５１と上下層金属配線との間には大きな歪みも生じないので、十分な信頼性を得たヴィアプラグ５１を形成することができる。
【００１８】
また、本実施例においては、下層金属配線３０の形成工程（ステップ１０５）から上層金属配線を形成した後の熱処理を行う工程（ステップ１０８）まで、即ち、半導体装置の形成終了までを大気に晒すことなく行うので、途中の工程において下層金属配線３０の表面やヴィアプラグ５１の表面に大気中の不純物（特に、酸素）が付着することがない。このため、不純物による配線寿命の劣化を防止することができる。なお、このときの真空度は５×１０-7Ｔｏｒｒより小さい値で行っている。なお、酸素成分が含まれていなければ、真空度はこれより大きな値でもよい。
【００１９】
【００２０】
本発明のヴィア構造を使用した半導体装置を完成するまでには、ヴィアプラグ５１形成後に表面保護膜の形成や、プロセスダメージを除去するための熱処理が行われる。
【００２１】
さらに、Ｓｉ基板１０内および表面には拡散層やゲート電極のような半導体装置として必要な構造が形成されている。下地絶縁膜２０の必要な位置にはコンタクト孔が存在し、下層金属配線３０と、拡散層もしくはゲート電極あるいはその他の構造とを接続するコンタクト構造が形成されている。金属配線と絶縁膜との間には、必要に応じてＷを用いた反射防止膜やＴｉＮを用いたバリアメタルが形成されている。
また、上層金属配線６０上にさらに新たな層間絶縁膜４０および金属配線をそれぞれ１層もしくはそれ以上積層することもできる。
【００２２】
【発明の効果】
以上、詳細に説明したように、本発明によれば、接続プラグの形成後、上層金属配線を形成する前に熱を加えるので、接続プラグ中に混入した余分なガスが取り除かれ、また、熱を加えることによって生ずる変形が予め与えられる。さらに、熱を加えた後に上層金属配線を形成し、さらに熱を加えた場合には、大きな歪みを生ずることもなく、上層金属配線と接続プラグとの密着性を良好にすることができる。従って、信頼性の高い配線を形成することができる。
【００２３】
また、基板に上層金属配線を形成するまでの工程は大気に晒されることなく行われるので、金属配線の上面や接続プラグの表面に不純物が付着することを防止できる。このため不純物による配線の劣化を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施例に係る製造工程を示すフローチャートである。
【図２】本発明の実施例に係る半導体装置の各製造工程を示す図である。
【図３】本発明の実施例に係る半導体装置の各製造工程を示す図である。
【図４】従来例に係る半導体装置の各製造工程を示す図である。
【符号の説明】
１０、１１０…Ｓｉ基板、２０、１２０…下地絶縁膜、３０、１３０…下層金属配線、４０、１４０…層間絶縁膜、５０、１５０…ヴィア孔、５１、１５１…ヴィアプラグ、６０、１６０…上層金属配線
Claims (4)
- 下層金属配線が形成された半導体基板上に層間絶縁膜を形成する第１工程と、
前記層間絶縁膜に接続孔を穿設する第２工程と、
前記接続孔内に底面から選択的に堆積させることによって金属を埋設して接続プラグを形成する第３工程と、
前記接続プラグ中に混入した余分なガスを取り除き、また、熱を加えることによって生ずる変形を予め与える予備加熱処理を行う第４工程と、
前記接続プラグの上面を含む層間絶縁膜上に上層金属配線を形成する第５工程とを有し、
さらに、前記第３工程から前記第４工程までを大気に晒すことなく行うことを特徴とする多層配線構造の形成方法。 - さらに、前記接続プラグと、前記上層金属配線との密着性を良好にするため、前記上層配線の形成された基板に熱を加える第６工程が前記第５工程の後に付加されていることを特徴とする請求項１に記載の多層配線構造の形成方法。
- さらに、前記第３工程から前記第６工程までを大気に晒すことなく行うことを特徴とする請求項２に記載の多層配線構造の形成方法。
- 前記接続プラグの形成を、前記接続孔内に選択的にＡｌを堆積することによって行うことを特徴とする請求項１〜３のいずれか一項に記載の多層配線構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14088593A JP3641488B2 (ja) | 1993-06-11 | 1993-06-11 | 多層配線構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14088593A JP3641488B2 (ja) | 1993-06-11 | 1993-06-11 | 多層配線構造の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06349822A JPH06349822A (ja) | 1994-12-22 |
| JP3641488B2 true JP3641488B2 (ja) | 2005-04-20 |
Family
ID=15279044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14088593A Expired - Fee Related JP3641488B2 (ja) | 1993-06-11 | 1993-06-11 | 多層配線構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3641488B2 (ja) |
-
1993
- 1993-06-11 JP JP14088593A patent/JP3641488B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06349822A (ja) | 1994-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731225A (en) | Method for fabricating semiconductor device having buried contact structure | |
| JPH06349950A (ja) | 半導体装置及びその製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JP3270196B2 (ja) | 薄膜形成方法 | |
| JP3641488B2 (ja) | 多層配線構造の形成方法 | |
| JPH10303144A (ja) | 半導体装置のシリサイド層形成方法 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPH08181146A (ja) | 半導体装置の製造方法 | |
| KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| JPH1022379A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| KR100248620B1 (ko) | 반도체장치의 배선 형성 방법 | |
| JP4526217B2 (ja) | 半導体装置の製造方法 | |
| JPH065544A (ja) | 半導体装置の製造方法 | |
| JPH0529478A (ja) | 半導体装置の製造方法 | |
| JPH06275721A (ja) | 薄膜形成方法 | |
| JPH04230036A (ja) | 集積回路相互接続 | |
| JP2765625B2 (ja) | 半導体装置の製造方法とスルーホールのＴｉ膜の腐食防止方法 | |
| JPH08288294A (ja) | 電気的接続部形成方法、複数のチェンバーを有する処理装 置及び半導体装置の製造方法 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
| JPH04188832A (ja) | 半導体装置の製造方法 | |
| JPH0837237A (ja) | 半導体素子の多層金属配線形成方法 | |
| JPH07111289A (ja) | 半導体装置およびその製造方法 | |
| JPH0669203A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |