KR100248620B1 - 반도체장치의 배선 형성 방법 - Google Patents

반도체장치의 배선 형성 방법 Download PDF

Info

Publication number
KR100248620B1
KR100248620B1 KR1019970046545A KR19970046545A KR100248620B1 KR 100248620 B1 KR100248620 B1 KR 100248620B1 KR 1019970046545 A KR1019970046545 A KR 1019970046545A KR 19970046545 A KR19970046545 A KR 19970046545A KR 100248620 B1 KR100248620 B1 KR 100248620B1
Authority
KR
South Korea
Prior art keywords
diffusion barrier
wiring
forming
layer
substrate
Prior art date
Application number
KR1019970046545A
Other languages
English (en)
Other versions
KR19990025084A (ko
Inventor
박동욱
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970046545A priority Critical patent/KR100248620B1/ko
Publication of KR19990025084A publication Critical patent/KR19990025084A/ko
Application granted granted Critical
Publication of KR100248620B1 publication Critical patent/KR100248620B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치의 배선 형성 방법에 관한 것으로서 기판 상에 상기 기판의 소정 부분을 노출시키는 접촉홀을 갖는 층간절연막을 형성하는 공정과, 상기 층간절연층 상에 상기 접촉홀을 통해 상기 기판과 접촉되는 제1 및 제2확산장벽층을 순차적으로 형성하고 상기 제2확산장벽층 상에 배선층을 형성하는 공정과, 상기 제1확산장벽층을 실리사이드화 되도록 열처리하는 공정과, 상기 금속층과 제1 및 제2확산장벽층을 패터닝하여 배선을 형성하는 공정을 구비한다. 따라서, 제2확산방지층 상에 실리사이드가 형성되지 않으므로 배선의 패터닝이 용이하고 배선들 사이가 단락되지 않도록 하여 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체장치의 배선 형성 방법
본 발명은 반도체장치의 배선 형성 방법에 관한 것으로, 특히, 확산장벽층의 표면의 일부분에 실리사이드가 형성되는 것을 방지하여 인접하는 배선 사이의 단락을 막고 배선의 패터닝의 용이한 반도체장치의 배선 형성 방법에 관한 것이다.
반도체소자의 집적도가 증가함에 따라 단위 셀의 크기가 작아진다. 단위 셀의 크기의 축소에 따라 셀영역 내의 배선의 선폭도 감소하게 된다. 배선의 폭이 감소하면 공정이 어려울 뿐만 아니라 저항이 증가되는 문제점이 있다.
그러므로, 저항을 증가시키지 않으면서 배선의 폭을 감소시켜 단위 셀의 크기를 감소시키므로 집적도를 향상시키는 기술이 개발되고 있다.
제1a도 내지 1c도는 종래 기술에 따른 반도체장치의 배선 형성방법을 도시하는 공정도이다.
제1a도를 참조하면, 기판(11) 상에 층간절연막(13)을 형성한다. 그리고, 층간절연막(13)의 소정 부분을 포토리쏘그래피 방법으로 패터닝하여 기판(11)을 노출시키는 접촉홀(15)을 형성한다. 상기에서, 기판(11)은 불순물 확산영역(도시되지 않음)이 형성된 반도체기판이거나, 또는, 하부에 다른 배선일 수도 있다.
제1b도를 참조하면, 층간절연층(13) 상에 티탄늄(Ti) 등과 질화티타늄(TiN) 등을 스퍼터링 방법으로 순차적으로 증착하여 접촉홀(15)을 통해 기판(11)과 접촉되는 제1 및 제2확산장벽층(17)(19)을 형성한다. 그리고, 질소 분위기에서 기판(11)을 열처리한다. 이때, 기판(11)의 실리콘 성분과 제1확산장벽층(17)의 티타늄 성분이 반응하여 제1확산장벽층(17)은 실리사이드화 된다.
제1c도는 참조하면, 제2확산장벽층(19) 상에 SiF4및 WF6의 가스를 흘리면서 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 텅스텐 (W)등을 접촉홀(15)을 채우도록 증착하여 배선층을 형성한다. 그리고, 배선층과 제1 및 제2확산장벽층(17)(19)을 포토리쏘그래피 방법으로 패터닝한다. 이 때, 배선층의 잔류하는 부분은 배선(21)이 된다.
상술한 종래의 반도체장치의 배선 형성 방법은 제1확산장벽층과 제2확산장벽층의 열 팽창 계수가 다르므로 열처리시 응력에 의해 제2확산장벽층의 표면에 크랙 및 결정립이 형성된다. 이러한, 크랙 및 결정립은 제2확산장벽층의 표면에 텅스텐을 증착할 때 층간절연막 상의 실리콘 입자 또는 SiF4가스가 응집되어 실리콘이 풍부한 텅스텐 실리사이드를 형성한다.
상기 텅스텐 실리사이드는 배선 형성을 위한 패터닝시 금속층을 이루는 텅스텐과 식각선택비를 가지므로 제거하기 어려울 뿐만 아니라 제거되지 않은 실리사이드는 인접하는 배선들 사이를 단락시켜 소자의 신뢰성을 저하시키는 문제점이 있었다.
따라서, 본 발명의 목적은 제2확산방지층 상에 실리사이드가 형성되는 것을 방지하여 배선의 패터닝이 용이하고 배선들 사이가 단락되지 않도록 하여 소자의 신뢰성을 향상시킬 수 있는 반도체장치의 배선 형성 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 배선 형성 방법은 기판 상에 상기 기판의 소정 부분을 노출시키는 접촉홀을 갖는 층간절연막을 형성하는 공정과, 상기 층간절연층 상에 상기 접촉홀을 통해 상기 기판과 접촉되는 제1 및 제2확산장벽층을 순차적으로 형성하고 상기 제2확산장벽층 상에 배선층을 형성하는 공정과, 상기 제1확산장벽층을 실리사이드화 되도록 열처리하는 공정과, 상기 금속층과 제1 및 제2확산장벽층을 패터닝하여 배선을 형성하는 공정을 구비한다.
제1a도 내지 1c도는 종래 기술에 따른 반도체장치의 배선 형성방법을 도시하는 공정도.
제2a도 내지 2c도는 본 발명에 따른 반도체장치의 배선 형성 방법을 도시하는 공정도.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2a도 내지 제2d도는 본 발명에 따른 반도체장치의 배선 형성 방법을 도시하는 공정도이다.
제2a도를 참조하면, 기판(31) 상에 층간절연막(33)을 형성한다. 그리고, 층간절연막(33)의 소정 부분을 포토리쏘그래피 방법으로 패터닝하여 기판(31)을 노출시키는 접촉홀(35)을 형성한다. 상기에서, 기판(31)을 불순물 확산영역(도시되지 않음)이 형성된 반도체기판이거나, 또는, 하부에 다른 배선일 수도 있다.
제2b도를 참조하면, 층간절연층(33) 상에 티탄늄(Ti) 등과 질화티타늄(TiN) 등을 스퍼터링 방법으로 순차적으로 증착하여 접촉홀(35)을 통해 기판(31)과 접촉되는 제1 및 제2확산장벽층(37)(39)을 형성한다. 그리고, 제2확산장벽층(39) 상에 SiF4및 WF6의 가스를 흘리면서 CVD 방법으로 텅스텐(W) 등을 접촉홀(35)을 채우도록 증착하여 배선층(41)을 형성한다. 이 때, 제2확산방지층(39)은 제1확산방지층(37)을 이루는 티타늄(Ti)과 배선층(41)을 이루는 텅스텐(W)이 반응하여 이후에 텅스텐이 증착되지 않은 것을 방지한다.
제2c도를 참조하면, 질소 분위기에서 기판(31)을 열처리한다. 상기 열처리시 기판(31)의 실리콘 성분과 제1확산장벽층(37)의 티타늄 성분이 반응하여 제1확산 장벽층(37)은 실리사이드화 된다. 상기에서 배선층(41)을 형성하는 텅스텐이 제2확산장벽층(39)을 이루는 질화티타늄 보다 열 팽창 계수가 작다. 그러므로, 제2확산장벽층(39)은 제1확산장벽층(37)과 배선층(41)에 의해 열처리 시 응력이 완화되어 표면에 크랙 또는 실리사이드 등의 결정립이 형성되는 것이 방지된다.
그리고, 배선층(41)과 제1 및 제2확산장벽층(37)(39)을 포토리쏘그래피 방법으로 패터닝한다. 이 때, 배선층(41)의 잔류하는 부분은 배선(43)이 된다. 상기에서 제2확산장벽층(39) 상에 실리사이드 등의 결정립이 형성되지 않으므로 배선(43)을 형성하기 위한 패터닝이 용이할 뿐만 아니라 제거되지 않은 실리사이드 등의 결정립에 의해 서로 인접하는 배선(43) 사이가 단락되는 것이 방지된다.
상술한 바와 같이 본 발명에 따른 반도체장치의 배선 형성 방법은 층간절연막상에 접촉홀을 통해 기판과 접촉되는 제1 및 제2확산장벽층을 형성하고, 이 제2확산장벽층 배선층을 형성한다. 그리고, 기판을 열처리하여 제1확산장벽층과 배선층에 의해 제2확산장벽층의 응력을 완화시켜 표면에 크랙 또는 실리사이드 등의 결정립이 형성되는 것을 방지하면서 제1확산장벽층을 실리사이드화시킨 후 배선층과 제1 및 제2확산장벽층을 패터닝하여 배선을 형성한다.
따라서, 본 발명은 제2확산방지층 상에 실리사이드가 형성되지 않으므로 배선의 패터닝이 용이하고 배선들 사이가 단락되지 않도록 하여 소자의 신뢰성을 향상시킬 수 있는 잇점이 있다.

Claims (1)

  1. 기판 상에 소정 부분을 노출시키는 접촉홀을 갖는 층간절연막을 형성하는 공정과, 상기 층간절연층 상에 상기 접촉홀을 통해 상기 기판과 접촉되는 제1 및 제2확산장벽층을 순차적으로 형성하고 상기 제2확산장벽층 상에 배선층을 형성하는 공정과, 상기 제1확산장벽층을 실리사이드화 되도록 열처리하는 공정과, 상기 금속층과 제1 및 제2확산장벽층을 패터닝하여 배선을 형성하는 공정을 구비하는 반도체장치의 배선 형성 방법.
KR1019970046545A 1997-09-10 1997-09-10 반도체장치의 배선 형성 방법 KR100248620B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970046545A KR100248620B1 (ko) 1997-09-10 1997-09-10 반도체장치의 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970046545A KR100248620B1 (ko) 1997-09-10 1997-09-10 반도체장치의 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR19990025084A KR19990025084A (ko) 1999-04-06
KR100248620B1 true KR100248620B1 (ko) 2000-03-15

Family

ID=19521104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046545A KR100248620B1 (ko) 1997-09-10 1997-09-10 반도체장치의 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100248620B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118073273A (zh) * 2022-11-11 2024-05-24 长鑫存储技术有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
KR19990025084A (ko) 1999-04-06

Similar Documents

Publication Publication Date Title
US5475267A (en) Multilayer interconnection structure for a semiconductor device
JP3300643B2 (ja) 半導体装置の製造方法
KR101126850B1 (ko) 이중 라이너 캡핑층 상호접속 구조물
JP3193335B2 (ja) 半導体装置の製造方法
US6040240A (en) Method for forming interconnection structure
JPH0370137A (ja) 半導体集積回路内の素子連結用金属配線層およびその製造方法
US20050140012A1 (en) Method for forming copper wiring of semiconductor device
JPH06244185A (ja) 配線構造とその製法
US5750439A (en) Method of making aluminum alloy wiring with less silicon nodule
US6319826B1 (en) Method of fabricating barrier layer
KR100248620B1 (ko) 반도체장치의 배선 형성 방법
KR100632115B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20020113037A1 (en) Method for removing etching residues
KR100850075B1 (ko) 반도체 소자 제조 방법
JPH11111842A (ja) 多層配線構造およびその製造方法
US6787447B2 (en) Semiconductor processing methods of forming integrated circuitry
JPH08181146A (ja) 半導体装置の製造方法
KR100613383B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100571385B1 (ko) 에프에스지 절연막을 사용하는 비아홀 또는 콘택홀을구비한 반도체 소자 및 그 제조 방법
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
KR19990059074A (ko) 반도체 소자의 금속 배선 형성 방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
US6468905B1 (en) Methods of restricting silicon migration
JP3641488B2 (ja) 多層配線構造の形成方法
KR100318686B1 (ko) 반도체 장치의 다층 게이트 전극 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091126

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee