JPH0370137A - 半導体集積回路内の素子連結用金属配線層およびその製造方法 - Google Patents
半導体集積回路内の素子連結用金属配線層およびその製造方法Info
- Publication number
- JPH0370137A JPH0370137A JP2190875A JP19087590A JPH0370137A JP H0370137 A JPH0370137 A JP H0370137A JP 2190875 A JP2190875 A JP 2190875A JP 19087590 A JP19087590 A JP 19087590A JP H0370137 A JPH0370137 A JP H0370137A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- titanium
- wiring layer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 103
- 239000002184 metal Substances 0.000 title claims description 103
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 53
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 190
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 190
- 239000010936 titanium Substances 0.000 claims abstract description 102
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 99
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 99
- 229910001069 Ti alloy Inorganic materials 0.000 claims abstract description 34
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 63
- 229910052710 silicon Inorganic materials 0.000 claims description 63
- 239000010703 silicon Substances 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 61
- 239000011810 insulating material Substances 0.000 claims description 35
- 238000010438 heat treatment Methods 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 21
- 239000011259 mixed solution Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- 230000005012 migration Effects 0.000 claims description 7
- 238000013508 migration Methods 0.000 claims description 7
- 230000007547 defect Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 abstract description 6
- 239000000956 alloy Substances 0.000 abstract description 6
- 239000012212 insulator Substances 0.000 abstract 2
- 229910018575 Al—Ti Inorganic materials 0.000 abstract 1
- 238000000637 aluminium metallisation Methods 0.000 abstract 1
- 238000001465 metallisation Methods 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 258
- 238000007796 conventional method Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 3
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- NMJKIRUDPFBRHW-UHFFFAOYSA-N titanium Chemical compound [Ti].[Ti] NMJKIRUDPFBRHW-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/927—Electromigration resistant metallization
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は半導体集積回路内の素子連結用金属配線層およ
びその製造方法に関するもので、特に金属配線層の外周
面、例えば、上、下部および両側面に１−Ｔｉ （Ａｌ
ｕｍｉｎｉｕｍ−Ｔｉｔａｎｉｕｍ）合金層を形成する
半導体集積回路内の素子連結用の金属配線層およびその
製造方法に関するものである。
びその製造方法に関するもので、特に金属配線層の外周
面、例えば、上、下部および両側面に１−Ｔｉ （Ａｌ
ｕｍｉｎｉｕｍ−Ｔｉｔａｎｉｕｍ）合金層を形成する
半導体集積回路内の素子連結用の金属配線層およびその
製造方法に関するものである。
［従来の技術１
一般的に、半導体集積回路を製造するにおいて、最終段
階として、集積回路の内部に形成された所定目的の各素
子等を相互連結させる金属配線層の材料は優秀な電気伝
導度を持ち、蒸着工程およびマスクパターン形成工程が
容易な材料であり、例えば、アルミニウムがもっとも汎
用されている。
階として、集積回路の内部に形成された所定目的の各素
子等を相互連結させる金属配線層の材料は優秀な電気伝
導度を持ち、蒸着工程およびマスクパターン形成工程が
容易な材料であり、例えば、アルミニウムがもっとも汎
用されている。
アルミニウムの長所は、上記の説明の他にも酸化膜上部
で配線工程時に接着性が良く、パッケージ時にＡｕ配線
（Ｇｏｌｄ Ｗｉｒｅ）または他のアルミニウム配線と
のボンディングが容易であり、そして材料の価格が低廉
で経済的な長所を持っている。
で配線工程時に接着性が良く、パッケージ時にＡｕ配線
（Ｇｏｌｄ Ｗｉｒｅ）または他のアルミニウム配線と
のボンディングが容易であり、そして材料の価格が低廉
で経済的な長所を持っている。
反面に、アルミニウムは物質特性上から下記のような種
々な問題点も持っている。
々な問題点も持っている。
第１に、例えば、シリコン基板の上部にアルミニウムで
なる金属配線層の製造工程時にアルミニウム配線層とシ
リコン基板どの間の接合を良くするため行う熱処理工程
（４００℃〜４５０℃）とか、上記シリコン基板上にア
ルミニウム配線層を形成した後、その上部に絶縁層を堆
積する工程（３５０℃〜４５０℃）のような熱処理工程
過程で、アルミニウム配線層とシリコン基板間の接続さ
れた接合部分でシリコン基板からシリコンがアルミニウ
ム配線層内に拡散され接合の一定部分に暇疵（Ｐｉｔ）
が形成され、これによって、接合が破壊される。
なる金属配線層の製造工程時にアルミニウム配線層とシ
リコン基板どの間の接合を良くするため行う熱処理工程
（４００℃〜４５０℃）とか、上記シリコン基板上にア
ルミニウム配線層を形成した後、その上部に絶縁層を堆
積する工程（３５０℃〜４５０℃）のような熱処理工程
過程で、アルミニウム配線層とシリコン基板間の接続さ
れた接合部分でシリコン基板からシリコンがアルミニウ
ム配線層内に拡散され接合の一定部分に暇疵（Ｐｉｔ）
が形成され、これによって、接合が破壊される。
このような理由で、一般的にアルミニウム配線層内に略
１ｗｔ％程度のＳｉを添加して使用するか、またはアル
ミニウム層を堆積する前に先ずＴｉＷ（Ｔｉｔａｎｉｕ
ｍ−ＴｕｎｇｓｔｅｎＪ層（１０％Ｔｉｔａｎｉｕｍ／
９０％Ｔｕｎｇｓｔｅｎ）とかＴｉＮ（Ｔｉｔａｎｉｕ
ｍ ｎ１ｔｒｉｄｅ）層のようなシリコンの拡散に対す
るバリヤーメタル層（Ｍｅｔａｌ Ｂａｒｒｉｅｒ Ｌ
ａｙｅｒ）を使用しなければならない。
１ｗｔ％程度のＳｉを添加して使用するか、またはアル
ミニウム層を堆積する前に先ずＴｉＷ（Ｔｉｔａｎｉｕ
ｍ−ＴｕｎｇｓｔｅｎＪ層（１０％Ｔｉｔａｎｉｕｍ／
９０％Ｔｕｎｇｓｔｅｎ）とかＴｉＮ（Ｔｉｔａｎｉｕ
ｍ ｎ１ｔｒｉｄｅ）層のようなシリコンの拡散に対す
るバリヤーメタル層（Ｍｅｔａｌ Ｂａｒｒｉｅｒ Ｌ
ａｙｅｒ）を使用しなければならない。
第２に、上記のような熱処理過程でアルミニウム配線層
とその下部の基板との熱膨張係数の差によってアルミニ
ウム配線層からアルミニウムが表面上に突出する突出部
（ＨｉｌＬｏｃｋ）が発生する問題である。
とその下部の基板との熱膨張係数の差によってアルミニ
ウム配線層からアルミニウムが表面上に突出する突出部
（ＨｉｌＬｏｃｋ）が発生する問題である。
この突出部は、内部連結線用の金属配線層の形成工程後
に、全体構造上に保護膜を堆積し素子のパッケージ工程
を実施する時に外部の配線と上記内部連結線用の金属配
線層を相互に連結させるためポンディングパッド部分の
保護膜だけを除去する写真食刻工程を行う場合、ポンデ
ィングパッド部分以外で感光物質がアルミニウム配線層
の表面に形成された突出部を完全に被覆できず、この突
出された部分での保護膜層が食刻されることにより、保
護膜の役割を行い得ないようにする問題を誘発させる。
に、全体構造上に保護膜を堆積し素子のパッケージ工程
を実施する時に外部の配線と上記内部連結線用の金属配
線層を相互に連結させるためポンディングパッド部分の
保護膜だけを除去する写真食刻工程を行う場合、ポンデ
ィングパッド部分以外で感光物質がアルミニウム配線層
の表面に形成された突出部を完全に被覆できず、この突
出された部分での保護膜層が食刻されることにより、保
護膜の役割を行い得ないようにする問題を誘発させる。
また、多層金属配線層を形成する場合においても、この
突出部により絶縁物質層にピンホール（Ｐｉｎ Ｈｏ１
ｅ）が生成され、のぞまない部分で下部の金属配線層と
上部の金属配線層が互いに電気的に接続され、これによ
って素子等が動作しなくなる問題が発生する。
突出部により絶縁物質層にピンホール（Ｐｉｎ Ｈｏ１
ｅ）が生成され、のぞまない部分で下部の金属配線層と
上部の金属配線層が互いに電気的に接続され、これによ
って素子等が動作しなくなる問題が発生する。
第３に、素子が動作する時、アルミニウム配線層の電流
の流れ、すなわち、電子の移動はアルミニウムのブレー
ン境界（Ｇｒａｉｎ Ｂｏｕｎｄａｒｙ）部分で上記電
子がアルミニウムの原子との衝突を招来する。したがっ
て、アルミニウム原子の移動が生じてアルミニウム配線
が切れるようになる電気移動（Ｅｌｅｃｔｒｏｍｉｇｒ
ａｔｉｏｎ）現象が発生する。
の流れ、すなわち、電子の移動はアルミニウムのブレー
ン境界（Ｇｒａｉｎ Ｂｏｕｎｄａｒｙ）部分で上記電
子がアルミニウムの原子との衝突を招来する。したがっ
て、アルミニウム原子の移動が生じてアルミニウム配線
が切れるようになる電気移動（Ｅｌｅｃｔｒｏｍｉｇｒ
ａｔｉｏｎ）現象が発生する。
上記のとおりアルミニウム配線層の表面での突出部問題
と電気移動問題を解決するための従来の方法中の一つは
、第１図にみるように、アルミニウム層およびチタンを
順次に堆積してでこれらのマスクパターン工程によって
アルミニウム配線層を形成した後、これを熱処理して上
部にＡｊ２−Ｔｉ合金層の形成を行っていた。従って、
Ａｒ１．−Ｔｉ合金層によって上記の突出部の形成が抑
制され、さらに前述のようなアルミニウム内の電気移動
現象問題を減少させることができる。
と電気移動問題を解決するための従来の方法中の一つは
、第１図にみるように、アルミニウム層およびチタンを
順次に堆積してでこれらのマスクパターン工程によって
アルミニウム配線層を形成した後、これを熱処理して上
部にＡｊ２−Ｔｉ合金層の形成を行っていた。従って、
Ａｒ１．−Ｔｉ合金層によって上記の突出部の形成が抑
制され、さらに前述のようなアルミニウム内の電気移動
現象問題を減少させることができる。
上記アルミニウム−チタンの合金層は略り５０℃〜４５
０℃程の温度で熱処理を行うことで得られ、アルミニウ
ム内にシリコンが２ｗｔ％以下添加されている時、へβ
−Ｔｉ合金層は殆どＡβ−Ｔｉで構成される。
０℃程の温度で熱処理を行うことで得られ、アルミニウ
ム内にシリコンが２ｗｔ％以下添加されている時、へβ
−Ｔｉ合金層は殆どＡβ−Ｔｉで構成される。
［発明が解決しようとする課題１
しかし、このような従来の方法では、アルミニウム配線
層上部の突出部は抑制できるがアルミニウム配線層の側
壁へ突出される側面突出部は抑制できない。また、互い
に分離していながら互いに隣接するアルミニウム配線層
等の間の間隔が狭い場合、上記側面へ発生する側面突出
部によって、互いにのぞましくないように接触され、そ
れによって素子等の誤動作が招来される。
層上部の突出部は抑制できるがアルミニウム配線層の側
壁へ突出される側面突出部は抑制できない。また、互い
に分離していながら互いに隣接するアルミニウム配線層
等の間の間隔が狭い場合、上記側面へ発生する側面突出
部によって、互いにのぞましくないように接触され、そ
れによって素子等の誤動作が招来される。
したがって、本発明の目的はアルミニウム配線層の上、
下および側面の露出された表面全体にかけてＡＩ２．−
Ｔｉ合金層を形成するように構成した半導体集積内の素
子の連結用金属配線層およびその製造方法を提供するこ
とである。
下および側面の露出された表面全体にかけてＡＩ２．−
Ｔｉ合金層を形成するように構成した半導体集積内の素
子の連結用金属配線層およびその製造方法を提供するこ
とである。
本発明の素子連結用の金属配線層によると、金属配線層
の上部はもちろん、両側壁での突出部の発生を抑制し、
また前述のようなアルミニウム配線層とシリコン基板間
の接合部の破壊とかアルミニウム配線層内の電気移動現
象が発生するのを防止できる。
の上部はもちろん、両側壁での突出部の発生を抑制し、
また前述のようなアルミニウム配線層とシリコン基板間
の接合部の破壊とかアルミニウム配線層内の電気移動現
象が発生するのを防止できる。
［課題を解決するための手段］
本発明による半導体集積回路内の素子連結用の金属配線
層の一つの実施例によると、 半導体素子の製造工程で絶縁物質層の上部に形成され得
る突出部およびのアルミニウム配線層の熱処理工程時に
発生し前記アルミニウム配線層の表面上に形成される突
出部およびアルミニウム配線層自体の電気移動を防止す
るための、半導体集積回路内の素子連結用の金属配線層
において、基板として作用する絶縁物質層と、 半導体素子の上部一部にそれぞれ隔離されて形成されそ
れぞれ上部、両側壁および下部を持つ多数のアルミニウ
ム配線層と、 前記それぞれのアルミニウム配線層の上部および両側壁
に形成された第１アルミニウム−チタン合金層を有する
ことを特徴とする。
層の一つの実施例によると、 半導体素子の製造工程で絶縁物質層の上部に形成され得
る突出部およびのアルミニウム配線層の熱処理工程時に
発生し前記アルミニウム配線層の表面上に形成される突
出部およびアルミニウム配線層自体の電気移動を防止す
るための、半導体集積回路内の素子連結用の金属配線層
において、基板として作用する絶縁物質層と、 半導体素子の上部一部にそれぞれ隔離されて形成されそ
れぞれ上部、両側壁および下部を持つ多数のアルミニウ
ム配線層と、 前記それぞれのアルミニウム配線層の上部および両側壁
に形成された第１アルミニウム−チタン合金層を有する
ことを特徴とする。
本発明による半導体集積回路内の素子連結用の金属配線
層の他の実施例によると、 半導体素子製造工程でシリコン基板上部に形成され得る
突出部およびのアルミニウム配線層の熱処理工程時に発
生し前記アルミニウム配線層と前記シリコン基板間との
接合部で発生し得る暇疵およびアルミニウム配線層自体
の電気移動を防止するための半導体集積回路内の素子連
結用の金属配線層において、 シリコン基板と、 前記シリコン基板の上部一部にそれぞれ離隔されて形成
されそれぞれ上部、両側壁および下部を持つ多数のアル
ミニウム配線層と、 前記それぞれのアルミニウム配線層の上部および両側壁
に堆積された第１アルミニウム−チタン合金層および、 前記それぞれのアルミニウム配線層とシリコン基板との
間の前記アルミニウム配線層の下部に形成されたバリヤ
ーメタル層とを有することを特徴とする。
層の他の実施例によると、 半導体素子製造工程でシリコン基板上部に形成され得る
突出部およびのアルミニウム配線層の熱処理工程時に発
生し前記アルミニウム配線層と前記シリコン基板間との
接合部で発生し得る暇疵およびアルミニウム配線層自体
の電気移動を防止するための半導体集積回路内の素子連
結用の金属配線層において、 シリコン基板と、 前記シリコン基板の上部一部にそれぞれ離隔されて形成
されそれぞれ上部、両側壁および下部を持つ多数のアル
ミニウム配線層と、 前記それぞれのアルミニウム配線層の上部および両側壁
に堆積された第１アルミニウム−チタン合金層および、 前記それぞれのアルミニウム配線層とシリコン基板との
間の前記アルミニウム配線層の下部に形成されたバリヤ
ーメタル層とを有することを特徴とする。
本発明による半導体集積回路内の素子連結用の金属配線
層の製造方法の一つの実施例によると、半導体素子の製
造工程で絶縁物質層の上部に形成され得る突出部および
アルミニウム配線層の熱処理工程時に発生し前記アルミ
ニウム配線層の表面上に形成され得る突出部およびアル
ミニウム配線層自体の電気移動を防止するための半導体
集積回路内の素子連結用の金属配線層の製造方法におい
て、 基板として作用する絶縁物質層を提供する工程と、 半導体素子の上部にアルミニウム層を形成する工程と、 前記アルミニウム層のマスクパターン工程によって前記
アルミニウム層の一部を食刻してそれぞれ離隔された状
態でそれぞれ上部および両側壁を持つ多数のアルミニウ
ム配線層を形成する工程と、 前記アルミニウム配線層および絶縁物質層の上離隔され
た状態でそれぞれ上部にチタン層を堆積する工程と、 前記チタン層のチタンとアルミニウム配線層のアルミニ
ウムが反応して前記アルミニウム配線層の上部および両
側壁に第１アルミニウム−チタン合金層を形成するよう
に前記チタン層を熱処理する工程と、 半導体素子の上部の一部上のチタン層を熱処理する工程
とを有することを特徴とする。
層の製造方法の一つの実施例によると、半導体素子の製
造工程で絶縁物質層の上部に形成され得る突出部および
アルミニウム配線層の熱処理工程時に発生し前記アルミ
ニウム配線層の表面上に形成され得る突出部およびアル
ミニウム配線層自体の電気移動を防止するための半導体
集積回路内の素子連結用の金属配線層の製造方法におい
て、 基板として作用する絶縁物質層を提供する工程と、 半導体素子の上部にアルミニウム層を形成する工程と、 前記アルミニウム層のマスクパターン工程によって前記
アルミニウム層の一部を食刻してそれぞれ離隔された状
態でそれぞれ上部および両側壁を持つ多数のアルミニウ
ム配線層を形成する工程と、 前記アルミニウム配線層および絶縁物質層の上離隔され
た状態でそれぞれ上部にチタン層を堆積する工程と、 前記チタン層のチタンとアルミニウム配線層のアルミニ
ウムが反応して前記アルミニウム配線層の上部および両
側壁に第１アルミニウム−チタン合金層を形成するよう
に前記チタン層を熱処理する工程と、 半導体素子の上部の一部上のチタン層を熱処理する工程
とを有することを特徴とする。
る。
本発明による半導体集積回路内の素子連結用の金属配線
層の製造方法の他の実施例によると、半導体素子の製造
工程で絶縁物質層の上部に形成され得る突出部およびア
ルミニウム配線層の熱処理工程時に発生し前記アルミニ
ウム配線層の表面上に形成され得る突出部およびアルミ
ニウム配線層自体の電気移動を防止するための半導体集
積回路内の素子連結用の金属配線層の製造方法において
、 基板として作用する絶縁物質層を提供する工程と、 半導体素子の上部に第１チタン層およびアルミニウム層
を順次に形成する工程と、 回路内の素子連結用の金属配線層のマスクパターン工程
により回路内の素子連結用の金属配線層の一部を順次に
食刻して、それぞれ離隔された状態でそれぞれ上、下部
および両側壁を持つ多数のアルミニウム配線層を形成す
る工程と、と、 前記アルミニウム配線層および絶縁物質層の上離隔され
た状態でそれぞれ上、下部および両側壁を堆積する工程
と、 前記第１および第２チタン層のチタンとアルミニウム配
線層のアルミニウムが反応して前記アル堆積する工程と
、前記第１および両側壁に第１および第２アルミニウム
−チタン合金層を形成するように前記第１および第２チ
タン層を熱処理する工程と、 半導体素子の上部の一部上の第２チタン層を熱処理する
段階とを有することを特徴とする。
層の製造方法の他の実施例によると、半導体素子の製造
工程で絶縁物質層の上部に形成され得る突出部およびア
ルミニウム配線層の熱処理工程時に発生し前記アルミニ
ウム配線層の表面上に形成され得る突出部およびアルミ
ニウム配線層自体の電気移動を防止するための半導体集
積回路内の素子連結用の金属配線層の製造方法において
、 基板として作用する絶縁物質層を提供する工程と、 半導体素子の上部に第１チタン層およびアルミニウム層
を順次に形成する工程と、 回路内の素子連結用の金属配線層のマスクパターン工程
により回路内の素子連結用の金属配線層の一部を順次に
食刻して、それぞれ離隔された状態でそれぞれ上、下部
および両側壁を持つ多数のアルミニウム配線層を形成す
る工程と、と、 前記アルミニウム配線層および絶縁物質層の上離隔され
た状態でそれぞれ上、下部および両側壁を堆積する工程
と、 前記第１および第２チタン層のチタンとアルミニウム配
線層のアルミニウムが反応して前記アル堆積する工程と
、前記第１および両側壁に第１および第２アルミニウム
−チタン合金層を形成するように前記第１および第２チ
タン層を熱処理する工程と、 半導体素子の上部の一部上の第２チタン層を熱処理する
段階とを有することを特徴とする。
する。
本発明による半導体集積回路内の素子連結用の金属配線
層の製造方法のまた一つの実施例によると、 半導体素子製造工程でシリコン基板の上部に形成される
素子連結アルミニウム配線層の熱処理工程時に発生し前
記アルミニウム配線層と前記シリコン基板間との接合部
で発生し得る暇疵およびアルミニウム配線層自体の電気
移動現象を防止するための半導体集積回路内の素子連結
用の金属配線層の製造方法において、 シリコン基板を提供する工程と、 前記シリコン基板の上部に金属層およびアルミニウム層
を順次に形成する工程と、 前記シリコン層および金属層のマスクパターン工程によ
って前記アルミニウム層および金属層の一部を順次に食
刻して、それぞれ離隔された状態でそれぞれ上、下部お
よび両側壁を持つが、下部にはバリヤーメタル層が形成
された多数のアルミニウム配線層を形成する工程と、 前記アルミニウム配線層およびシリコン基板の上離隔さ
れた状態でそれぞれ上部にチタン層を堆積する工程と、 前記チタン層のチタンとアルミニウム配線層のアルミニ
ウムが反応して前記アルミニウム配線層の上部および両
側壁に第１アルミニウム−チタン合金層を形成するよう
に前記チタン層を熱処理する工程と、 前記シリコン基板上部の一部のチタン層を熱処理する工
程とを有することを特徴とする半水発明による半導体集
積回路内の素子連結用の金属配線層の製造方法のまた一
つの実施例によると、と、 半導体素子の製造工程でシリコン基板の上部に形成され
得る突出部およびのアルミニウム配線層の熱処理工程時
に発生し前記アルミニウム配線層と前記シリコン基板間
との接合部で発生し得る堰疵およびアルミニウム配線層
自体の電気移動の現象を防止するための半導体集積回路
内の素子連結用の金属配線層の製造方法において、 シリコン基板を提供する工程と、 前記シリコン基板の上部にバリヤーメタル層、第１チタ
ン層およびアルミニウム層を順次に形成する工程と、 前記アルミニウム層、第１チタン層および金属層のマス
クパターン工程によって前記アルミニウム層、第１チタ
ン層および金属層の一部を順次に食刻し、それぞれ離隔
された状態でそれぞれ上、下部および両側壁を持つが、
下部にはバリヤーメタル層が形成された多数のアルミニ
ウム配線層を形成する工程と、 前記アルミニウム配線層およびシリコン基板の上部の一
部を包含する全体構造の上部にチタン層を堆積する工程
と、 前記第１および第２のチタン層のチタンとアルミニウム
配線層のアルミニウムが反応して前記アル堆積する工程
と、前記第１および両側壁層に第１および第２アルミニ
ウム−チタン合金層を形成するように前記第１および第
２チタン層を熱処理する工程と、 前記シリコン基板の上部の一部の第２チタン層を熱処理
する工程とを有することを特徴とする。
層の製造方法のまた一つの実施例によると、 半導体素子製造工程でシリコン基板の上部に形成される
素子連結アルミニウム配線層の熱処理工程時に発生し前
記アルミニウム配線層と前記シリコン基板間との接合部
で発生し得る暇疵およびアルミニウム配線層自体の電気
移動現象を防止するための半導体集積回路内の素子連結
用の金属配線層の製造方法において、 シリコン基板を提供する工程と、 前記シリコン基板の上部に金属層およびアルミニウム層
を順次に形成する工程と、 前記シリコン層および金属層のマスクパターン工程によ
って前記アルミニウム層および金属層の一部を順次に食
刻して、それぞれ離隔された状態でそれぞれ上、下部お
よび両側壁を持つが、下部にはバリヤーメタル層が形成
された多数のアルミニウム配線層を形成する工程と、 前記アルミニウム配線層およびシリコン基板の上離隔さ
れた状態でそれぞれ上部にチタン層を堆積する工程と、 前記チタン層のチタンとアルミニウム配線層のアルミニ
ウムが反応して前記アルミニウム配線層の上部および両
側壁に第１アルミニウム−チタン合金層を形成するよう
に前記チタン層を熱処理する工程と、 前記シリコン基板上部の一部のチタン層を熱処理する工
程とを有することを特徴とする半水発明による半導体集
積回路内の素子連結用の金属配線層の製造方法のまた一
つの実施例によると、と、 半導体素子の製造工程でシリコン基板の上部に形成され
得る突出部およびのアルミニウム配線層の熱処理工程時
に発生し前記アルミニウム配線層と前記シリコン基板間
との接合部で発生し得る堰疵およびアルミニウム配線層
自体の電気移動の現象を防止するための半導体集積回路
内の素子連結用の金属配線層の製造方法において、 シリコン基板を提供する工程と、 前記シリコン基板の上部にバリヤーメタル層、第１チタ
ン層およびアルミニウム層を順次に形成する工程と、 前記アルミニウム層、第１チタン層および金属層のマス
クパターン工程によって前記アルミニウム層、第１チタ
ン層および金属層の一部を順次に食刻し、それぞれ離隔
された状態でそれぞれ上、下部および両側壁を持つが、
下部にはバリヤーメタル層が形成された多数のアルミニ
ウム配線層を形成する工程と、 前記アルミニウム配線層およびシリコン基板の上部の一
部を包含する全体構造の上部にチタン層を堆積する工程
と、 前記第１および第２のチタン層のチタンとアルミニウム
配線層のアルミニウムが反応して前記アル堆積する工程
と、前記第１および両側壁層に第１および第２アルミニ
ウム−チタン合金層を形成するように前記第１および第
２チタン層を熱処理する工程と、 前記シリコン基板の上部の一部の第２チタン層を熱処理
する工程とを有することを特徴とする。
［実施例１
以下、本発明を添付の図面を参照して詳細に説明すると
次のとおりである。
次のとおりである。
添付の図面に示したのは便宜上から絶縁物質層またはシ
リコン基板の上部に金属配線層を形成したものであるが
、本発明の金属配線層は実際の使用上でそれぞれの素子
、すなわち、トランジスター、キャパシター、抵抗など
に作用し、これをシリコン基板の上部に形成してなる半
導体素子に応用され得る。
リコン基板の上部に金属配線層を形成したものであるが
、本発明の金属配線層は実際の使用上でそれぞれの素子
、すなわち、トランジスター、キャパシター、抵抗など
に作用し、これをシリコン基板の上部に形成してなる半
導体素子に応用され得る。
第１図は、従来の方法によって形成された金属配線層の
構造を示す断面図であり、絶縁物質層（１）上部にアル
ミニウム層（２）とチタン層（３）を順次に蒸着して、
これらのマスクパータン工程で上記アルミニウム層（２
）およびチタン層（３）の−部は取り除いて互いに離隔
された状態の多数のアルミニウム配線層（２Ａ）を形成
した後、熱処理工程で上記チタン層（３）のチタンとア
ルミニウム層（２）のアルミニウムが互いに反応して、
上記アルミニウム配線層（２人）の上部（２Ｂ）にだけ
へβ−Ｔｉ合金層（４）を形成した状態の断面図である
。
構造を示す断面図であり、絶縁物質層（１）上部にアル
ミニウム層（２）とチタン層（３）を順次に蒸着して、
これらのマスクパータン工程で上記アルミニウム層（２
）およびチタン層（３）の−部は取り除いて互いに離隔
された状態の多数のアルミニウム配線層（２Ａ）を形成
した後、熱処理工程で上記チタン層（３）のチタンとア
ルミニウム層（２）のアルミニウムが互いに反応して、
上記アルミニウム配線層（２人）の上部（２Ｂ）にだけ
へβ−Ｔｉ合金層（４）を形成した状態の断面図である
。
第２Ａ図ないし第２Ｃ図は本発明による第１実施例の製
造過程を示す断面図である。
造過程を示す断面図である。
第２Ａ図は、絶縁物質層（１）の上部にアルミニウム層
（２）を蒸着してマスクパターン工程によって上記アル
ミニウム層（２）の一部を除去して互いに離隔された状
態で多数のアルミニウム配線層（２Ａ）を形成した後、
全体の構造上部にチタン層（３）を堆積した状態の断面
図である。
（２）を蒸着してマスクパターン工程によって上記アル
ミニウム層（２）の一部を除去して互いに離隔された状
態で多数のアルミニウム配線層（２Ａ）を形成した後、
全体の構造上部にチタン層（３）を堆積した状態の断面
図である。
第２Ｂ図は、上記チタン層（３）が堆積された第２Ａ図
の構造をＮ、／ｌ（、、Ｎ、または、Ａｒなとの混合溶
液使用して加熱炉（図示せず）内の４００〜５００℃間
の温度で熱処理するとアルミニウム層（２）のアルミニ
ウムとチタン層（３）のチタンが反応して、アルミニウ
ム配線層（２Ａ）の外部表面には第１Ａｊ２−Ｔｉ合金
層（４Ａ）が形成され、絶縁物質層（１）の上部にはチ
タン層（３）がそのまま残留している状態を示した断面
図である。
の構造をＮ、／ｌ（、、Ｎ、または、Ａｒなとの混合溶
液使用して加熱炉（図示せず）内の４００〜５００℃間
の温度で熱処理するとアルミニウム層（２）のアルミニ
ウムとチタン層（３）のチタンが反応して、アルミニウ
ム配線層（２Ａ）の外部表面には第１Ａｊ２−Ｔｉ合金
層（４Ａ）が形成され、絶縁物質層（１）の上部にはチ
タン層（３）がそのまま残留している状態を示した断面
図である。
第２Ｃ図は、絶縁物質層（１）の上部に残留しているチ
タン層（３）だけを選択的に食刻するため、混合比が１
：１：５のＮＨ，ＯＨ／Ｈ，０□／Ｈ２０の混合溶液を
１８〜４０℃の温度で保持した状態で上記チタン層（３
）が形成された第２Ｂ図の構造を上記混合溶液に入れて
チタン層（第２Ｂ図の３）だけを選択的に食刻した状態
の断面図であって、アルミニウム配線層（２Ａ）の上部
（２Ｂ）と両側面（２Ｃ）に第１八忍−Ｔｉ合金層（４
Ａ）が形成されたのを示す。
タン層（３）だけを選択的に食刻するため、混合比が１
：１：５のＮＨ，ＯＨ／Ｈ，０□／Ｈ２０の混合溶液を
１８〜４０℃の温度で保持した状態で上記チタン層（３
）が形成された第２Ｂ図の構造を上記混合溶液に入れて
チタン層（第２Ｂ図の３）だけを選択的に食刻した状態
の断面図であって、アルミニウム配線層（２Ａ）の上部
（２Ｂ）と両側面（２Ｃ）に第１八忍−Ｔｉ合金層（４
Ａ）が形成されたのを示す。
第３八図ないし第３Ｄ図は、本発明による第２実施例の
製造過程を示す断面図で、アルミニウム配線層内の電気
移動（Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｍ）現象を一層
抑制させ得る。
製造過程を示す断面図で、アルミニウム配線層内の電気
移動（Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｍ）現象を一層
抑制させ得る。
第３Ａ図は、絶縁物質層（１）上部に第１チタン層（３
Ａ）とアルミニウム層（２）を順次的に堆積して、マス
クバータン工程によって上記アルミニウム層（２）およ
び第１チタン層（３Ａ）の一部を除去して互゛いに離隔
された多数のアルミニウム配線層（２Ａ）を形成した状
態の断面図である。
Ａ）とアルミニウム層（２）を順次的に堆積して、マス
クバータン工程によって上記アルミニウム層（２）およ
び第１チタン層（３Ａ）の一部を除去して互゛いに離隔
された多数のアルミニウム配線層（２Ａ）を形成した状
態の断面図である。
第３Ｂ図は、第３Ａ図の全体構造上、下部および両側壁
（３Ｂ）を堆積した状態の断面図である。
（３Ｂ）を堆積した状態の断面図である。
第３Ｃ図は、上記第２チタン層（３Ｂ）が蒸着された第
３Ｂ図の構造をＮｔ／Ｈｚ、Ｎ−またはＡｒの混合溶液
使用して加熱炉（図示されず）内で４００〜５００℃間
の温度で熱処理すると、アルミニウム層（２）のアルミ
ニウムおよび第１および第２チタン層（３Ａおよび３Ｂ
）のチタンが互いに反応することで、アルミニウム配線
層（２Ａ）の上、下部（２Ｂ、 ２Ｄ）および両側壁（
２Ｃ）全てに第１および第２ＡＩ２−Ｔｉ合金層（４Ａ
および４Ｂ）が形成され、絶縁物質層（１）上部の第２
チタン層（３Ｂ）はそのまま残留している状態の断面図
である。
３Ｂ図の構造をＮｔ／Ｈｚ、Ｎ−またはＡｒの混合溶液
使用して加熱炉（図示されず）内で４００〜５００℃間
の温度で熱処理すると、アルミニウム層（２）のアルミ
ニウムおよび第１および第２チタン層（３Ａおよび３Ｂ
）のチタンが互いに反応することで、アルミニウム配線
層（２Ａ）の上、下部（２Ｂ、 ２Ｄ）および両側壁（
２Ｃ）全てに第１および第２ＡＩ２−Ｔｉ合金層（４Ａ
および４Ｂ）が形成され、絶縁物質層（１）上部の第２
チタン層（３Ｂ）はそのまま残留している状態の断面図
である。
第３Ｄ図は、絶縁物質層（１）の上部に残留している第
２チタン層（３Ｂ）だけを選択的に食刻するため、混合
卵が１：ｌ：５であるＮ）１４０Ｈ／Ｈ２０□／Ｈ２０
の混合溶液を１８〜４０℃の温度で保持した状態で、上
記第３Ｃ図の構造を上記混合溶液に入れて絶縁物質層（
１）上部の第２チタン層（第３Ｃ図の３８）だけを選択
的に食刻した状態の断面図である。それによって、アル
ミニウム配線層（２Ａ）の上、下部（２Ｂ、 ２Ｄ）そ
して両側面（２Ｃ）全てに第１および第２Ａβ−Ｔｉ合
金層（４Ａおよび４Ｂ）が形成されたのを示す。
２チタン層（３Ｂ）だけを選択的に食刻するため、混合
卵が１：ｌ：５であるＮ）１４０Ｈ／Ｈ２０□／Ｈ２０
の混合溶液を１８〜４０℃の温度で保持した状態で、上
記第３Ｃ図の構造を上記混合溶液に入れて絶縁物質層（
１）上部の第２チタン層（第３Ｃ図の３８）だけを選択
的に食刻した状態の断面図である。それによって、アル
ミニウム配線層（２Ａ）の上、下部（２Ｂ、 ２Ｄ）そ
して両側面（２Ｃ）全てに第１および第２Ａβ−Ｔｉ合
金層（４Ａおよび４Ｂ）が形成されたのを示す。
第４Ａ図ないし第４Ｃ図は、本発明による第３実施例の
製造過程を示した断面図である。これはアルミニウム配
線層（２Ａ）の下部にはＴｉＷのようなバリヤーメタル
層（５Ａ）が形成され、この上部および両側壁には第１
Ａ℃−Ｔｉ合金層（４Ａ）が形成される構造を得るため
の実施例で、基板がシリコンの場合、熱処理過程中でシ
リコンとアルミニウム配線層間の接合部位で珊疵が発生
し、それによって接合が破壊される問題点を防止するた
めのものである。
製造過程を示した断面図である。これはアルミニウム配
線層（２Ａ）の下部にはＴｉＷのようなバリヤーメタル
層（５Ａ）が形成され、この上部および両側壁には第１
Ａ℃−Ｔｉ合金層（４Ａ）が形成される構造を得るため
の実施例で、基板がシリコンの場合、熱処理過程中でシ
リコンとアルミニウム配線層間の接合部位で珊疵が発生
し、それによって接合が破壊される問題点を防止するた
めのものである。
第４Ａ図は、シリコン基板（ｌＯ）の上部にＴｉＷ等の
金属層（５）とアルミニウム層（２）を順次に堆積し、
このマスクバータン工程によって上記金属層（５）とア
ルミニウム層（２）の一部を除去して互いに離隔された
状態に多数のアルミニウム配線層（２Ａ）を形成した状
態の断面図である。
金属層（５）とアルミニウム層（２）を順次に堆積し、
このマスクバータン工程によって上記金属層（５）とア
ルミニウム層（２）の一部を除去して互いに離隔された
状態に多数のアルミニウム配線層（２Ａ）を形成した状
態の断面図である。
第４Ｂ図は全体的にチタン層（３）を堆積し、この構造
をＮ２／Ｈ，、Ｎ２またはＡｒの混合溶液を１８〜４０
℃の温度で４００〜５００℃間の温度で熱処理してアル
ミニウム層（２）のアルミニウムとチタン層（３）のチ
タンが反応することによって、アルミニウム配線層（２
Ａ）の上部（２Ｂ）および両側壁（２Ｃ）に第１Ａｊ２
−Ｔｉ合金層（４Ａ）が形成され、シリコン基板（１０
）の上部の一部にチタン層（３）が存在している状態を
示した断面図である。
をＮ２／Ｈ，、Ｎ２またはＡｒの混合溶液を１８〜４０
℃の温度で４００〜５００℃間の温度で熱処理してアル
ミニウム層（２）のアルミニウムとチタン層（３）のチ
タンが反応することによって、アルミニウム配線層（２
Ａ）の上部（２Ｂ）および両側壁（２Ｃ）に第１Ａｊ２
−Ｔｉ合金層（４Ａ）が形成され、シリコン基板（１０
）の上部の一部にチタン層（３）が存在している状態を
示した断面図である。
第４Ｃ図は、混合比がｌ：１：５のＮＨ４ＯＨ／Ｈ，０
□／Ｈ２０の混合溶液を１８〜４０℃の温度状態に保持
した状態で、上記混合溶液を使用してシリコン基板（ｌ
Ｏ）上部のチタン層（３）だけを選択的に食刻した状態
の断面図である。ここには、アルミニウム配線層（２Ａ
）の下部（２Ｄ）にはバリヤーメタル層（５Ａ）が形成
され、その上部（２Ｂ）および両側面（２Ｃ）には第１
ＡＩ−Ｔｉ合金層（４Ａ）が形成された状態を示す。
□／Ｈ２０の混合溶液を１８〜４０℃の温度状態に保持
した状態で、上記混合溶液を使用してシリコン基板（ｌ
Ｏ）上部のチタン層（３）だけを選択的に食刻した状態
の断面図である。ここには、アルミニウム配線層（２Ａ
）の下部（２Ｄ）にはバリヤーメタル層（５Ａ）が形成
され、その上部（２Ｂ）および両側面（２Ｃ）には第１
ＡＩ−Ｔｉ合金層（４Ａ）が形成された状態を示す。
第５Ａ図ないし第５Ｃ図は本発明による第４実施例の製
造過程を示す断面図である。
造過程を示す断面図である。
第５Ａ図はシリコン基板（ｌＯ）上にＴｉＷなとの金属
層（５）、第１チタン層（３Ａ）およびアルミニウム層
（２）を順次的に所定厚さに堆積し、これらのマスクパ
ターン工程によって多数のアルミニウム配線層（２Ａ）
を互いに離隔せられるように形成した状態の断面図であ
る（ここで周知すべきことは上記金属層（５）でＴｉＷ
の代りにＴｉＮ層を使用でき得る）。
層（５）、第１チタン層（３Ａ）およびアルミニウム層
（２）を順次的に所定厚さに堆積し、これらのマスクパ
ターン工程によって多数のアルミニウム配線層（２Ａ）
を互いに離隔せられるように形成した状態の断面図であ
る（ここで周知すべきことは上記金属層（５）でＴｉＷ
の代りにＴｉＮ層を使用でき得る）。
第５Ｂ図は全体構造上、下部および両側壁（３Ｂ）を堆
積した状態の断面図である。
積した状態の断面図である。
第５Ｃ図は第２Ｂ図のとおりＮａ／Ｈ＊、Ｎ２またはＡ
ｒの混合溶液を使用して加熱炉（図示せず）内の熱処理
でアルミニウム層（２）のアルミニウムと第１および第
２チタン層（３Ａおよび３Ｂ）のチタンを反応させＡＪ
２−Ｔｉ合金層（４）を形成し、第２Ｃ図のような混合
比と温度を持つ混合溶液を使用し、シリコン基板（ｌＯ
）上部の第２チタン層（３Ｂ）だけを選択的に食刻した
状態の断面図である。ここにはアルミニウム配線層（２
Ａ）の上、下部（２Ｂ、 ２Ｄ）および両側面（２Ｃ）
に第１および第２Ｔｉ−ＡＩ２合金層（４Ａおよび４Ｂ
）が形成され、シリコン基板（ｌＯ）と第２Ｔｉ−Ａ４
２合金層（４Ｂ）間にバリヤーメタル層（５Ａ）が形成
された状態を示す。
ｒの混合溶液を使用して加熱炉（図示せず）内の熱処理
でアルミニウム層（２）のアルミニウムと第１および第
２チタン層（３Ａおよび３Ｂ）のチタンを反応させＡＪ
２−Ｔｉ合金層（４）を形成し、第２Ｃ図のような混合
比と温度を持つ混合溶液を使用し、シリコン基板（ｌＯ
）上部の第２チタン層（３Ｂ）だけを選択的に食刻した
状態の断面図である。ここにはアルミニウム配線層（２
Ａ）の上、下部（２Ｂ、 ２Ｄ）および両側面（２Ｃ）
に第１および第２Ｔｉ−ＡＩ２合金層（４Ａおよび４Ｂ
）が形成され、シリコン基板（ｌＯ）と第２Ｔｉ−Ａ４
２合金層（４Ｂ）間にバリヤーメタル層（５Ａ）が形成
された状態を示す。
上記の第３および第４実施例でバリヤーメタル層（５Ａ
）を形成する理由はもしもアルミニウム配線層（２Ａ）
がシリコン基板（ｌＯ）上部に形成される場合、上記第
１および第２ Ｔｉ−Ａ４合金層（４Ａおよび４Ｂ）が
形成される過程に上記合金層は更にシリコンと反応して
、Ｔｉ−ＡＪ２−３Ｌバリヤ一メタル層（ＴＬ。
）を形成する理由はもしもアルミニウム配線層（２Ａ）
がシリコン基板（ｌＯ）上部に形成される場合、上記第
１および第２ Ｔｉ−Ａ４合金層（４Ａおよび４Ｂ）が
形成される過程に上記合金層は更にシリコンと反応して
、Ｔｉ−ＡＪ２−３Ｌバリヤ一メタル層（ＴＬ。
Ａｊ２．ＳＬ＋ａ）が形成される。この時アルミニウム
配線層（２Ａ）とシリコン基板（１０）間の接合部分で
シリコン基板からシリコンがアルミニウム配線層内に拡
散されて上記接合の一定部分に珊疵（Ｐｉｔ）が形成さ
れるのを防止するため上記バリヤーメタル層（５Ａ）が
使用される。
配線層（２Ａ）とシリコン基板（１０）間の接合部分で
シリコン基板からシリコンがアルミニウム配線層内に拡
散されて上記接合の一定部分に珊疵（Ｐｉｔ）が形成さ
れるのを防止するため上記バリヤーメタル層（５Ａ）が
使用される。
［発明の効果］
上記のとおり本発明による金属配線層の形成方法による
と、アルミニウム配線層の上部、両側面にＡβ−Ｔｉ合
金層が形成され得るのはもちろん、アルミニウム配線層
の下部にバリヤーメタル層が形成された金属配線層を提
供できるために、従来のアルミニウムでなる金属配線層
の上部および側面で発生し得る突出部の発生および、ア
ルミニウム配線層の電気移動の発生を防止して半導体素
子の信頼性を高めることができる。
と、アルミニウム配線層の上部、両側面にＡβ−Ｔｉ合
金層が形成され得るのはもちろん、アルミニウム配線層
の下部にバリヤーメタル層が形成された金属配線層を提
供できるために、従来のアルミニウムでなる金属配線層
の上部および側面で発生し得る突出部の発生および、ア
ルミニウム配線層の電気移動の発生を防止して半導体素
子の信頼性を高めることができる。
第１図は従来の方法によって形成された金属配線層の構
造を示す断面図、 第２八図ないし第２Ｃ図は本発明による第１実施例の製
造過程を示す断面図、 第３Ａ図ないし第３Ｄ図は発明による第２実施例の製造
過程を示す断面図、 第４Ａ図ないし第４Ｃ図は本発明による第３実施例の製
造過程を示す断面図、 第５八図ないし第５Ｃ図は本発明による第４実施例の製
造過程を示す断面図である。 ｌｌＩ４４Ａ図 １・・・絶縁物質層、 ２・・・アルミニウム層（へβ）、 ３・・・チタンＨ（Ｔｉ）、 ４・・・Ｔｉ−Ａ４合金層、 ５Ａ・・・バリヤーメタル層、 ｌＯ・・・シリコン基板。 第４Ｃ図 域
造を示す断面図、 第２八図ないし第２Ｃ図は本発明による第１実施例の製
造過程を示す断面図、 第３Ａ図ないし第３Ｄ図は発明による第２実施例の製造
過程を示す断面図、 第４Ａ図ないし第４Ｃ図は本発明による第３実施例の製
造過程を示す断面図、 第５八図ないし第５Ｃ図は本発明による第４実施例の製
造過程を示す断面図である。 ｌｌＩ４４Ａ図 １・・・絶縁物質層、 ２・・・アルミニウム層（へβ）、 ３・・・チタンＨ（Ｔｉ）、 ４・・・Ｔｉ−Ａ４合金層、 ５Ａ・・・バリヤーメタル層、 ｌＯ・・・シリコン基板。 第４Ｃ図 域
Claims (22)
- （１）半導体素子の製造工程で絶縁物質層の上部に形成
される素子連結用のアルミニウム配線層の熱処理工程時
に発生し前記アルミニウム配線層の表面上に形成される
突出部およびアルミニウム配線層自体の電気移動を防止
するための、半導体集積回路内の素子連結用の金属配線
層において、基板として作用する絶縁物質層と、 前記絶縁物質層の上部一部にそれぞれ隔離されて形成さ
れそれぞれ上部、両側壁および下部を持つ多数のアルミ
ニウム配線層と、 前記それぞれのアルミニウム配線層の上部および両側壁
に形成された第１アルミニウム−チタン合金層を有する
ことを特徴とする半導体集積回路内の素子連結用金属配
線層。 - （２）前記それぞれのアルミニウム配線層の上部および
両側壁に形成された第１アルミニウム−チタン合金層に
加え、下部に第２アルミニウム−チタン合金層が形成さ
れていることを特徴とする請求項１に記載の半導体集積
回路内の素子連結用金属配線層。 - （３）半導体素子製造工程でシリコン基板上部に形成さ
れる素子連結用のアルミニウム配線層の熱処理工程時に
発生し前記アルミニウム配線層と前記シリコン基板間と
の接合部で発生し得る瑕疵およびアルミニウム配線層自
体の電気移動を防止するための半導体集積回路内の素子
連結用の金属配線層において、 シリコン基板と、 前記シリコン基板の上部一部にそれぞれ離隔されて形成
されそれぞれ上部、両側壁および下部を持つ多数のアル
ミニウム配線層と、 前記それぞれのアルミニウム配線層の上部および両側壁
に堆積された第１アルミニウム−チタン合金層および、 前記それぞれのアルミニウム配線層とシリコン基板との
間の前記アルミニウム配線層の下部に形成されたバリヤ
ーメタル層とを有することを特徴とする半導体集積回路
内の素子連結用金属配線層。 - （４）前記それぞれのアルミニウム配線層とバリヤーメ
タル層間の前記アルミニウム配線層の下部に第２アルミ
ニウム−チタン合金層が形成されていることを特徴とす
る請求項３に記載の半導体集積回路内の素子連結用金属
配線層。 - （５）前記バリヤーメタル層は比率が１０％（チタン）
対９０％（タングステン）で構成されたＴｉＷ物質であ
ることを特徴とする請求項３に記載の半導体集積回路内
の素子連結用金属配線層。 - （６）前記バリヤーメタル層はＴｉＮであることを特徴
とする請求項３に記載の半導体集積回路内の素子連結用
金属配線層。 - （７）半導体素子の製造工程で絶縁物質層の上部に形成
される素子連結用アルミニウム配線層の熱処理工程時に
発生し前記アルミニウム配線層の表面上に形成され得る
突出部およびアルミニウム配線層自体の電気移動を防止
するための半導体集積回路内の素子連結用の金属配線層
の製造方法において、 基板として作用する絶縁物質層を提供する工程と、 前記絶縁物質層の上部にアルミニウム層を形成する工程
と、 前記アルミニウム層のマスクパターン工程によって前記
アルミニウム層の一部を食刻してそれぞれ離隔された状
態でそれぞれ上部および両側壁を持つ多数のアルミニウ
ム配線層を形成する工程と、 前記アルミニウム配線層および絶縁物質層の上部の一部
を包含した全体構造の上部にチタン層を堆積する工程と
、 前記チタン層のチタンとアルミニウム配線層のアルミニ
ウムが反応して前記アルミニウム配線層の上部および両
側壁に第１アルミニウム−チタン合金層を形成するよう
に前記チタン層を熱処理する工程と、 前記絶縁物質層の上部の一部上のチタン層を選択的に除
去する工程とを有することを特徴とする半導体集積回路
内の素子連結用金属配線層の製造方法。 - （８）前記チタン層を熱処理する工程は、 Ｎ＿２／Ｈ＿２、Ｎ＿２またはＡｒなどの雰囲気ガスを
使用して加熱炉内で４００〜５００℃の温度で実施する
ことを特徴とする請求項７に記載の半導体集積回路内の
素子連結用金属配線層の製造方法。 - （９）前記絶縁物質層の上部の一部上のチタン層を選択
的に除去する工程は、 ＮＨ＿４ＯＨ／Ｈ＿２Ｏ＿２／Ｈ＿２Ｏの混合溶液を１
８〜４０℃の温度で実施することを特徴とする請求項７
に記載の半導体集積回路内の素子連結用金属配線層の製
造方法。 - （１０）前記絶縁物質層の上部の一部上のチタン層を選
択的に除去する工程は、 混合比が１：１：５のＮＨ＿４ＯＨ／Ｈ＿２Ｏ＿２／Ｈ
＿２Ｏの混合溶液を１８〜４０℃の温度で実施すること
を特徴とする請求項７に記載の半導体集積回路内の素子
連結用金属配線層の製造方法。 - （１１）半導体素子の製造工程で絶縁物質層の上部に形
成される素子連結用アルミニウム配線層の熱処理工程時
に発生し前記アルミニウム配線層の表面上に形成され得
る突出部およびアルミニウム配線層自体の電気移動を防
止するための半導体集積回路内の素子連結用の金属配線
層の製造方法において、 基板として作用する絶縁物質層を提供する工程と、 前記絶縁物質層の上部に第１チタン層およびアルミニウ
ム層を順次に形成する工程と、 前記アルミニウム層および第１チタン層のマスクパター
ン工程により前記アルミニウム層および第１チタン層の
一部を順次に食刻して、それぞれ離隔された状態でそれ
ぞれ上、下部および両側壁を持つ多数のアルミニウム配
線層を形成する工程と、 前記アルミニウム配線層および絶縁物質層の上部の一部
を包含した全体構造の上部に第２チタン層を堆積する工
程と、 前記第１および第２チタン層のチタンとアルミニウム配
線層のアルミニウムが反応して前記アルミニウム配線層
の上、下部および両側壁に第１および第２アルミニウム
−チタン合金層を形成するように前記第１および第２チ
タン層を熱処理する工程と、 前記絶縁物質層の上部の一部上の第２チタン層を選択的
に除去する段階とを有することを特徴とする半導体集積
回路内の素子連結用金属配線層の製造方法。 - （１２）前記第１および第２チタン層を熱処理する工程
は、 Ｎ＿２／Ｈ＿２、Ｎ＿２またはＡｒなどの雰囲気ガスを
用いて加熱炉内で４００〜５００℃の温度内で実施する
ことを特徴とする請求項１１に記載の半導体集積回路内
の素子連結用金属配線層の製造方法。 - （１３）前記絶縁物質層の上部の一部上の第２チタン層
を選択的に除去する工程は、 ＮＨ＿４ＯＨ／Ｈ＿２Ｏ＿２／Ｈ＿２Ｏの混合溶液を１
８〜４０℃の温度で実施することを特徴とする請求項１
１に記載の半導体集積回路内の素子連結用金属配線層の
製造方法。 - （１４）前記絶縁物質層の上部の一部上の第２チタン層
を選択的に除去する工程は、 混合比が１：１：５のＮＨ＿４ＯＨ／Ｈ＿２Ｏ＿２／Ｈ
＿２Ｏの混合溶液を１８〜４０℃の温度で実施すること
を特徴とする請求項１３に記載の半導体集積回路内の素
子連結用金属配線層の製造方法。 - （１５）半導体素子製造工程でシリコン基板の上部に形
成される素子連結アルミニウム配線層の熱処理工程時に
発生し前記アルミニウム配線層と前記シリコン基板間と
の接合部で発生し得る瑕疵およびアルミニウム配線層自
体の電気移動現象を防止するための半導体集積回路内の
素子連結用の金属配線層の製造方法において、 シリコン基板を提供する工程と、 前記シリコン基板の上部に金属層およびアルミニウム層
を順次に形成する工程と、 前記シリコン層および金属層のマスクパターン工程によ
って前記アルミニウム層および金属層の一部を順次に食
刻して、それぞれ離隔された状態でそれぞれ上、下部お
よび両側壁を持つが、下部にはバリヤーメタル層が形成
された多数のアルミニウム配線層を形成する工程と、 前記アルミニウム配線層およびシリコン基板の上部の一
部を包含した全体構造の上部にチタン層を堆積する工程
と、 前記チタン層のチタンとアルミニウム配線層のアルミニ
ウムが反応して前記アルミニウム配線層の上部および両
側壁に第１アルミニウム−チタン合金層を形成するよう
に前記チタン層を熱処理する工程と、 前記シリコン基板上部の一部のチタン層を選択的に除去
する工程とを有することを特徴とする半導体集積回路内
の素子連結用金属配線層の製造方法。 - （１６）前記チタン層を熱処理する工程は、Ｎ＿２／Ｈ
＿２、Ｎ＿２またはＡｒなどの雰囲気ガスを使用して加
熱炉内で４００〜５００℃の温度で実施することを特徴
とする請求項１５に記載の半導体集積回路内の素子連結
用金属配線層の製造方法。 - （１７）前記シリコン基板の上部の一部上のチタン層を
選択的に除去する工程は、 ＮＨ＿４ＯＨ／Ｈ＿２Ｏ＿２／Ｈ＿２Ｏの混合溶液を１
８〜４０℃の温度で実施することを特徴とする請求項１
５に記載の半導体集積回路内の素子連結用金属配線層の
製造方法。 - （１８）前記シリコン基板の上部の一部上のチタン層を
選択的に除去する工程は、 混合比が１：１：５のＮＨ＿４ＯＨ／Ｈ＿２Ｏ＿２／Ｈ
＿２Ｏの混合溶液を１８〜４０℃の温度で実施すること
を特徴とする請求項１７に記載の半導体集積回路内の素
子連結用金属配線層の製造方法。 - （１９）半導体素子の製造工程でシリコン基板の上部に
形成される素子連結用のアルミニウム配線層の熱処理工
程時に発生し前記アルミニウム配線層と前記シリコン基
板間との接合部で発生し得る瑕疵およびアルミニウム配
線層自体の電気移動の現象を防止するための半導体集積
回路内の素子連結用の金属配線層の製造方法において、 シリコン基板を提供する工程と、 前記シリコン基板の上部にバリヤーメタル層、第１チタ
ン層およびアルミニウム層を順次に形成する工程と、 前記アルミニウム層、第１チタン層および金属層のマス
クパターン工程によって前記アルミニウム層、第１チタ
ン層および金属層の一部を順次に食刻し、それぞれ離隔
された状態でそれぞれ上、下部および両側壁を持つが、
下部にはバリヤーメタル層が形成された多数のアルミニ
ウム配線層を形成する工程と、 前記アルミニウム配線層およびシリコン基板の上部の一
部を包含する全体構造の上部にチタン層を堆積する工程
と、 前記第１および第２のチタン層のチタンとアルミニウム
配線層のアルミニウムが反応して前記アルミニウム配線
層の上、下部および両側壁層に第１および第２アルミニ
ウム−チタン合金層を形成するように前記第１および第
２チタン層を熱処理する工程と、 前記シリコン基板の上部の一部の第２チタン層を選択的
に除去する工程とを有することを特徴とする半導体集積
回路内の素子連結用金属配線層の製造方法。 - （２０）前記第１および第２チタン層を熱処理する工程
は、 Ｎ＿２／Ｈ＿２、Ｎ＿２またはＡｒなどの雰囲気ガスを
使用して加熱炉内で４００〜５００℃の温度で実施する
ことを特徴とする請求項１９に記載の半導体集積回路内
の素子連結用金属配線層の製造方法。 - （２１）前記シリコン基板の上部の一部上の第２チタン
層を選択的に除去する工程は、 ＮＨ＿４ＯＨ／Ｈ＿２Ｏ＿２／Ｈ＿２Ｏの混合溶液を１
８〜４０℃の温度で実施することを特徴とする請求項１
９に記載の半導体集積回路内の素子連結用金属配線層の
製造方法。 - （２２）前記シリコン基板の上部の一部上の第２チタン
層を選択的に除去する工程は、 混合比が１：１：５のＮＨ＿４ＯＨ／Ｈ＿２Ｏ＿２／Ｈ
＿２Ｏの混合溶液を１８〜４０℃の温度で実施すること
を特徴とする請求項２１に記載の半導体集積回路内の素
子連結用金属配線層の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890010258A KR920005701B1 (ko) | 1989-07-20 | 1989-07-20 | 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법 |
| KR1989-10258 | 1989-07-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0370137A true JPH0370137A (ja) | 1991-03-26 |
Family
ID=19288225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2190875A Pending JPH0370137A (ja) | 1989-07-20 | 1990-07-20 | 半導体集積回路内の素子連結用金属配線層およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5332693A (ja) |
| JP (1) | JPH0370137A (ja) |
| KR (1) | KR920005701B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0434939A (ja) * | 1990-05-30 | 1992-02-05 | Nec Corp | 半導体装置およびその製造方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315332A (ja) * | 1992-04-02 | 1993-11-26 | Nec Corp | 半導体装置およびその製造方法 |
| GB9219267D0 (en) * | 1992-09-11 | 1992-10-28 | Inmos Ltd | Manufacture of semiconductor devices |
| GB9219281D0 (en) * | 1992-09-11 | 1992-10-28 | Inmos Ltd | Manufacture of semiconductor devices |
| JPH06302599A (ja) * | 1993-04-13 | 1994-10-28 | Toshiba Corp | 半導体装置およびその製造方法 |
| DE19515564B4 (de) * | 1994-04-28 | 2008-07-03 | Denso Corp., Kariya | Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben |
| US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
| US5561083A (en) * | 1994-12-29 | 1996-10-01 | Lucent Technologies Inc. | Method of making multilayered Al-alloy structure for metal conductors |
| US5814560A (en) * | 1995-11-29 | 1998-09-29 | Advanced Micro Devices, Inc. | Metallization sidewall passivation technology for deep sub-half micrometer IC applications |
| US5909635A (en) * | 1996-06-28 | 1999-06-01 | Intel Corporation | Cladding of an interconnect for improved electromigration performance |
| US5913146A (en) * | 1997-03-18 | 1999-06-15 | Lucent Technologies Inc. | Semiconductor device having aluminum contacts or vias and method of manufacture therefor |
| US6175154B1 (en) * | 1997-12-16 | 2001-01-16 | Texas Instruments Incorporated | Fully encapsulated metal leads for multi-level metallization |
| US6329718B1 (en) * | 1998-06-26 | 2001-12-11 | Advanced Micro Devices, Inc. | Method for reducing stress-induced voids for 0.25mμ and smaller semiconductor chip technology by annealing interconnect lines and using low bias voltage and low interlayer dielectric deposition rate and semiconductor chip made thereby |
| US6650043B1 (en) * | 1999-07-20 | 2003-11-18 | Micron Technology, Inc. | Multilayer conductor structure for use in field emission display |
| EP1113497A3 (en) * | 1999-12-29 | 2006-01-25 | Texas Instruments Incorporated | Semiconductor package with conductor impedance selected during assembly |
| US6617689B1 (en) * | 2000-08-31 | 2003-09-09 | Micron Technology, Inc. | Metal line and method of suppressing void formation therein |
| US20030186074A1 (en) * | 2002-04-02 | 2003-10-02 | Chi-Lin Chen | Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same |
| KR100579846B1 (ko) * | 2003-12-11 | 2006-05-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선층 및 이의 제조 방법 |
| US8828861B2 (en) * | 2010-08-20 | 2014-09-09 | Macronix International Co., Ltd. | Method for fabricating conductive lines of a semiconductor device |
| CN107484330A (zh) * | 2016-06-07 | 2017-12-15 | 鹏鼎控股(深圳)股份有限公司 | 高频铜银混合导电线路结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55138258A (en) * | 1979-04-13 | 1980-10-28 | Toshiba Corp | Manufacture of semiconductor device |
| JPS55138235A (en) * | 1979-04-13 | 1980-10-28 | Toshiba Corp | Manufacture of titanic etching solution and semiconductor device using this etching solution |
| JPS60193362A (ja) * | 1984-03-14 | 1985-10-01 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63169045A (ja) * | 1986-12-29 | 1988-07-13 | ソーン、イーエムアイ、ノース、アメリカ、インコーポレーテッド | 集積回路の相互接続およびその形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4267012A (en) * | 1979-04-30 | 1981-05-12 | Fairchild Camera & Instrument Corp. | Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer |
| US4576900A (en) * | 1981-10-09 | 1986-03-18 | Amdahl Corporation | Integrated circuit multilevel interconnect system and method |
| JPS62296443A (ja) * | 1986-06-16 | 1987-12-23 | Toshiba Corp | 半導体装置及びその製造方法 |
| US4988423A (en) * | 1987-06-19 | 1991-01-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating interconnection structure |
| US4910580A (en) * | 1987-08-27 | 1990-03-20 | Siemens Aktiengesellschaft | Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy |
| GB2214709A (en) * | 1988-01-20 | 1989-09-06 | Philips Nv | A method of enabling connection to a substructure forming part of an electronic device |
| US4906589A (en) * | 1989-02-06 | 1990-03-06 | Industrial Technology Research Institute | Inverse-T LDDFET with self-aligned silicide |
-
1989
- 1989-07-20 KR KR1019890010258A patent/KR920005701B1/ko not_active IP Right Cessation
-
1990
- 1990-07-20 JP JP2190875A patent/JPH0370137A/ja active Pending
-
1992
- 1992-05-14 US US07/884,037 patent/US5332693A/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55138258A (en) * | 1979-04-13 | 1980-10-28 | Toshiba Corp | Manufacture of semiconductor device |
| JPS55138235A (en) * | 1979-04-13 | 1980-10-28 | Toshiba Corp | Manufacture of titanic etching solution and semiconductor device using this etching solution |
| JPS60193362A (ja) * | 1984-03-14 | 1985-10-01 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63169045A (ja) * | 1986-12-29 | 1988-07-13 | ソーン、イーエムアイ、ノース、アメリカ、インコーポレーテッド | 集積回路の相互接続およびその形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0434939A (ja) * | 1990-05-30 | 1992-02-05 | Nec Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920005701B1 (ko) | 1992-07-13 |
| US5332693A (en) | 1994-07-26 |
| KR910003794A (ko) | 1991-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0370137A (ja) | 半導体集積回路内の素子連結用金属配線層およびその製造方法 | |
| EP0055161B1 (en) | Multilayer metal silicide interconnections for integrated circuits | |
| JP3021336B2 (ja) | 半導体素子の配線層形成方法 | |
| US4488166A (en) | Multilayer metal silicide interconnections for integrated circuits | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| EP0147247A2 (en) | Method for forming hillock suppression layer in dual metal layer processing and structure formed thereby | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100248620B1 (ko) | 반도체장치의 배선 형성 방법 | |
| JPH05102148A (ja) | 半導体装置 | |
| JPH02170424A (ja) | 半導体装置の製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPH0251273A (ja) | 半導体集積回路装置 | |
| JPS5810836A (ja) | 半導体装置 | |
| JPH0479330A (ja) | 積層配線の形成方法 | |
| JPH118304A (ja) | 半導体装置の製造方法 | |
| JPS63147346A (ja) | 半導体集積回路装置 | |
| JPS63142834A (ja) | 半導体装置 | |
| KR100462367B1 (ko) | 반도체소자의금속배선열처리방법 | |
| JPH01243548A (ja) | 半導体装置およびその製造方法 | |
| JPH03183126A (ja) | 半導体装置の製造方法 | |
| KR20000001401A (ko) | 반도체 메모리 장치의 금속 배선 방법 | |
| JPS62262443A (ja) | 半導体装置およびその製造方法 | |
| JPH0536693A (ja) | ヒロツクを抑えた半導体装置とヒロツク抑制方法 | |
| JPH02140954A (ja) | 半導体装置 |