KR100579846B1 - 반도체 소자의 금속 배선층 및 이의 제조 방법 - Google Patents

반도체 소자의 금속 배선층 및 이의 제조 방법 Download PDF

Info

Publication number
KR100579846B1
KR100579846B1 KR1020030090328A KR20030090328A KR100579846B1 KR 100579846 B1 KR100579846 B1 KR 100579846B1 KR 1020030090328 A KR1020030090328 A KR 1020030090328A KR 20030090328 A KR20030090328 A KR 20030090328A KR 100579846 B1 KR100579846 B1 KR 100579846B1
Authority
KR
South Korea
Prior art keywords
layer
metal
iii
dummy
forming
Prior art date
Application number
KR1020030090328A
Other languages
English (en)
Other versions
KR20050058079A (ko
Inventor
이재석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030090328A priority Critical patent/KR100579846B1/ko
Priority to US11/009,723 priority patent/US7186639B2/en
Publication of KR20050058079A publication Critical patent/KR20050058079A/ko
Application granted granted Critical
Publication of KR100579846B1 publication Critical patent/KR100579846B1/ko
Priority to US11/633,697 priority patent/US7514793B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/926—Dummy metallization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선층 형성시 금속의 부식을 방지하도록, 스트랩(strap)으로 둘러싸인 금속 배선층을 갖는 반도체 소자 및 그 제조 방법에 관한 것이다. 본 발명에 따른 반도체 소자의 금속 배선층 형성 방법은, ⅰ) 하부 접착층이 형성된 반도체 기판 상에 더미층을 형성하는 단계; ⅱ) 상기 더미층을 식각하여 금속 라인을 형성하는 단계; ⅲ) 상기 식각된 금속 라인에 금속층을 형성하는 단계; ⅳ) 상기 금속층 및 더미층의 상부 전면에 반사 방지층을 형성하는 단계; ⅴ) 상기 반사 방지층 위에 감광막 패턴을 형성하는 단계; 및 ⅵ) 상기 감광막 패턴에 따라 상기 상부 반사 방지층 및 더미층을 식각하여 상기 금속층의 측벽에 더미층이 잔존하는 금속 배선층을 완성하는 단계를 포함한다. 본 발명에 따르면, 금속층의 측벽에 더미층이 있는 금속 배선층을 제조함으로써, 가혹 조건에서 발생하는 EM 및 SM 발생을 방지하여 반도체 소자의 수명을 연장시킬 수 있고, 또한, 금속 배선층의 식각 및 감광막 제거 시에 발생될 수 있는 금속의 부식을 방지할 수 있다.
금속 배선, 스트랩, 다마신, EM, SM, 금속 부식

Description

반도체 소자의 금속 배선층 및 이의 제조 방법 {A metal layer of semiconductor device, and a method thereof}
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 금속 배선층을 제조하는 방법을 나타내는 공정 흐름도이다.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 금속 배선층을 제조하는 방법을 나타내는 공정 흐름도이다.
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 보다 구체적으로, 금속 배선층을 형성하는 금속의 부식을 방지할 수 있고, 또한 전자 이동(Electro Migration: EM) 및 스트레스 이동(Stress Migration: SM)을 방지할 수 있는 반도체 소자의 금속 배선층 및 이의 제조 방법에 관한 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 금속 배선층을 제조하는 방법을 나타내는 공정 흐름도이다.
종래 기술에 따른 반도체 소자의 금속 배선층을 제조하는 방법은, 먼저 반도체 기판 또는 실리콘 웨이퍼(도시되지 않음) 상에 스퍼터링(sputtering) 방식으로 Ti/TiN 하부 접착층(Bottom Glue layer: 11)을 형성한 후, 진공 차단(Vacuum Break)을 하지 않은 상태에서 상기 하부 접착층(11) 상에 Al-Cu 또는 Al-Cu-Si 금속층(Metal layer: 13)을 스퍼터링 방식으로 형성하고, 상기 금속층(13) 상에 Ti/TiN을 스퍼터링 방식으로 주입하여 상부(Top) 반사 방지층(Anti Reflection Coating: ARC)(15)을 형성한다(도 1a 참조).
다음으로, 상기 상부 반사 방지층(15) 상에 감광막 패턴(17)을 형성한다(도 1b 참조).
다음으로, 상기 감광막 패턴(17)에 따라 상기 상부 반사 방지층(15), 금속층(13) 및 하부 접착층(11)을 차례로 식각함으로써, 금속 배선층(13')의 상부 및 하부에 상부 반사 방지층(15') 및 하부 접착층(11')이 형성되게 된다(도 1c 참조). 여기서, 도면부호 A는 식각 부위를 나타내며, 상기 금속 배선층(13')을 전기적으로 분리시키게 된다. 그리고, 도면부호 11',13' 및 15'는 식각 후의 하부 접착층, 금속층 및 상부 반사 방지층을 각각 나타낸다.
그러나 종래 기술에 따른 금속 배선층 형성시, 상기 금속층의 식각 및 상기 감광막 패턴의 제거 시에 금속(Al)의 부식(Corrosion)이 발생할 수 있다는 문제점이 있다. 또한, 반도체 소자의 제조 공정 중 가혹 조건에서 금속 배선층을 형성할 경우, 전자 이동(Electro Migration: EM) 및 스트레스 이동(Stress Migration: SM)이 발생하여 배선 파괴를 유발할 수 있다는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은 반도체 소자의 금속 배선층 형성시에 발생하는 금속의 부식을 방지할 수 있는 반도체 소자의 금속 배선층 및 이의 제조 방법을 제공하기 위한 것이다.
또한 본 발명의 다른 목적은, 반도체 소자의 제조시 발생하는 EM 및 SM의 발생을 방지할 수 있는 반도체 소자의 금속 배선층 및 이의 제조 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 반도체 소자의 금속 배선층 형성 방법은,
ⅰ) 하부 접착층이 형성된 반도체 기판 상에 더미층을 형성하는 단계;
ⅱ) 상기 더미층을 식각하여 금속 라인을 형성하는 단계;
ⅲ) 상기 식각된 금속 라인에 금속층을 형성하는 단계;
ⅳ) 상기 금속층 및 상기 더미층의 상부 전면에 반사 방지층을 형성하는 단계;
ⅴ) 상기 반사 방지층 위에 감광막 패턴을 형성하는 단계; 및
ⅵ) 상기 감광막 패턴에 따라 상기 상부 반사 방지층 및 더미층을 식각하여 상기 금속층의 측벽에 더미층이 잔존하는 금속 배선층을 완성하는 단계
를 포함한다.
여기서, 상기 더미층은 스퍼터링 방식으로 질화티타늄(TiN), 질화 탄탈륨(TaN) 또는 질화 텅스텐(WN)을 주입하여 형성되는 것이 바람직하다.
여기서, 상기 더미층은 원하는 금속층의 두께와 동일하게 형성되는 것을 특 징으로 한다.
여기서, 상기 금속 라인을 형성하는 단계는 감광막 패턴을 이용하여 건식 식각으로 식각하고, 이를 애싱 처리한 후에 상기 감광막 패턴을 제거하는 것을 특징으로 한다.
여기서, 상기 금속층은 화학적 기상 증착(CVD) 방식으로 알루미늄(Al) 또는 구리(Cu)를 상기 식각된 금속 라인에 채운 후, 이를 평탄화하여 형성되는 것을 특징으로 한다.
여기서, 상기 상부 반사 방지층은 스퍼터링 방식으로 Ti/TiN을 주입하여 형성되는 것을 특징으로 한다.
여기서, 상기 금속 배선층은 금속층의 상부, 하부 및 좌우 측벽이 TiN으로 완전히 둘러싸인 구조인 것을 특징으로 한다.
한편, 본 발명에 따른 반도체 소자의 금속 배선층은,
금속층의 하부에 형성되는 하부 접착층;
상기 하부 접착층 위로 상기 금속층의 측벽에 형성되는 더미층;
상기 금속층 및 더미층의 상부에 형성되는 상부 반사 방지층
을 포함한다.
여기서, 상기 더미층은 스퍼터링 방식으로 주입되는 질화티타늄(TiN), 질화 탄탈륨(TaN) 또는 질화 텅스텐(WN)인 것이 바람직하다.
여기서, 상기 금속층은 화학적 기상 증착(CVD) 방식으로 상기 식각된 금속 라인에 삽입하여 형성되는 알루미늄(Al) 또는 구리(Cu)인 것이 바람직하다.
본 발명에 따르면, 반도체 소자의 제조 공정에서, 상부, 하부 및 좌우 측벽이 더미층, 예컨대 TiN으로 완전히 둘러싸인 구조의 금속 배선층을 제조함으로써, 가혹 조건에서 발생하는 EM 및 SM 발생을 방지하여 반도체 소자의 수명을 연장시킬 수 있다. 또한, 금속 배선층의 식각 및 감광막 제거 시에 발생될 수 있는 금속의 부식을 방지할 수 있다.
이하, 첨부된 도면을 참조하여, 본 발명의 실시예를 상세히 설명한다.
본 발명은 전자 이동(EM) 및 스트레스 이동(SM)을 방지할 수 있는 금속 배선층을 형성하기 위한 방법을 제공하며, 또한 금속층인 Al 식각 시에 발생할 수 있는 부식(Corrosion) 문제를 해결하기 위해서 다마신(Damascene) 기법을 이용하여 TiN으로 둘러싸인 금속 배선층을 제공하게 된다. 여기서, 상기 EM은 배선에 전류가 흐를 때 배선을 구성하는 원자가 주울열(Joule-Heating)에 의한 온도 상승에 힘입어 전자(Electron)의 흐름에 밀려 이동(Migration) 하는 현상을 의미한다. 상기 EM 내성에 영향을 주는 요인으로는 배선의 종류(재료, 결정구조, 미세구조), 선폭, 두께, 콘택 및 비아 구조, 동작 전류 밀도, 그리고 동작 온도 등이 있다.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 금속 배선층을 제조하는 방법을 나타내는 공정 흐름도이다.
먼저, 반도체 기판 또는 실리콘 웨이퍼 상에 스퍼터링 방식으로 티타늄(Ti)을 주입하여 하부 접착층(21)을 형성하고, 마찬가지로 하부 접착층(21) 상에 스퍼터링 방식으로 질화 티타늄(TiN), 질화 탄탈륨(TaN) 또는 질화 텅스텐(WN)을 증착하여 더미층(23)을 형성한다(도 2a 참조). 이때, 상기 더미층(23)은 후에 형성할 금속층의 두께와 동일한 두께로 형성한다.
다음으로 상기 더미층(23) 상에 감광막 패턴(25)을 형성한다(도 2b 참조).
다음으로, 상기 감광막 패턴(25)에 따라 건식 식각으로 상기 하부 접착층(21)까지 상기 더미층(23)을 식각하고, 이후 애싱 처리하고 상기 감광막 패턴(25)을 제거한다(도 2c 참조). 여기서 도면부호 B는 식각 부위를 나타내며, 도면부호 23'는 식각 후의 더미층을 나타낸다.
다음으로, 화학적 기상 증착(CVD) 방식으로 금속 물질(27)을 증착한다(도 2d 참조). 여기서, 금속 물질은 알루미늄(Al) 또는 구리(Cu)일 수 있다.
이후, 상기 금속 물질(27)을 화학적 기계연마법(CMP)으로 평탄화하여 금속층(27')를 형성하고, 스퍼터링 방식으로 Ti/TiN을 증착하여 상부 반사 방지층(29)을 형성한다(도 2e 참조).
다음으로, 제2 감광막 패턴(31)을 상기 상부 반사 방지층(29) 상에 형성한다(도 2f 참조).
이때, 상기 제2 감광막 패턴(31)은 금속층(27')보다 큰 폭으로 형성한다. 따라서, 상기 제2 감광막 패턴(31)을 이용하여 건식 식각을 실시하면 상기 금속층(27') 측벽에 상기 더미층(23')이 남게 되고(도 2g 참조), 이로 인해, 상기 금속층(27')은 측벽이 더미층(23')으로 둘러싸이게 된다.
한편, 본 발명에 따른 반도체 소자의 금속 배선층은, 금속층(27')의 하부에 형성되는 하부 접착층(21); 상기 하부 접착층(21) 위로 상기 금속층(27')의 측벽에 형성되는 더미층(23'); 상기 금속층(27') 및 더미층(23')의 상부에 형성되는 상부 반사 방지층(29)을 포함하는 것을 특징으로 한다.
위에서 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술 사항을 벗어남이 없어 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로 본 발명의 보호 범위는 첨부된 청구 범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.
본 발명에 따르면, 반도체 소자의 제조 공정에서, 금속층의 측벽이 더미층으로 둘러싸인 금속 배선층을 제조함으로써, 가혹 조건에서 발생하는 EM 및 SM 발생을 방지하여 반도체 소자의 수명을 연장시킬 수 있다.
또한, 본 발명에 따르면, 금속 배선층의 식각 및 감광막 제거 시에 발생될 수 있는 금속의 부식을 방지할 수 있다.

Claims (9)

  1. 삭제
  2. 반도체 소자의 금속 배선층 형성 방법에 있어서,
    ⅰ) 하부 접착층이 형성된 반도체 기판 상에 더미층을 형성하는 단계;
    ⅱ) 상기 더미층을 식각하여 금속 라인을 형성하는 단계;
    ⅲ) 상기 식각된 금속 라인에 금속층을 형성하는 단계;
    ⅳ) 상기 금속층 및 상기 더미층의 상부 전면에 반사 방지층을 형성하는 단계;
    ⅴ) 상기 반사 방지층 위에 감광막 패턴을 형성하는 단계; 및
    ⅵ) 상기 감광막 패턴에 따라 상기 상부 반사 방지층 및 더미층을 식각하여 상기 금속층의 측벽에 더미층이 잔존하는 금속 배선층을 완성하는 단계를 포함하며,
    상기 더미층은 질화티타늄(TiN), 질화 탄탈륨(TaN) 또는 질화 텅스텐(WN)을 스퍼터링 방식으로 주입하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  3. 제 2항에 있어서,
    상기 더미층은 원하는 금속층의 두께와 동일하게 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  4. 반도체 소자의 금속 배선층 형성 방법에 있어서,
    ⅰ) 하부 접착층이 형성된 반도체 기판 상에 더미층을 형성하는 단계;
    ⅱ) 상기 더미층을 식각하여 금속 라인을 형성하는 단계;
    ⅲ) 상기 식각된 금속 라인에 금속층을 형성하는 단계;
    ⅳ) 상기 금속층 및 상기 더미층의 상부 전면에 반사 방지층을 형성하는 단계;
    ⅴ) 상기 반사 방지층 위에 감광막 패턴을 형성하는 단계; 및
    ⅵ) 상기 감광막 패턴에 따라 상기 상부 반사 방지층 및 더미층을 식각하여 상기 금속층의 측벽에 더미층이 잔존하는 금속 배선층을 완성하는 단계를 포함하며,
    상기 금속 라인은 감광막 패턴을 이용하여 상기 더미층을 건식 식각으로 식각하고, 이후 애싱 처리한 후에 상기 감광막 패턴을 제거하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  5. 반도체 소자의 금속 배선층 형성 방법에 있어서,
    ⅰ) 하부 접착층이 형성된 반도체 기판 상에 더미층을 형성하는 단계;
    ⅱ) 상기 더미층을 식각하여 금속 라인을 형성하는 단계;
    ⅲ) 상기 식각된 금속 라인에 금속층을 형성하는 단계;
    ⅳ) 상기 금속층 및 상기 더미층의 상부 전면에 반사 방지층을 형성하는 단계;
    ⅴ) 상기 반사 방지층 위에 감광막 패턴을 형성하는 단계; 및
    ⅵ) 상기 감광막 패턴에 따라 상기 상부 반사 방지층 및 더미층을 식각하여 상기 금속층의 측벽에 더미층이 잔존하는 금속 배선층을 완성하는 단계를 포함하며,
    상기 금속층은 알루미늄(Al) 또는 구리(Cu)를 화학적 기상 증착(CVD) 방식으로 상기 식각된 금속 라인에 삽입한 후, 이를 평탄화하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  6. 반도체 소자의 금속 배선층 형성 방법에 있어서,
    ⅰ) 하부 접착층이 형성된 반도체 기판 상에 더미층을 형성하는 단계;
    ⅱ) 상기 더미층을 식각하여 금속 라인을 형성하는 단계;
    ⅲ) 상기 식각된 금속 라인에 금속층을 형성하는 단계;
    ⅳ) 상기 금속층 및 상기 더미층의 상부 전면에 반사 방지층을 형성하는 단계;
    ⅴ) 상기 반사 방지층 위에 감광막 패턴을 형성하는 단계; 및
    ⅵ) 상기 감광막 패턴에 따라 상기 상부 반사 방지층 및 더미층을 식각하여 상기 금속층의 측벽에 더미층이 잔존하는 금속 배선층을 완성하는 단계를 포함하며,
    상기 상부 반사 방지층은 Ti/TiN을 스퍼터링 방식으로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  7. 금속층의 하부에 형성되는 하부 접착층;
    상기 하부 접착층 위로 상기 금속층의 측벽에 형성되는 더미층; 및
    상기 금속층 및 더미층의 상부에 형성되는 상부 반사 방지층
    을 포함하는 반도체 소자의 금속 배선층.
  8. 제 7항에 있어서,
    상기 더미층은 질화티타늄(TiN), 질화 탄탈륨(TaN) 또는 질화 텅스텐(WN)으로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선층.
  9. 제 7항에 있어서,
    상기 금속층은 알루미늄(Al) 또는 구리(Cu)로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선층.
KR1020030090328A 2003-12-11 2003-12-11 반도체 소자의 금속 배선층 및 이의 제조 방법 KR100579846B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030090328A KR100579846B1 (ko) 2003-12-11 2003-12-11 반도체 소자의 금속 배선층 및 이의 제조 방법
US11/009,723 US7186639B2 (en) 2003-12-11 2004-12-10 Metal interconnection lines of semiconductor devices and methods of forming the same
US11/633,697 US7514793B2 (en) 2003-12-11 2006-12-04 Metal interconnection lines of semiconductor devices and methods of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030090328A KR100579846B1 (ko) 2003-12-11 2003-12-11 반도체 소자의 금속 배선층 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050058079A KR20050058079A (ko) 2005-06-16
KR100579846B1 true KR100579846B1 (ko) 2006-05-12

Family

ID=34651391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030090328A KR100579846B1 (ko) 2003-12-11 2003-12-11 반도체 소자의 금속 배선층 및 이의 제조 방법

Country Status (2)

Country Link
US (2) US7186639B2 (ko)
KR (1) KR100579846B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541253B1 (en) * 2005-10-05 2009-06-02 National Semiconductor Corporation Method of forming an integrated resistor
US8637400B2 (en) * 2011-06-21 2014-01-28 International Business Machines Corporation Interconnect structures and methods for back end of the line integration

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988423A (en) * 1987-06-19 1991-01-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating interconnection structure
KR920005701B1 (ko) * 1989-07-20 1992-07-13 현대전자산업 주식회사 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법
US5275973A (en) * 1993-03-01 1994-01-04 Motorola, Inc. Method for forming metallization in an integrated circuit
KR0147195B1 (ko) 1995-04-03 1998-11-02 문정환 반도체 소자의 금속배선층 형성방법
US5801100A (en) * 1997-03-07 1998-09-01 Industrial Technology Research Institute Electroless copper plating method for forming integrated circuit structures
US7071557B2 (en) * 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
US6451666B2 (en) * 1999-12-27 2002-09-17 Hyundai Electronics Industries Co., Ltd Method for forming a lower electrode by using an electroplating method
US6380087B1 (en) * 2000-06-19 2002-04-30 Chartered Semiconductor Manufacturing Inc. CMP process utilizing dummy plugs in damascene process
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
JP3694470B2 (ja) * 2001-05-31 2005-09-14 沖電気工業株式会社 半導体装置の製造方法
US6583043B2 (en) * 2001-07-27 2003-06-24 Motorola, Inc. Dielectric between metal structures and method therefor
US20040232552A1 (en) * 2002-12-09 2004-11-25 Advanced Micro Devices, Inc. Air gap dual damascene process and structure
US7071532B2 (en) * 2003-09-30 2006-07-04 International Business Machines Corporation Adjustable self-aligned air gap dielectric for low capacitance wiring
US6875685B1 (en) * 2003-10-24 2005-04-05 International Business Machines Corporation Method of forming gas dielectric with support structure
US7193323B2 (en) * 2003-11-18 2007-03-20 International Business Machines Corporation Electroplated CoWP composite structures as copper barrier layers

Also Published As

Publication number Publication date
US20070075429A1 (en) 2007-04-05
US20050127510A1 (en) 2005-06-16
US7514793B2 (en) 2009-04-07
KR20050058079A (ko) 2005-06-16
US7186639B2 (en) 2007-03-06

Similar Documents

Publication Publication Date Title
JP3053718B2 (ja) 集積回路構造に対し重ねてパターン形成された金属層に電気的に接続されているビアにおける低抵抗アルミニウムプラグの形成方法
US6037258A (en) Method of forming a smooth copper seed layer for a copper damascene structure
US6509267B1 (en) Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US5861344A (en) Facet etch for improved step coverage of integrated circuit contacts
US5854140A (en) Method of making an aluminum contact
US6169024B1 (en) Process to manufacture continuous metal interconnects
US20130260552A1 (en) Reverse Damascene Process
US7514348B2 (en) Sidewall coverage for copper damascene filling
US6083842A (en) Fabrication of a via plug having high aspect ratio with a diffusion barrier layer effectively surrounding the via plug
US6294457B1 (en) Optimized IMD scheme for using organic low-k material as IMD layer
US6555461B1 (en) Method of forming low resistance barrier on low k interconnect
US6002176A (en) Differential copper deposition on integrated circuit surfaces
US6617689B1 (en) Metal line and method of suppressing void formation therein
US7397124B2 (en) Process of metal interconnects
US6872652B2 (en) Method of cleaning an inter-level dielectric interconnect
US6174798B1 (en) Process for forming metal interconnect stack for integrated circuit structure
KR100653997B1 (ko) 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법
US20030203615A1 (en) Method for depositing barrier layers in an opening
KR100579846B1 (ko) 반도체 소자의 금속 배선층 및 이의 제조 방법
WO2000019522A1 (en) Improved methods for barrier layer formation
KR100364260B1 (ko) 반도체 집적 회로의 제조 방법
US6130150A (en) Method of making a semiconductor device with barrier and conductor protection
US6841471B2 (en) Fabrication method of semiconductor device
WO1999019902A1 (en) Method of manufacturing a semiconductor device by low temperature cvd
US6576555B2 (en) Method of making upper conductive line in dual damascene having lower copper lines

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140415

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160426

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170425

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180426

Year of fee payment: 13