JPH02140954A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02140954A
JPH02140954A JP29501388A JP29501388A JPH02140954A JP H02140954 A JPH02140954 A JP H02140954A JP 29501388 A JP29501388 A JP 29501388A JP 29501388 A JP29501388 A JP 29501388A JP H02140954 A JPH02140954 A JP H02140954A
Authority
JP
Japan
Prior art keywords
layer
aluminum
silicon
wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29501388A
Other languages
English (en)
Inventor
Seiichiro Mihara
三原 誠一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29501388A priority Critical patent/JPH02140954A/ja
Publication of JPH02140954A publication Critical patent/JPH02140954A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にアルミニウム・シリコ
ン合金配線の構造に関する。
〔従来の技術〕
従来、この種のアルミニウム・シリコン合金からなる配
線(以下アルミ・シリコン配線と記す)は第3図(a)
に示すように半導体基板1に不純物拡散領域4およびシ
リコン酸化(SiO□)膜2を形成した後、多結晶シリ
コン配線層3を下層配線としてSing膜2上上2上し
、化学気相被着(CVD)法により層間絶縁膜5を形成
し、上層配線とのコンタクト部にコンタクトホールを開
孔した後、チタン(Ti)、モリブデン(Mo)、タン
グステン(W)等の高融点金属層、あるいは高融点金属
硅化物層7′を形成し、その上に、たとえばスパッタ法
によりアルミニウムとシリコンからなるアルミ・シリコ
ン配線層6を形成し所定の形状にパターニングして積層
構造の配線を形成していた。
また、第3図(b)に示したように2層のアルミ・シリ
コン配線層を形成する場合、半導体基板1上に層間絶縁
膜5を形成し、この上に第1アルミ・シリコン配線層6
及び高融点金属硅化物層たとえばタングステンシリサイ
ド層7′を形成し、全面に層間絶縁膜8を形成後、コン
タクトホールな[Lし、第2アルミ・シリコン配線層9
及びタンゲステンシリサイド層10′による上層配線を
形成していた。
このような構成により配線形成後に加わる外部応力、あ
るいは実際に動作させた場合の電界等によりアルミ・シ
リコン配線が断線しても、アルミ・シリコン配線6,9
に密着形成された高融点金属層あるいは高融点金属硅化
物層7’、10’によって電気的接続を確保できるよう
になっていた。
〔発明が解決しようとする課題〕
上述した従来技術で、アルミ・シリコン配線の下に高融
点金属あるいは高融点金属硅化物を設ける場合、アルミ
・シリコン配線と下層配線層、たとえば多結晶シリコン
層またはN”、P+拡散層とのフンタクト性が良好で、
かつN”、P+拡散層とのアロイスパイクを起こさない
、バリヤ性が要求される。上述したチタン、モリブデン
、タングステン等の高融点金属はそのままではバリヤ性
が乏しい欠点が有る。また、高融点金属硅化物層を用い
た場合、拡散層中のシリコンがアルミ・シリコン配線中
に拡散することで、拡散層を破壊するアロイスパイクは
防止できるが、この金属硅化物層からアルミ・シリコン
配線層にシリコンが供給される為、過剰なシリコンを含
む高融点金属硅化物層が必要となり、そのためコンタク
ト抵抗が高くなる欠点がある。
また、アルミ・シリコン配線層上に高融点金属、あるい
は高融点金属硅化物を設ける場合、アルミ・シリコン配
線表面のヒロックの成長が抑えられる為、アルミ・シリ
コン配線側面から横方向ヘヒロックが発生し、狭い間隔
で位置するアルミ・シリコン配線6,9相互間でショー
トする欠点がある。又アルミ・シリコン配線を2層以上
用いる場合1層目のアルミ・シリコン配線上に高融点金
属あるいは高融点金属硅化物を形成すると2層目のアル
ミ・シリコン配線とコンタクトを取る部分ではアルミ−
高融点金属(又は高融点金属硅化物)−アルミの構成と
なる為、アルミ−アルミ構成の接触抵抗と比べ電気的接
続抵抗が高くなる欠点が有る。
〔目的〕
本発明の目的は、上記欠点を解決し、アルミ・シリコン
配線層の他の層とのコンタクト抵抗を下げるとともにア
ルミ・シリコン配線の断線に対しても電気的接続が確保
されたマイグレーションに強いアルミ配線の構造を提唱
するものである。
〔課題を解決するための手段〕
本発明の半導体装置は、半導体基板に形成された不純物
拡散領域あるいは、半導体基板上に形成された配線層に
直接接触して形成される合金配線層において、該合金配
線層の側面部に密着形成された高融点金属あるいは高融
点金属硅化物層を有し、合金配線層だけではなく、その
側面部においても電気的な接続が補償されているもので
ある。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図に本発明の第1の実施例を示す。P型シリコン基
板1上に通常の方法を用いSiO2膜2゜多結晶シリコ
ン配線層3.及びN+拡散層4を形成する0次にCVD
法を用い層間絶縁膜5たとえばリンドープドシリコン酸
化膜(PSG膜)を1μm成長させた後、コンタクトホ
ールを開孔し、アルミニウム・シリコンの合金膜6をス
パッタ法により全面に1μm被着し、フォトエツチング
法によりバターニングを行ない配線層6を形成する。
その後第1図(a)のようにタングステンシリサイド膜
7を同じくスパッタ法により全面に0.5μm被着する
次にたとえばCF4系のガスを用いプラズマ状態を実現
して、フッ素ラジカルをタングステンシリサイド膜方向
に加速し、シリサイド表面でのスパッタ効果と化学反応
により、シリサイドを一方向にエツチング(異方性エツ
チング)し、平坦部のタングステンシリサイドを完全に
除去する。この時アルミ・シリコン配線6の側面部には
タングステンシリサイド7が第1図Cb”)に示すよう
に形成される。
このため電場によるイオンの移動(エレクトロマイグレ
ーション)あるいは外部応力による損傷(ストレスマイ
グレーション)によって、アルミ・シリコン配線6の断
線が生じても、配線側面のタングステンシリサイド7に
より、配線自身が電気的にオープンになることはない。
また、下層配線3とアルミ・シリコン配線6は直接接し
ているため、コンタクト抵抗を低く抑えることが可能と
なる。また、側面のタングステン・シリサイド膜、7に
よりアルミニウムのヒロックが押えられるので、アルミ
ニウム・シリコン合金膜6の配線を近接配置しても製造
工程中で短絡することはない。
第2図に本発明の第2の実施例を示す。ここでは、2層
のアルミ・シリコン配線を形成する場合を示す。N型シ
リコン基板1′上に第1層間膜5を形成した後、第1ア
ルミ・シリコン配線6をたとえば0.5μmスパッタ法
で被着し、フォトエツチング法によりバターニングを行
なう。その後モリブデン(Mo)シリサイドを0.5μ
mスパッタし、同じ<CF、系のガスを用い異方性のエ
ツチングを行ない、平坦部のモリブデンシリサイド層を
除去する。こhによりアルミ・シリコン配線6側面にモ
リブデンシリサイド7が形成される。
次に第2層間膜としてプラズマCVD法により窒化シリ
コンSi3N*膜8を1.0μm形成し、第1アルミ・
シリコン配線6上にコンタクトホールを開孔し、第2ア
ルミ・シリコン配線9を形成する。第2アルミ・シリコ
ン配線9も第1アルミ・シリコン配線6同様にバターニ
ング後、全面にモリブデンシリサイドをたとえば0.5
μm被着し、全面エツチングを行ない第2アルミ・シリ
コン配線9側面にモリブデンシリサイド10を形成する
このような構成により、第1アルミ・シリコン配線6に
ついてもマイグレーション等により断線が発生しても、
電気的な接続を確保できる。また第1の実施例同様、ア
ルミ・シリコン配線の側面でのヒロックの成長も抑制す
ることができる。
〔発明の効果〕
以上説明したように本発明はアルミ・シリコン配線側面
部に高融点金属または高融点金属シリサイドを形成する
ことンqより、エレクトロマイグレーションあるいはス
トレスマイグレーシ町ンによってアルミ・シリコン配線
の断線が生じても、側面の高融点金属シリサイドあるい
は高融点金属層により接続されている為、配線自身は電
気的にオープンとはならないという効果がある。又側面
に形成している為、アルミ・シリコン配線と下層配線層
、あるいは第2アルミ・シリコン配線層とのコンタクト
も従来と同じ低いコンタクト抵抗を実現できる効果があ
る。
【図面の簡単な説明】
第1図は、本発明の第1の実施例を示す工程断面図、第
2図は、第2の実施例を示す断面図、第3図は従来例の
断面図を示す。 1・・・・・・P型シリコン基板、1′・・・・・・N
型シリコン基板、2・・・・・・SiO□、3・・・・
・・多結晶シリコン配線層、4・・・・・・N+拡散層
、5,8・・・・・・層間絶縁L6,9・・・・・・ア
ルミニウム・シリコン合金配線層、7.7’ 、10.
10’・・・・・・高融点金属硅化物層。 (b) ;):句;ノ 回 代理人 弁理士  内 原   晋 [有]す 翳 図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板に形成された不純物領域、あるいは、半導体
    基板上に形成された配線層に直接接触して形成されるシ
    リコン含有アルミニウム配線層において、該アルミニウ
    ム配線層の側面部に高融点金属あるいは高融点金属硅化
    物層が密着形成されていることを特徴とする半導体装置
JP29501388A 1988-11-21 1988-11-21 半導体装置 Pending JPH02140954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29501388A JPH02140954A (ja) 1988-11-21 1988-11-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29501388A JPH02140954A (ja) 1988-11-21 1988-11-21 半導体装置

Publications (1)

Publication Number Publication Date
JPH02140954A true JPH02140954A (ja) 1990-05-30

Family

ID=17815206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29501388A Pending JPH02140954A (ja) 1988-11-21 1988-11-21 半導体装置

Country Status (1)

Country Link
JP (1) JPH02140954A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0232544A (ja) * 1988-07-22 1990-02-02 Hitachi Ltd 半導体集積回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0232544A (ja) * 1988-07-22 1990-02-02 Hitachi Ltd 半導体集積回路

Similar Documents

Publication Publication Date Title
US4937652A (en) Semiconductor device and method of manufacturing the same
US4801559A (en) Process for forming planar wiring using polysilicon to fill gaps
JPH0370137A (ja) 半導体集積回路内の素子連結用金属配線層およびその製造方法
US5688718A (en) Method of CVD TiN barrier layer integration
JPH069200B2 (ja) 金属配線の形成方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JP2000049113A (ja) 半導体装置の製造方法
JPH02140954A (ja) 半導体装置
JP3087692B2 (ja) 半導体装置の製造方法
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
JP3337758B2 (ja) 半導体装置の製造方法
KR100321141B1 (ko) 반도체장치의제조방법
JPH065544A (ja) 半導体装置の製造方法
KR100268899B1 (ko) 반도체소자의금속배선및그형성방법
JPH05299418A (ja) 半導体装置の製造方法
JPH0228320A (ja) 半導体装置の製造方法
JP3533022B2 (ja) 半導体集積回路装置およびその製造方法
JP2002176098A (ja) 多層配線構造を有する半導体装置の製造方法
JPH0621241A (ja) 半導体装置の製造方法
JPS63147346A (ja) 半導体集積回路装置
JP3342150B2 (ja) 半導体装置の製造方法
JPH0244143B2 (ja) Handotaisochinoseizohoho
JPH04348548A (ja) 半導体装置及びその製造方法
JPH07142485A (ja) アルミニウム系配線の形成方法