JPH0536693A - ヒロツクを抑えた半導体装置とヒロツク抑制方法 - Google Patents
ヒロツクを抑えた半導体装置とヒロツク抑制方法Info
- Publication number
- JPH0536693A JPH0536693A JP21588591A JP21588591A JPH0536693A JP H0536693 A JPH0536693 A JP H0536693A JP 21588591 A JP21588591 A JP 21588591A JP 21588591 A JP21588591 A JP 21588591A JP H0536693 A JPH0536693 A JP H0536693A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- hillock
- aluminum
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 アルミニウム系配線の上面のヒロックだけで
なく、側面のヒロックも抑える。 【構成】 シリコン基板２上の熱酸化膜２と層間絶縁膜
４にコンタクトホールが形成された後、アルミニウム系
配線６が形成されており、配線６の上面にはキャップメ
タル層としてＴｉＮ膜８が形成されており、配線６の側
面にもキャップメタル層としてＴｉＮ膜１０が形成され
ている。
なく、側面のヒロックも抑える。 【構成】 シリコン基板２上の熱酸化膜２と層間絶縁膜
４にコンタクトホールが形成された後、アルミニウム系
配線６が形成されており、配線６の上面にはキャップメ
タル層としてＴｉＮ膜８が形成されており、配線６の側
面にもキャップメタル層としてＴｉＮ膜１０が形成され
ている。
Description
【０００１】
【産業上の利用分野】本発明はアルミニウムやアルミニ
ウムにわずかのシリコンなどを含有させたアルミニウム
合金などのアルミニウム系配線をもつ半導体装置に関す
るものである。本発明はまた、アルミニウム系配線をも
つ半導体装置のヒロックを抑制する方法に関するもので
ある。
ウムにわずかのシリコンなどを含有させたアルミニウム
合金などのアルミニウム系配線をもつ半導体装置に関す
るものである。本発明はまた、アルミニウム系配線をも
つ半導体装置のヒロックを抑制する方法に関するもので
ある。
【０００２】
【従来の技術】半導体装置の配線としてはアルミニウム
系配線が主流になっている。配線が微細にパターン化さ
れるにつれて、製造プロセスでの熱サイクルによって配
線にヒロックが発生し、配線間で短絡したり、配線が断
線するなどの不良が発生する。ヒロックを抑制する技術
として次のような幾つかの技術が実施又は報告されてい
る。 （ａ）配線用のアルミニウム系メタル膜を堆積した後、
全面にＴｉＮやＴｉＷなどのメタル膜をキャップメタル
層として形成し、その後メタル膜にパターン化を施して
配線とする。アルミニウム系メタル膜上にキャップメタ
ル層を形成するのは、そのほかに写真製版工程での露光
の際にアルミニウム系メタル膜からの反射によるレジス
トパターンの細りを抑制したり、層間絶縁膜にスルーホ
ールを形成する際にスルーホール側壁に反応生成物の被
膜が生成するのを防ぐためでもある。 （ｂ）パターン化前のメタル膜の表面にイオン注入を施
し、その後にパターン化を施して配線とする。 （ｃ）メタル配線形成後の熱処理を低温化する。例えば
層間絶縁膜堆積や配線の焼結温度の低温化を図ることで
ある。 （ｄ）ウエハプロセスをウルトラクリーン室内で行な
う。
系配線が主流になっている。配線が微細にパターン化さ
れるにつれて、製造プロセスでの熱サイクルによって配
線にヒロックが発生し、配線間で短絡したり、配線が断
線するなどの不良が発生する。ヒロックを抑制する技術
として次のような幾つかの技術が実施又は報告されてい
る。 （ａ）配線用のアルミニウム系メタル膜を堆積した後、
全面にＴｉＮやＴｉＷなどのメタル膜をキャップメタル
層として形成し、その後メタル膜にパターン化を施して
配線とする。アルミニウム系メタル膜上にキャップメタ
ル層を形成するのは、そのほかに写真製版工程での露光
の際にアルミニウム系メタル膜からの反射によるレジス
トパターンの細りを抑制したり、層間絶縁膜にスルーホ
ールを形成する際にスルーホール側壁に反応生成物の被
膜が生成するのを防ぐためでもある。 （ｂ）パターン化前のメタル膜の表面にイオン注入を施
し、その後にパターン化を施して配線とする。 （ｃ）メタル配線形成後の熱処理を低温化する。例えば
層間絶縁膜堆積や配線の焼結温度の低温化を図ることで
ある。 （ｄ）ウエハプロセスをウルトラクリーン室内で行な
う。
【０００３】
【発明が解決しようとする課題】配線形成前のメタル膜
上にキャップメタル層を形成することにより、配線の上
面に盛り上がるヒロックを抑制することができる。しか
し、キャップメタル層形成後にメタル膜を配線にするた
めのパターン化を施すので、配線の側面にはキャップメ
タル層が存在しない。そのため配線形成後の熱処理によ
り加わる応力で配線の側面のヒロック（ラテラルヒロッ
クと呼ばれている）が発生し、隣接した配線間で短絡し
たり、配線が断線したりする不良が発生する。メタル膜
のパターン化前にイオン注入を施す方法でも同様であ
り、パターン化後の配線の側面にはイオン注入がなされ
ていないので、やはりラテラルヒロックを有効に防ぐこ
とはできない。
上にキャップメタル層を形成することにより、配線の上
面に盛り上がるヒロックを抑制することができる。しか
し、キャップメタル層形成後にメタル膜を配線にするた
めのパターン化を施すので、配線の側面にはキャップメ
タル層が存在しない。そのため配線形成後の熱処理によ
り加わる応力で配線の側面のヒロック（ラテラルヒロッ
クと呼ばれている）が発生し、隣接した配線間で短絡し
たり、配線が断線したりする不良が発生する。メタル膜
のパターン化前にイオン注入を施す方法でも同様であ
り、パターン化後の配線の側面にはイオン注入がなされ
ていないので、やはりラテラルヒロックを有効に防ぐこ
とはできない。
【０００４】その他の方法としての低温化技術において
も、３００℃以上の熱処理は酸化膜堆積やアルミニウム
シンター、パッシベーション膜堆積などの工程では必要
であり、完全にはヒロックを抑制することができない。
また、ウルトラクリーン技術は現在の量産のレベルでは
完成していない。また、そのようなウルトラクリーン技
術を完成させるためには膨大な設備投資が必要であり、
実用的ではない。本発明は配線の上面だけでなく、側面
のヒロックも抑えた半導体装置を提供することを目的と
するものである。本発明はまたイオン注入法による有効
なヒロック抑制方法を提供することを目的とするもので
ある。
も、３００℃以上の熱処理は酸化膜堆積やアルミニウム
シンター、パッシベーション膜堆積などの工程では必要
であり、完全にはヒロックを抑制することができない。
また、ウルトラクリーン技術は現在の量産のレベルでは
完成していない。また、そのようなウルトラクリーン技
術を完成させるためには膨大な設備投資が必要であり、
実用的ではない。本発明は配線の上面だけでなく、側面
のヒロックも抑えた半導体装置を提供することを目的と
するものである。本発明はまたイオン注入法による有効
なヒロック抑制方法を提供することを目的とするもので
ある。
【０００５】
【課題を解決するための手段】側面のヒロックを抑える
ために、本発明では、アルミニウム系配線の上面及び側
面をキャップメタル層で被う。好ましいキャップメタル
層はＴｉＮ膜である。イオン注入法を用いる方法では、
素子が形成された半導体基板上にアルミニウム系メタル
膜をパターン化して配線を形成した後、基板面に垂直な
方向から傾斜した方向で、かつ基板面内の複数の方向か
らのステップ注入法によりイオン注入を施す。好ましい
イオン注入角は、基板面に垂直な方向から３０度以上で
ある。
ために、本発明では、アルミニウム系配線の上面及び側
面をキャップメタル層で被う。好ましいキャップメタル
層はＴｉＮ膜である。イオン注入法を用いる方法では、
素子が形成された半導体基板上にアルミニウム系メタル
膜をパターン化して配線を形成した後、基板面に垂直な
方向から傾斜した方向で、かつ基板面内の複数の方向か
らのステップ注入法によりイオン注入を施す。好ましい
イオン注入角は、基板面に垂直な方向から３０度以上で
ある。
【０００６】
【実施例】図１は一実施例における要部断面図を表わし
ている。２はＭＯＳトランジスタなどの素子が形成され
たシリコン基板上に設けられた熱酸化膜であり、その上
にＢＰＳＧ膜にてなる層間絶縁膜４が堆積されている。
酸化膜２の膜厚は約５０００Å、層間絶縁膜４の膜厚は
約９０００Åである。酸化膜２と層間絶縁膜４にコンタ
クトホールが形成された後、アルミニウムに１％のシリ
コンを含むアルミニウム系配線６が形成されており、コ
ンタクトホールを経て基板の素子と接続されている。配
線６の膜厚は約６０００Åである。配線６の上面にはキ
ャップメタル層としてＴｉＮ膜８が形成されており、配
線６の側面にもキャップメタル層としてＴｉＮ膜１０が
形成されている。キャップメタル層のＴｉＮ膜８，１０
の膜厚は約５００Åである。半導体装置ではさらに層間
絶縁膜が形成されて多層配線構造にしたり、パッシベー
ション膜により保護することが行なわれるが、図示は省
略している。
ている。２はＭＯＳトランジスタなどの素子が形成され
たシリコン基板上に設けられた熱酸化膜であり、その上
にＢＰＳＧ膜にてなる層間絶縁膜４が堆積されている。
酸化膜２の膜厚は約５０００Å、層間絶縁膜４の膜厚は
約９０００Åである。酸化膜２と層間絶縁膜４にコンタ
クトホールが形成された後、アルミニウムに１％のシリ
コンを含むアルミニウム系配線６が形成されており、コ
ンタクトホールを経て基板の素子と接続されている。配
線６の膜厚は約６０００Åである。配線６の上面にはキ
ャップメタル層としてＴｉＮ膜８が形成されており、配
線６の側面にもキャップメタル層としてＴｉＮ膜１０が
形成されている。キャップメタル層のＴｉＮ膜８，１０
の膜厚は約５００Åである。半導体装置ではさらに層間
絶縁膜が形成されて多層配線構造にしたり、パッシベー
ション膜により保護することが行なわれるが、図示は省
略している。
【０００７】図２により図１の実施例の製造方法を説明
する。 （Ａ）通常の半導体集積回路装置の製造工程により、素
子を形成したシリコン基板上に熱酸化膜２を約５０００
Åの厚さに形成し、その上に層間絶縁膜４としてＢＰＳ
Ｇ膜を約９０００Åの厚さに堆積する。素子と層間絶縁
膜４上のメタル配線とを接続するコンタクトホールを酸
化膜２と層間絶縁膜６に設ける。次に、スパッタリング
法によりシリコンを１％含むアルミニウム系メタル膜６
ａを約６０００Åの厚さに堆積し、その上にスパッタリ
ング法によりキャップメタル層８ａとしてＴｉＮ膜を約
５００Åの厚さに堆積する。
する。 （Ａ）通常の半導体集積回路装置の製造工程により、素
子を形成したシリコン基板上に熱酸化膜２を約５０００
Åの厚さに形成し、その上に層間絶縁膜４としてＢＰＳ
Ｇ膜を約９０００Åの厚さに堆積する。素子と層間絶縁
膜４上のメタル配線とを接続するコンタクトホールを酸
化膜２と層間絶縁膜６に設ける。次に、スパッタリング
法によりシリコンを１％含むアルミニウム系メタル膜６
ａを約６０００Åの厚さに堆積し、その上にスパッタリ
ング法によりキャップメタル層８ａとしてＴｉＮ膜を約
５００Åの厚さに堆積する。
【０００８】（Ｂ）写真製版とエッチングによりキャッ
プメタル層８ａとアルミニウム系メタル膜６ａにパター
ン化を施して配線６を形成する。配線６の上面にはキャ
ップメタル層８が残る。 （Ｃ）全面にさらにキャップメタル層１０ａとしてＴｉ
Ｎ膜をスパッタリング法により約５００Åの厚さに堆積
する。この結果、配線６の上面には２層のキャップメタ
ル層８と１０ａが存在する。その後、キャップメタル層
１０ａにエッチバックを施すと、図１に示されるように
配線６の上面にキャップメタル層８が残り、配線６の側
面にもキャップメタル層１０が残った状態となり、メタ
ル配線６の上面と側面がキャップメタル層で被われた配
線が得られる。
プメタル層８ａとアルミニウム系メタル膜６ａにパター
ン化を施して配線６を形成する。配線６の上面にはキャ
ップメタル層８が残る。 （Ｃ）全面にさらにキャップメタル層１０ａとしてＴｉ
Ｎ膜をスパッタリング法により約５００Åの厚さに堆積
する。この結果、配線６の上面には２層のキャップメタ
ル層８と１０ａが存在する。その後、キャップメタル層
１０ａにエッチバックを施すと、図１に示されるように
配線６の上面にキャップメタル層８が残り、配線６の側
面にもキャップメタル層１０が残った状態となり、メタ
ル配線６の上面と側面がキャップメタル層で被われた配
線が得られる。
【０００９】図３は本発明方法によりイオン注入法で配
線の上面及び側面のヒロックを抑制する実施例を示した
ものである。通常の半導体集積回路装置の製造工程によ
り、素子が形成されたシリコン基板上に熱酸化膜２を約
５０００Åの厚さに形成し、その上に層間絶縁膜４とし
てＢＰＳＧ膜を約８０００Åの厚さに堆積する。酸化膜
２と層間絶縁膜４にはコンタクトホールを形成する。そ
の後、層間絶縁膜４上にシリコンを１％含むアルミニウ
ム膜を約６０００Åの厚さにスパッタリング法により堆
積し、写真製版とエッチングによりパターン化を施して
メタル配線６を形成する。
線の上面及び側面のヒロックを抑制する実施例を示した
ものである。通常の半導体集積回路装置の製造工程によ
り、素子が形成されたシリコン基板上に熱酸化膜２を約
５０００Åの厚さに形成し、その上に層間絶縁膜４とし
てＢＰＳＧ膜を約８０００Åの厚さに堆積する。酸化膜
２と層間絶縁膜４にはコンタクトホールを形成する。そ
の後、層間絶縁膜４上にシリコンを１％含むアルミニウ
ム膜を約６０００Åの厚さにスパッタリング法により堆
積し、写真製版とエッチングによりパターン化を施して
メタル配線６を形成する。
【００１０】次に、ステップ注入法によりメタル配線６
に不純物イオンを注入する。イオン注入は例えば砒素を
用い、エネルギー５０ＫｅＶ、注入量５×１０15／ｃｍ
2、注入角は基板に対して垂直な方向から４５度傾いた
角度で、図で１２ａ，１２ｂ，１２ｃ，１２ｄで示され
る４方向に順次切り換えて行なう４ステップ注入法とす
る。このとき、注入イオンは層間絶縁膜４の上部にも注
入されるが、層間絶縁膜４は例えば約８０００Åと厚く
堆積されているので問題にならない。その後は、通常の
製造工程に従い、さらに必要があれば層間絶縁膜を堆積
したり、パッシベーション膜を堆積するなどの工程を続
ける。
に不純物イオンを注入する。イオン注入は例えば砒素を
用い、エネルギー５０ＫｅＶ、注入量５×１０15／ｃｍ
2、注入角は基板に対して垂直な方向から４５度傾いた
角度で、図で１２ａ，１２ｂ，１２ｃ，１２ｄで示され
る４方向に順次切り換えて行なう４ステップ注入法とす
る。このとき、注入イオンは層間絶縁膜４の上部にも注
入されるが、層間絶縁膜４は例えば約８０００Åと厚く
堆積されているので問題にならない。その後は、通常の
製造工程に従い、さらに必要があれば層間絶縁膜を堆積
したり、パッシベーション膜を堆積するなどの工程を続
ける。
【００１１】イオン注入方向を基板面に対して垂直な方
向から傾けたステップ注入法により配線６の上面と側面
にともにイオンが注入されて、配線の上面のヒロックだ
けでなく側面のヒロックも抑制される。図３の実施例に
おけるイオン注入の条件は上記の例に限らない。例えば
注入イオンの種類は砒素以外にもアルゴンその他種々の
ものを用いることができ、注入エネルギー、注入量、注
入角度も自由に選ぶことができる。
向から傾けたステップ注入法により配線６の上面と側面
にともにイオンが注入されて、配線の上面のヒロックだ
けでなく側面のヒロックも抑制される。図３の実施例に
おけるイオン注入の条件は上記の例に限らない。例えば
注入イオンの種類は砒素以外にもアルゴンその他種々の
ものを用いることができ、注入エネルギー、注入量、注
入角度も自由に選ぶことができる。
【００１２】
【発明の効果】アルミニウム系メタル配線の上面及び側
面にキャップメタル層を形成する本発明の方法によれ
ば、配線の上面のヒロックだけでなく側面のヒロックも
抑制することができる。配線形成後に基板面に垂直な方
向から傾斜した方向からのステップ注入法によりイオン
注入を施す本発明のヒロック抑制方法によっても、配線
の上面のヒロックだけでなく側面のヒロックも抑制する
ことができる。このステップ注入法によるラテラルヒロ
ックの抑制を評価する方法として、ラテラルヒロックそ
のものの数や高さを評価することはむずかしいので、１
％のシリコンを含むアルミニウム配線でラインとスペー
スがともに０．８μｍで総延長が５０ｍｍのテストパタ
ーンを形成し、配線間の短絡の有無によりラテラルヒロ
ック抑制の効果を評価した。このときのイオン注入は砒
素をエネルギー５０ＫｅＶで５×１０15／ｃｍ2注入し
た。そのときの結果を表１に示す。表の数値は配線間の
短絡の発生しなかった％を表わしている。
面にキャップメタル層を形成する本発明の方法によれ
ば、配線の上面のヒロックだけでなく側面のヒロックも
抑制することができる。配線形成後に基板面に垂直な方
向から傾斜した方向からのステップ注入法によりイオン
注入を施す本発明のヒロック抑制方法によっても、配線
の上面のヒロックだけでなく側面のヒロックも抑制する
ことができる。このステップ注入法によるラテラルヒロ
ックの抑制を評価する方法として、ラテラルヒロックそ
のものの数や高さを評価することはむずかしいので、１
％のシリコンを含むアルミニウム配線でラインとスペー
スがともに０．８μｍで総延長が５０ｍｍのテストパタ
ーンを形成し、配線間の短絡の有無によりラテラルヒロ
ック抑制の効果を評価した。このときのイオン注入は砒
素をエネルギー５０ＫｅＶで５×１０15／ｃｍ2注入し
た。そのときの結果を表１に示す。表の数値は配線間の
短絡の発生しなかった％を表わしている。
【００１３】
【表１】
【００１４】ここで、従来方法とはパターン化前のメタ
ル膜にイオン注入を施したものを意味している。イオン
注入角は全て基板面に垂直な方向からの角度である。こ
の結果によれば、メタル配線へのパターン化後にステッ
プ注入を行なうことによりラテラルヒロックが抑制され
ることがわかる。特に、注入角度が３０°以上になると
さらにヒロック抑制効果が顕著になる。ステップ注入に
おけるステップ数は２ステップでも４ステップでも効果
に差はない。
ル膜にイオン注入を施したものを意味している。イオン
注入角は全て基板面に垂直な方向からの角度である。こ
の結果によれば、メタル配線へのパターン化後にステッ
プ注入を行なうことによりラテラルヒロックが抑制され
ることがわかる。特に、注入角度が３０°以上になると
さらにヒロック抑制効果が顕著になる。ステップ注入に
おけるステップ数は２ステップでも４ステップでも効果
に差はない。
【図１】一実施例の要部を示す断面図である。
【図２】図１の実施例の製造方法を示す工程断面図であ
る。
る。
【図３】ステップ注入法による実施例を示す概略斜視図
である。
である。
２ 熱酸化膜
４ ＢＰＳＧ膜にてなる層間絶縁膜
６ 配線
８ 上面のキャップメタル層
１０ 側面のキャップメタル層
１２ａ〜１２ｄ ステップイオン注入
Claims (4)
- 【請求項１】 素子が形成された半導体基板上にアルミ
ニウム系配線を有し、そのアルミニウム系配線は上面及
び側面がアルミニウム系メタル以外のキャップメタル層
で被われている半導体装置。 - 【請求項２】 前記キャップメタル層がＴｉＮ膜にてな
る請求項１に記載の半導体装置。 - 【請求項３】 素子が形成された半導体基板上にアルミ
ニウム系メタル膜をパターン化して配線を形成した後、
前記基板面に垂直な方向から傾斜した方向で、かつ基板
面内の複数の方向からのステップ注入法によりイオン注
入を施す半導体装置のヒロック抑制方法。 - 【請求項４】 イオン注入方向を基板面に垂直な方向か
ら３０度以上傾けた方向とする請求項３に記載のヒロッ
ク抑制方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21588591A JPH0536693A (ja) | 1991-07-31 | 1991-07-31 | ヒロツクを抑えた半導体装置とヒロツク抑制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21588591A JPH0536693A (ja) | 1991-07-31 | 1991-07-31 | ヒロツクを抑えた半導体装置とヒロツク抑制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536693A true JPH0536693A (ja) | 1993-02-12 |
Family
ID=16679874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21588591A Pending JPH0536693A (ja) | 1991-07-31 | 1991-07-31 | ヒロツクを抑えた半導体装置とヒロツク抑制方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536693A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009272530A (ja) * | 2008-05-09 | 2009-11-19 | Sharp Corp | 半導体装置とその製造方法 |
-
1991
- 1991-07-31 JP JP21588591A patent/JPH0536693A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009272530A (ja) * | 2008-05-09 | 2009-11-19 | Sharp Corp | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3353727B2 (ja) | 半導体装置の配線構造の形成方法 | |
| EP0285410A1 (en) | Forming metal interconnects on uneven substrates | |
| US5688718A (en) | Method of CVD TiN barrier layer integration | |
| JPH0370137A (ja) | 半導体集積回路内の素子連結用金属配線層およびその製造方法 | |
| JPH08306774A (ja) | 半導体装置及びその製造方法 | |
| JP2001160590A (ja) | 配線の形成方法及び半導体装置の製造方法 | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| JPH0536693A (ja) | ヒロツクを抑えた半導体装置とヒロツク抑制方法 | |
| JP5891753B2 (ja) | 半導体装置の製造方法 | |
| KR100224721B1 (ko) | 반도체장치의 금속배선 형성방법 | |
| JPH08306786A (ja) | 半導体装置 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| US6083823A (en) | Metal deposition process for metal lines over topography | |
| KR100373364B1 (ko) | 금속배선 형성방법 | |
| KR970000706B1 (ko) | 반도체 소자의 금속배선 적층방법 | |
| KR100186985B1 (ko) | 반도체 소자의 콘택홀 매립 금속배선 형성방법 | |
| KR0157876B1 (ko) | 반도체 소자의 배선 제조방법 | |
| JP2003197619A (ja) | 半導体素子の製造方法 | |
| KR19990039343A (ko) | 반도체장치의 금속배선 형성방법 | |
| JP2674473B2 (ja) | 配線構造 | |
| JPH0244143B2 (ja) | Handotaisochinoseizohoho | |
| JPH04348054A (ja) | 半導体装置の製造方法 | |
| JPH0669206A (ja) | 半導体素子の配線形成方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR20050040552A (ko) | 반도체 장치의 구리 배선 형성 방법. |