KR19990039343A - 반도체장치의 금속배선 형성방법 - Google Patents

반도체장치의 금속배선 형성방법 Download PDF

Info

Publication number
KR19990039343A
KR19990039343A KR1019970059400A KR19970059400A KR19990039343A KR 19990039343 A KR19990039343 A KR 19990039343A KR 1019970059400 A KR1019970059400 A KR 1019970059400A KR 19970059400 A KR19970059400 A KR 19970059400A KR 19990039343 A KR19990039343 A KR 19990039343A
Authority
KR
South Korea
Prior art keywords
layer
forming
semiconductor device
rtp
conductive material
Prior art date
Application number
KR1019970059400A
Other languages
English (en)
Inventor
유봉영
이현덕
최시영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970059400A priority Critical patent/KR19990039343A/ko
Publication of KR19990039343A publication Critical patent/KR19990039343A/ko

Links

Abstract

반도체 기판에 형성된 하부구조물과 상부구조물 사이의 층간 절연층을 관통하는 콘택홀에 오믹층, 배리어층 및 플러그층이 적층된 도전물질층을 형성하여 상기 하부구조물과 상부구조물을 전기적으로 연결하는 금속배선을 형성하는 방법에 관하여 개시한다. (a)반도체장치의 하부구조물의 상부를 노출하는 콘택홀이 구비된 층간절연층이 형성된 반도체기판을 준비한다. (b)상기 콘택홀에 의하여 노출된 반도체장치의 하부구조물의 상부에 오믹층을 형성한다. (c)상기 오믹층에 대하여 급속열처리공정(RTP)을 진행한다. (d)상기 급속열처리공정(RTP)이 진행된 오믹층 상부에 배리어층을 형성한다. (e)상기 배리어층 상부에 플러그층을 형성한다.

Description

반도체장치의 금속배선 형성방법
본 발명은 반도체장치의 금속배선을 형성하는 방법에 관한 것으로서, 특히 반도체기판에 형성된 하부구조물과 상부구조물 사이의 층간절연층을 관통하는 콘택홀에 오믹층, 배리어층 및 플러그층이 적층된 도전물질층을 형성하여 상기 하부구조물과 상부구조물을 전기적으로 연결하는 금속배선을 형성하는 방법에 관한 것이다.
반도체장치의 고집적화에 따라 반도체장치의 소정부분을 전기적으로 연결하는 금속배선을 형성하기 위한 콘택 구조에 제한이 생기고 있다. 즉, 반도체장치의 집적도의 증가는 보다 작고(smaller) 보다 깊은(deeper) 구조를 갖는 콘택을 요구하게 되었다.
먼저, 보다 작은 콘택 구조를 위해서는 더욱 작아지는 금속 라인 스큐와, 그로인한 후속 포토공정마진을 확보하기 위하여 메모리 셀과 그 주변(peri)영역의 단차를 줄이게되면 상대적으로 금속배선을 위한 콘택의 단차가 커진다. 메모리셀의 커패시터의 전기적 특성을 확보하기 위해서 그 하부전극인 스토리지폴리를 높게 형성하는데 이 또한 금속배선을 위한 콘택의 단차를 크게 하는 문제를 유발한다. 이와 같은 문제로 인하여 종래의 반도체장치에서 형성되는 금속배선콘택은 고밀도 고집적에 의하여 형성하는 차세대 반도체장치에서 적절한 콘택저항을 얻기 어렵게 되었다.
보다 깊고 보다 미세한 콘택을 형성함에 있어서, 콘택 저항을 적절하게 형성하는 데 저해요인으로 작용하는 것 중의 하나는 콘택을 형성한 후, 콘택홀의 바닥을 세정(cleaning)하는 과정에서 비롯된다. 즉, 일반적으로 불화수소(HF)를 이용한 습식 세정을 진행하고 있으나, 이러한 습식 세정은 콘택을 작고 깊게 형성할수록, 즉 어스펙트율(aspect ratio)이 커질수록 세정이 점점 불완전하게 진행될 수 있으며, 이로 인하여 콘택 바닥에 산화물이나 폴리머 등의 불순물이 잔류할 수 있다. 이러한 불순물들은 콘택홀을 채우는 도전물질 중, 오믹층으로 증착되는 티타늄이 실리콘 기판과 오믹 접촉(ohmic contact)을 형성하는 것을 저해한다. 한편, 고주파 스퍼터에 의한 세정의 경우에도 상기와 같은 어스펙트율이 큰 콘택의 경우에는 콘택 입구의 산화물을 반복적으로 스퍼터링(resputtering)함으로써 오히려 콘택 저항을 증가시키는 요인이 되고 있다.
또한, 티타늄 바닥 스텝 커버리지(Ti bottom step coverage)를 높이기 위하여 티타늄을 증착을 증가시킬 경우, 콘택 입구쪽으로 스퍼터링 오버행(overhang)으로 후속 티타늄나이트라이드와 텅스텐(W) 증착시, 콘택 내에 보이드(void)가 형성될 수가 있으므로 반도체 장치의 신뢰성에 문제를 초래할 수 있다.
따라서, 이와 같은 미세하지만 깊은 콘택에 안정된 콘택 저항을 확보하고, 텅스텐을 증착할 때 흔히 발생되는 볼캐노 결함(volcano defect, 텅스텐나이트라이드의 두께 부족으로 하부층인 티타늄이 티타늄플로라이드로 변형되면서 발생되는 결함)을 방지하기 위하여 티타늄과 티타늄나이트라이드를 순차로 적층한 후, 암모니아 분위기(NH3atmosphere)에서 급속 열처리 공정(RTP)을 진행하여 콘택 하부에 안정된 티타늄실리사이드의 오믹층을 형성하고 배리어층인 티타늄나이트라이드를 질화시켜(nitridation) 강화함으로써 전술한 문제들을 해결하는 방법이 제시되었다.
그러나, 램핑율(ramping ratio)이 높은 급속 열처리 공정을 거치면서 고압력(high compressive)인 티타늄나이트라이드 막이 고장력(high tensil)으로 바뀌어 이로 인한 막질의 스트레스(stress)의 변화로 인하여 크랙(crack)이 발생하여, 전술한 볼캐노 결함이 유발되거나, 이후 고장력의 텅스텐 막을 증착할 때 리프팅(lifiting)에 의하여 접촉이 불량하게 형성되는 문제가 발생되고 있다.
본 발명이 이루고자 하는 기술적 과제는 반도체 장치의 금속 배선을 형성하기 위하여 콘택을 형성함에 있어서, 급속 열처리 공정(RTP)으로 인하여 배리어층의 스트레스 변화로 인하여 발생되는 크랙이 형성되는 것을 방지하는 것에 있다.
도 1은 본 발명에 따른 일실시예를 개괄적으로 설명하기 위한 흐름도이다.
도 2 내지 도 5는 본 발명에 따른 일실시예를 설명하기 위한 단면도들이다.
도 6 및 도 7은 본 발명의 효과를 설명하기 위한 그래프들이다.
전술한 본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 반도체장치의 금속배선 형성방법의 첫 번째 방법은 다음과 같다.
(a)반도체장치의 하부구조물의 상부를 노출하는 콘택홀이 구비된 층간절연층이 형성된 반도체기판을 준비한다. (b)상기 콘택홀에 의하여 노출된 반도체장치의 하부구조물의 상부에 오믹층을 형성한다. (c)상기 오믹층에 대하여 급속열처리공정(RTP)을 진행한다. (d)상기 급속열처리공정(RTP)이 진행된 오믹층 상부에 배리어층을 형성한다. (e)상기 배리어층 상부에 플러그층을 형성한다. 이후, 일반적인 반도체 제조 공정을 진행하여 금속 배선 콘택이 구비된 반도체 장치를 제조한다.
첨부도면 도 1은 상기 반도체 장치의 금속 배선 형성방법에 대한 이해를 돕기 위하여 개괄적으로 도시한 흐름도이다. 도 1에 따르면, 준비된 반도체 기판 상에 콘택홀을 형성하고(110), 콘택홀 하부에 기판과 접촉하는 오믹층을 형성하며(120), 상기 오믹층에 대하여 급속 열처리 공정(RTP)을 진행한다(130). 이후, 배리어층을 형성하고(140) 콘택의 최상부에 플러그층을 형성함으로써(150) 반도체 장치의 금속 배선을 형성함을 보여주고 있다..
한편, 전술한 본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 반도체장치의 금속배선 형성방법의 두 번째 방법은 다음과 같다.
(a)반도체장치의 하부구조물의 상부를 노출하는 콘택홀이 구비된 층간절연층이 형성된 반도체기판을 준비한다. (b)상기 콘택홀에 의하여 노출된 반도체기판 상부에 오믹층을 형성한다. (c)상기 오믹층 상부에 배리어층을 형성한다. (d)상기 배리어층에 대하여 소정의 온도범위에서 급속열처리공정(RTP)을 진행한다. (e)상기 소정의 온도범위에서 급속열처리공정(RTP)이 진행된 배리어층 상부에 플러그층을 형성한다. 이후, 일반적인 반도체 제조 공정을 이용하여 상기 금속 배선 콘택이 구비된 반도체 장치를 제조한다.
이하, 본 발명의 실시예들을 첨부도면 도 2 내지 도 5를 참조하여 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 이하의 도면을 참조한 설명은 본 발명의 실시예들은 본 발명과 관련한 산업기술분야에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면 상에서 층이나 영역들의 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한 어떤 층이 다른 층 또는 기판의 "상부"에 있다라고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재되어질 수도 있다.
도 2에 따르면, 소정의 반도체 장치의 하부구조물이 형성된 반도체기판(210) 상에 층간절연층(215)을 형성하고, 층간절연층(215)을 관통하여 상기 반도체 장치의 하부구조물의 상부를 노출하는 콘택홀(220)을 형성한다.
도 3에 따르면, 도 2의 결과물 상에 오믹층(223)을 증착한다. 이때, 오믹층은(223) 콘택홀(도 2의 220)에 의하여 노출된 반도체기판 상부에 접촉됨이 필수적이다. 한편, 도 2에서의 콘택홀(220)에 오믹층(223)이 형성되어 있으므로 변형된 콘택홀(220a)로 지시한다. 한편, 오믹층(223)이 형성된 반도체기판 전면에 대하여 급속 열처리 공정(RTP)을 진행한다. 이때, 급속 열처리 공정의 공정 온도는 500℃ 내지 900℃으로 진행하고, 공정 분위기는 질소, 암모니아 또는 이산화질소로 하여 진행하는 것이 바람직하다.
도 4에 따르면, 오믹층(223)에 대한 급속 열처리 공정이 진행된 도 3의 결과물 상에 배리어층(225)을 형성한다. 이때, 배리어층(225)은 티타늄을 포함하는 도전성물질, 예컨대 티타늄나이트라이드 또는 티나늄보라이드로 형성하는 것이 바람직하다. 한편, 오믹층(223)과 배리어층(225)이 형성된 콘택홀은 변형된 콘택홀(220b)로 지시한다.
도 5에 따르면, 배리어층(225)이 형성된 결과물 기판 상의 변형된 콘택홀(220b)을 채우면서 반도체 기판 전면에 형성되는 플러그층(230)을 형성한다. 이때, 상기 플러그층(230)은 텅스텐을 포함하는 도전성물질, 예컨대 티타늄텅스텐 또는 탈륨텅스텐으로 형성하는 것이 바람직하다.
한편, 상기 플러그층(230)을 형성한 결과물 기판 상에 상기 과정에 의하여 형성된 도전물질층을 통하여 전기적으로 연결되는 반도체장치의 상부구조물을 형성하는 단계를 더 포함하여 진행하여 반도체 장치를 제조할 수 있다.
한편, 상기 방법에서는 오믹층을 형성한 후, 오믹층에 대한 급속 열처리 공정을 진행하였지만, 이와 달리 오믹층 및 배리어층을 순차로 형성한 후에 급속 열처리 공정을 진행하여도 전술한 실시예와 동일한 효과를 얻을 수 있다.
이상의 첨부 도면을 참조하여 설명한 본 발명의 실시예들은 최적의 실시예들이다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 상세하게 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용한 것이 아니다.
이상에서와 같이 본 발명에 따른 실시예를 첨부도면을 참조하면서 설명한 것은 본 발명을 한정하기 위함이 아니며, 본 발명에 관련한 산업기술분야에서 평균적 지식을 가진 자에 의하여 본 발명과 동일성 범주에 속하는 다른 태양으로의 변형이 가능함은 당연하다.
전술한 본 발명에 따른 반도체장치의 금속배선 형성방법은 금속 배선 공정에서 콘택 저항과 반도체 장치의 신뢰성을 향상하기 위하여 필연적으로 진행되어야 하는 급속 열처리 공정에서 상이한 두 막질 간의 스트레스 변화로 인하여 미세한 크랙이 발생되는 것을 방지할 수 있으며, 이로 인한 반도체 장치의 신뢰성 저하를 억제할 수 있다. 한편, 본 발명에 따르면 고밀도 고집적 반도체 장치를 제조함에 있어서 발생될 수 있는 미세한 크랙의 발생을 억제함으로써 콘택홀에서 반도체기판에 증착되는 도전물질층의 접착력을 증진할 수 있다.
한편, 첨부도면 도 6 및 도 7은 본 발명의 효과를 설명하기 위한 그래프들로서, 이들을 참조하여 본 발명의 효과를 간략하게 설명하기로 한다. 도 6에 따르면, 급속 열처리 공정(RTN) 공정 온도에 따라 물질층의 응력 변화를 도시한다. 금속 배선을 형성하는 공정에서, 애즈 상태(A)와 열처리(annealing) 후의 상태(B)가 서로 응력에 변화가 있음을 알 수 있다. 즉, 금속 배선 공정에서 열처리를 함으로써 응력을 감소시킬 수 있음을 알 수 있다. 한편, 도 7에 따르면 급속 열처리 공정(RTN) 온도가 400℃를 전후하여 애즈 상태(As- deposition)(C)와 열처리 공정이 진행된 후의 상태(D) 간의 응력 차이가 가장 적음을 알 수 있다. 이로써, 가장 바람직한 공정 온도를 결정할 수 있다.

Claims (17)

  1. (a)반도체장치의 하부구조물의 상부를 노출하는 콘택홀이 구비된 층간절연층이 형성된 반도체기판을 준비하는 단계;
    (b)상기 콘택홀에 의하여 노출된 반도체장치의 하부구조물의 상부에 오믹층을 형성하는 단계;
    (c)상기 오믹층에 대하여 급속열처리공정(RTP)을 진행하는 단계;
    (d)상기 급속열처리공정(RTP)이 진행된 오믹층 상부에 배리어층을 형성하는 단계; 및
    (e)상기 배리어층 상부에 플러그층을 형성하는 단계를 포함하여 진행하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  2. 제1 항에 있어서, 상기 (c)단계의 급속열처리공정(RTP)은 500℃ 내지 900℃의 온도조건에서 진행하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  3. 제2 항에 있어서, 상기 (c)단계의 급속열처리공정(RTP)은 질소, 암모니아 또는 이산화질소의 분위기에서 진행하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  4. 제1 항에 있어서, 상기 (d)단계의 배리어층은 티타늄을 포함하는 도전성물질로 형성하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  5. 제4 항에 있어서, 상기 티타늄을 포함하는 도전성물질은 티타늄나이트라이드 또는 티나늄보라이드로 형성하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  6. 제1 항에 있어서, 상기 (e)단계의 플러그층은 텅스텐을 포함하는 도전성물질로 형성하는 것을 특징으로 반도체장치의 금속배선 형성방법.
  7. 제4 항에 있어서, 상기 텅스텐을 포함하는 도전성물질은 티타늄텅스텐 또는 탈륨텅스텐인 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  8. 제1 항에 있어서, 상기 플러그층을 형성하는 (e)단계 이후에 상기 반도체기판에 형성된 반도체장치의 하부구조물이 상기 콘택홀에 순차적으로 형성된 상기 급속열처리된 오믹층과 배리어층 및 플러그층으로 이루어진 도전물질층을 통하여 전기적으로 연결된 반도체장치의 상부구조물을 형성하는 단계를 더 포함하여 진행하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  9. (a)반도체장치의 하부구조물의 상부를 노출하는 콘택홀이 구비된 층간절연층이 형성된 반도체기판을 준비하는 단계;
    (b)상기 콘택홀에 의하여 노출된 반도체기판 상부에 오믹층을 형성하는 단계;
    (c)상기 오믹층 상부에 배리어층을 형성하는 단계;
    (d)상기 배리어층에 대하여 소정의 온도범위에서 급속열처리공정(RTP)을 진행하는 단계; 및
    (e)상기 소정의 온도범위에서 급속열처리공정(RTP)이 진행된 배리어층 상부에 플러그층을 형성하는 단계를 포함하여 진행하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  10. 제9 항에 있어서, 상기 (c)단계의 배리어층은 200℃ 내지 500℃의 온도범위에서 증착공정을 진행하여 형성하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  11. 제9 항에 있어서, 상기 (c)단계의 배리어층은 티타늄을 포함하는 도전성물질로 형성하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  12. 제11 항에 있어서, 상기 티타늄을 포함하는 도전성물질은 티타늄나이트라이드 또는 티나늄보라이드로 형성하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  13. 제9 항에 있어서, 상기 (d)단계의 급속열처리공정(RTP)은 500℃ 내지 900℃의 온도조건에서 진행하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  14. 제13 항에 있어서, 상기 (d)단계의 급속열처리공정(RTP)은 질소, 암모니아 또는 이산화질소의 분위기에서 진행하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  15. 제9 항에 있어서, 상기 (e)단계의 플러그층은 텅스텐을 포함하는 도전성물질로 형성하는 것을 특징으로 반도체장치의 금속배선 형성방법.
  16. 제15 항에 있어서, 상기 텅스텐을 포함하는 도전성물질은 티타늄텅스텐 또는 탈륨텅스텐인 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  17. 제9 항에 있어서, 상기 플러그층을 형성하는 (e)단계 이후에 상기 반도체기판에 형성된 반도체장치의 하부구조물이 상기 콘택홀에 순차적으로 형성된 상기 오믹층과 소정 온도범위에서 급속열처리공정(RTP)이 진행된 배리어층 및 플러그층으로 이루어진 도전물질층을 통하여 전기적으로 연결된 반도체장치의 상부구조물을 형성하는 단계를 더 포함하여 진행하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
KR1019970059400A 1997-11-12 1997-11-12 반도체장치의 금속배선 형성방법 KR19990039343A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970059400A KR19990039343A (ko) 1997-11-12 1997-11-12 반도체장치의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970059400A KR19990039343A (ko) 1997-11-12 1997-11-12 반도체장치의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR19990039343A true KR19990039343A (ko) 1999-06-05

Family

ID=66087089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970059400A KR19990039343A (ko) 1997-11-12 1997-11-12 반도체장치의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR19990039343A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013184654A1 (en) * 2012-06-04 2013-12-12 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor layer
US9793439B2 (en) 2012-07-12 2017-10-17 Sensor Electronic Technology, Inc. Metallic contact for optoelectronic semiconductor device
US10224408B2 (en) 2012-06-04 2019-03-05 Sensor Electronic Technology, Inc. Perforating contact to semiconductor layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013184654A1 (en) * 2012-06-04 2013-12-12 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor layer
US10224408B2 (en) 2012-06-04 2019-03-05 Sensor Electronic Technology, Inc. Perforating contact to semiconductor layer
US9793439B2 (en) 2012-07-12 2017-10-17 Sensor Electronic Technology, Inc. Metallic contact for optoelectronic semiconductor device

Similar Documents

Publication Publication Date Title
US8580666B2 (en) Methods of forming conductive contacts
KR100390952B1 (ko) 커패시터 제조 방법
JPH1174473A (ja) 高集積記憶素子およびその製造方法
JP2006173558A (ja) 半導体素子のキャパシタ製造方法
KR20000057879A (ko) 고융점금속질화막 및 고융점금속실리사이드막을 이용한배선을 갖는 반도체장치 및 그 제조방법
US7635644B2 (en) Semiconductor device including metal interconnection and method for forming metal interconnection
US6888252B2 (en) Method of forming a conductive contact
US5688718A (en) Method of CVD TiN barrier layer integration
JP2005527098A (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
US7199043B2 (en) Method of forming copper wiring in semiconductor device
JP2002026135A (ja) 半導体素子のキャパシタ製造方法
KR19990039343A (ko) 반도체장치의 금속배선 형성방법
KR100480576B1 (ko) 반도체장치의금속배선형성방법
US6245660B1 (en) Process for production of semiconductor device having contact plugs with reduced leakage current
KR100517911B1 (ko) 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
US7022599B2 (en) Method of manufacturing semiconductor devices
KR100275116B1 (ko) 반도체소자의커패시터형성방법
KR100209377B1 (ko) 반도체 소자의 캐패시터 제조방법
US6127270A (en) Methods of forming refractory metal silicide components and methods of restricting silicon surface migration of a silicon structure
KR100881749B1 (ko) 반도체 소자의 제조 방법
KR100464652B1 (ko) 반도체 소자의 캐패시터 형성방법
US6953749B2 (en) Methods of forming refractory metal silicide components and methods of restricting silicon surface migration of a silicon structure
KR100694995B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100224722B1 (ko) 반도체장치의 비트라인 형성방법
KR20060082325A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination