KR20060082325A - 반도체 소자의 형성 방법 - Google Patents
반도체 소자의 형성 방법 Download PDFInfo
- Publication number
- KR20060082325A KR20060082325A KR1020050002859A KR20050002859A KR20060082325A KR 20060082325 A KR20060082325 A KR 20060082325A KR 1020050002859 A KR1020050002859 A KR 1020050002859A KR 20050002859 A KR20050002859 A KR 20050002859A KR 20060082325 A KR20060082325 A KR 20060082325A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- forming
- mim capacitor
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A41—WEARING APPAREL
- A41D—OUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
- A41D27/00—Details of garments or of their making
- A41D27/24—Hems; Seams
-
- A—HUMAN NECESSITIES
- A41—WEARING APPAREL
- A41D—OUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
- A41D27/00—Details of garments or of their making
- A41D27/12—Shields or protectors
- A41D27/14—Shields or protectors on the underedge of the garment
-
- A—HUMAN NECESSITIES
- A41—WEARING APPAREL
- A41D—OUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
- A41D2300/00—Details of garments
- A41D2300/30—Closures
Landscapes
- Engineering & Computer Science (AREA)
- Textile Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (7)
- (a) 반도체 기판 상부의 다마신 절연막 패턴 내에 금속 배선을 형성하는 단계;(b) 상기 금속 배선을 상부로부터 소정 두께 식각하는 단계;(c) 상기 식각된 금속 배선 상부에 금속층을 형성하는 단계;(d) 상기 금속층 및 다마신 절연막 패턴을 평탄화하는 단계;(e) 상기 금속층 및 다마신 절연막 패턴 상부에 제 1 식각정지막을 형성하는 단계;(f) 상기 제 1 식각 정지막 상부에 MIM 캐패시터의 상부 전극층 및 제 2 식각정지막을 순차적으로 적층하는 단계; 및(g) 상기 제 2 식각정지막 및 상부 전극층을 식각하여 MIM 캐패시터를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 (b) 단계의 식각 공정은 묽은 HNO3 용액을 이용하여 100 ~ 1000Å 만큼 식각하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 (c) 단계의 금속층은 W, Ta 및 Ru 중 선택된 어느 하나를 이용하여 형성하며, 100 ~ 1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 (c) 단계의 금속층은 WCoP 박막으로 무전해 도금법을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 (b) 단계를 수행한 후 H+ 반응 세정 공정을 수행하여 상기 금속층 상부의 불순물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 (c) 단계를 수행한 후 NH3 또는 N2 플라즈마 처리를 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 (f) 단계의 상부 전극층은 WN, MoN 및 TaN 중 선택된 어느 하나를 이용 하여 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050002859A KR101095998B1 (ko) | 2005-01-12 | 2005-01-12 | 반도체 소자의 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050002859A KR101095998B1 (ko) | 2005-01-12 | 2005-01-12 | 반도체 소자의 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060082325A true KR20060082325A (ko) | 2006-07-18 |
KR101095998B1 KR101095998B1 (ko) | 2011-12-20 |
Family
ID=37173060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050002859A KR101095998B1 (ko) | 2005-01-12 | 2005-01-12 | 반도체 소자의 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101095998B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180044195A (ko) * | 2016-10-21 | 2018-05-02 | 램 리써치 코포레이션 | 금속 옥사이드를 환원시키고 제거함으로써 저 저항률 금속 콘택트들 및 상호접속부들을 형성하는 시스템들 및 방법들 |
-
2005
- 2005-01-12 KR KR1020050002859A patent/KR101095998B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180044195A (ko) * | 2016-10-21 | 2018-05-02 | 램 리써치 코포레이션 | 금속 옥사이드를 환원시키고 제거함으로써 저 저항률 금속 콘택트들 및 상호접속부들을 형성하는 시스템들 및 방법들 |
Also Published As
Publication number | Publication date |
---|---|
KR101095998B1 (ko) | 2011-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI569313B (zh) | 半導體裝置之製造方法 | |
US20050275005A1 (en) | Metal-insulator-metal (MIM) capacitor and method of fabricating the same | |
TW201727709A (zh) | 具有楔形鑲嵌孔洞之半導體結構及其製造方法 | |
JP5193542B2 (ja) | 半導体装置の製造方法 | |
JP5134193B2 (ja) | 半導体装置及びその製造方法 | |
KR20100107604A (ko) | 배선 구조물 및 이의 형성 방법 | |
JP2005340808A (ja) | 半導体装置のバリア構造 | |
KR100660915B1 (ko) | 반도체 소자의 배선 형성 방법 | |
KR100533971B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR101095998B1 (ko) | 반도체 소자의 형성 방법 | |
KR20110111868A (ko) | 배선 구조물의 형성 방법 | |
JP4587604B2 (ja) | 半導体装置の製造方法 | |
JP2006351732A (ja) | 半導体装置の製造方法 | |
CN113113350A (zh) | 半导体装置的形成方法 | |
JP2011029327A (ja) | 半導体装置の製造方法 | |
KR100591179B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JP4997682B2 (ja) | 半導体装置及びその製造方法 | |
KR101051808B1 (ko) | 국부연결배선을 이용한 반도체장치 제조 방법 | |
KR100517911B1 (ko) | 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법 | |
KR100476707B1 (ko) | 반도체 소자의 제조 방법 | |
JP5424551B2 (ja) | 半導体装置 | |
KR100667903B1 (ko) | 반도체 소자의 형성 방법 | |
JP2007194566A (ja) | 半導体装置およびその製造方法 | |
KR100613381B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100667900B1 (ko) | 반도체 소자의 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 9 |