JP4997682B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4997682B2
JP4997682B2 JP2002507439A JP2002507439A JP4997682B2 JP 4997682 B2 JP4997682 B2 JP 4997682B2 JP 2002507439 A JP2002507439 A JP 2002507439A JP 2002507439 A JP2002507439 A JP 2002507439A JP 4997682 B2 JP4997682 B2 JP 4997682B2
Authority
JP
Japan
Prior art keywords
insulating film
lower electrode
film
electrode
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002507439A
Other languages
English (en)
Inventor
洋一 江尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002507439A priority Critical patent/JP4997682B2/ja
Application granted granted Critical
Publication of JP4997682B2 publication Critical patent/JP4997682B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に係り、特に半導体基板上に容量素子が搭載されている半導体装置及びその製造方法に関するものである。
従来のＬＳＩ（大規模集積回路）の製造プロセスにおいて、半導体基板上に容量素子を形成する場合を、図３９〜図４１の概略工程断面を用いて説明する。
先ず、図３９に示されるように、半導体基板１０上に、例えばＳｉＯ２膜等からなる第１の絶縁膜１２及び第２の絶縁膜１６を順に積層して形成する。
続いて、例えばスパッタ（Ｓｐｕｔｔｅｒｉｎｇ）法を用いて、この第２の絶縁膜１６上に、Ｔｉ層、ＴｉＯＮ層、Ｔｉ層、Ａｌ−Ｓｉ層、ＴｉＮ層を下から順に堆積して、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜を形成する。
続いて、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学的気相成長）法を用いて、このＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜上にＳｉＯ２，ＳｉＮ，Ｔａ２Ｏ５等の誘電体膜を堆積し、更に例えばスパッタ法を用いて、この誘電体膜上にＴｉ層、ＴｉＮ層等の導電体層を堆積する。
そして、フォトリソグラフィ（Ｐｈｏｔｏ Ｌｉｔｈｏｇｒａｐｈｙ）工程及びＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ；反応性イオンエッチング）工程により、これら積層された導電体層及び誘電体膜を選択的にエッチング除去して所定の形状にパターニングし、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜上にＳｉＯ２，ＳｉＮ又はＴａ２Ｏ５等の誘電体膜２０を介してＴｉ，ＴｉＮ等による上部電極２２を形成する。
続いて、フォトリソグラフィ工程及びＲＩＥ工程により、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８を選択的にエッチング除去して所定の形状にパターニングし、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜による下部電極１８ｄを形成する。
このようにして、誘電体膜２０を間に挟む上部電極２２と下部電極１８ｄとから構成される容量素子を形成する。
続いて、例えばＴＥＯＳ（ｔｅｔｒａｅｔｈｏｘｙ ｓｉｌａｎｅ；Ｓｉ（ＯＣ２Ｈ５）４）を原料とするプラズマＣＶＤ法を用いて、上部電極２２及び下部電極１８ｄを含む基体全面に、ＳｉＯ２膜を堆積し、更にこのＳｉＯ２膜上にＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜をコーティングした後、これらのＳＯＧ膜及びＳｉＯ２膜をエッチバックする平滑化処理を行う。即ち、ＳｉＯ２膜及びＳＯＧ膜からなる平滑化絶縁膜２４によって基体表面の凹凸を埋めて平滑化する。
なお、このとき、下部電極１８ｄ上に形成されている上部電極２２の表面は、下部電極１８ｄの表面よりも高い位置にあるため、上部電極２２の表面は露出した状態になる場合があった。
次いで、図４０に示されるように、例えばプラズマＣＶＤ法を用いて、上部電極２２及び平滑化絶縁膜２４を含む基体全面に、例えばＳｉＯ２膜からなる絶縁膜２６を堆積する。ここで、平滑化絶縁膜２４と絶縁膜２６で層間絶縁膜２７が形成される。
続いて、フォトリソグラフィ工程及びドライ（Ｄｒｙ）エッチング法を用いて、上部電極２２上の層間絶縁膜２７を選択的にエッチング除去すると共に、下部電極１８ｄ上の層間絶縁膜２７を選択的にエッチング除去して、第１及び第２のビア・ホール２８ｄ，２８ｅをそれぞれ開口する。ここで、コンタクト抵抗を低減するために、下部電極１８ｄの表面のＴｉＮを除去する場合もある。
次いで、図４１に示されるように、例えばスパッタ法を用いて、基体全面に、Ａｌ合金層を堆積した後、フォトリソグラフィ工程及びドライエッチング法を用いて、このＡｌ合金層を加工し、第１及び第２のビア・ホール２８ｄ，２８ｅを介して上部電極２２及び下部電極１８ｄにそれぞれ接続する第１及び第２のＡｌ合金上層配線層３０ｄ，３０ｅを形成する。
しかしながら、上記従来の容量素子の形成プロセスにおいては、誘電体膜２０を間に挟む上部電極２２と下部電極１８ｄとから構成される容量素子を形成した後、ＳｉＯ２膜及びＳＯＧ膜からなる平滑化絶縁膜２４によって基体表面の凹凸を埋めて平滑化する平滑化処理を行う際に、下部電極１８ｄ上に形成されている上部電極２２の表面は下部電極１８ｄの表面よりも高い位置にあるため、この平滑化処理工程のエッチバックによって上部電極２２や更にはその下の誘電体膜２０までもがエッチングされていた。即ち、平滑化処理工程において、上部電極２２や更にはその下の誘電体膜２０がダメージを受けていた。
従って、容量素子の容量値等の特性が変動したり、信頼性が劣化したりして、良好な特性と高い信頼性をもつ容量素子が得られないという問題があった。
また、容量素子の上部電極２２及び下部電極１８ｄにそれぞれ接続する第１及び第２のＡｌ合金上層配線層３０ｄ，３０ｅを形成するために第１及び第２のビア・ホール２８ｄ，２８ｅをそれぞれ開口する際、第１のビア・ホール２８ｄを開口するためにエッチングする上部電極２２上の層間絶縁膜２７の膜厚が、第２のビア・ホール２８ｅを開口するためにエッチングする下部電極１８ｄ上の層間絶縁膜２７膜厚よりも厚くなっているため、これら第１及び第２のビア・ホール２８ｄ，２８ｅを共に良好に開口しようとすると、止むなく上部電極２２の表面に対する過大なオーバーエッチングが行われることになる。そして、このオーバーエッチングによって上部電極２２やその下の誘電体膜２０がダメージを受けることになる。
従って、この点からも、容量素子の容量値等の特性が変動したり、信頼性が劣化したりして、良好な特性と高い信頼性をもつ容量素子が得られないという問題があった。
更に、次のような問題も生じた。
即ち、従来の容量素子においては、容量素子として実効的に機能する上部電極２２と下部電極１８ｄとの対向領域から第１及び第２のＡｌ合金上層配線層３０ｄ，３０ｅまでの距離を比較すると、一般に下部電極側が上部電極側よりも長くなる傾向にあり、結果的にインピーダンスに差異が生じ、特性に非対称性が発生するという問題があった。
そして、上記従来の容量素子における第１及び第２のビア・ホール２８ｄ，２８ｅを比較すると、下部電極側の第２のビア・ホール２８ｅの深さが上部電極側の第１のビア・ホール２８ｄの深さより深くなっている。このため、従来からの特性の非対称性を更に増大させることになった。
本発明は、上記の問題点を鑑みてなされたものであり、容量素子の製造プロセスにおいて上部電極や誘電体膜がダメージを受けて、容量値等の特性が変動したり、信頼性が劣化したりすることを防止し、更に特性の非対称性の増大を抑制して、容量素子の良好な特性と高い信頼性を実現することが可能な半導体装置及びその製造方法を提供することを目的とする。
本発明に係る半導体装置は、半導体基板上に第１の絶縁膜を介して形成され、中央部の表面よりも周辺部の表面が高い位置にある凹型断面形状の下部電極と、下部電極の周辺部の下方に設けられた段差用のダミー層と、この下部電極の中央部上に下部電極の周辺部の表面よりも表面が低い位置にある誘電体膜と、誘電体膜上に形成された上部電極と、下部電極の凹型断面形状の窪みを埋める第２の絶縁膜とを具備して成る。
なお、ここで、「表面が高い位置にある」又は「表面が低い位置にある」とは、半導体基板の表面又は裏面の平坦面を基準として、表面の高さの高低をいう表現である。この定義は、これ以降においても同様に適用する。
本発明は、上記の半導体装置において、さらに下部電極の周辺部、上部電極及び第２の絶縁膜上に第３の絶縁層が形成されて層間絶縁膜が形成され、層間絶縁膜に開口された第１のビア・ホールを介して上部電極に接続する第１の配線層、及び層間絶縁膜に開口された第２のビア・ホールを介して下部電極の周辺部に接続する第２の配線層がそれぞれ形成される。
本発明に係る半導体装置は、半導体基板上に第１の絶縁膜を介して形成され、中央部の表面よりも周辺部の表面が高い位置にある凹型断面形状の下部電極と、下部電極の周辺部の下方に設けられた段差用のダミー層と、この下部電極の中央部上に誘電体膜と、誘電体膜上に形成され、下部電極の周辺部の表面よりも表面が低い位置にある上部電極と、下部電極の凹型断面形状の窪みを埋めると共に、上部電極の表面を被覆している第２の絶縁膜とを具備して成る。
本発明は、上記半導体装置において、下部電極の周辺部及び第２の絶縁膜上に第３の絶縁層が形成されて層間絶縁膜が形成され、層間絶縁膜に開口された第１のビア・ホールを介して上部電極に接続する第１の配線層、及び層間絶縁膜に開口された第２のビア・ホールを介して下部電極の周辺部に接続する第２の配線層がそれぞれ形成される。
本発明に係る半導体装置の製造方法は、半導体基板上の容量素子形成予定領域の周辺部に、第１の絶縁膜を介して、所定の厚さの段差用のダミー層を形成する工程と、これら第１の絶縁膜及びダミー層上に導電体膜を堆積する工程と、この導電体膜をパターニングして、中央部の表面よりも周辺部の表面が高い位置にある凹型断面形状の下部電極を容量素子形成予定領域に形成する工程と、この下部電極の中央部上に、下部電極の周辺部の表面よりも表面が低い位置にある誘電体膜を形成する工程と、誘電体膜上に上部電極を形成する工程と、基体全面に第２の絶縁膜を形成して、下部電極の凹型断面形状の窪みを埋める工程とを有する。
本発明は、上記半導体装置の製造方法において、さらに下部電極の周辺部、上部電極及び第２の絶縁膜を含む基体全面に第３の絶縁膜を形成して層間絶縁膜を形成する工程と、上部電極上の層間絶縁膜に第１のビア・ホールを開口すると共に、下部電極の周辺部上の層間絶縁膜に第２のビア・ホールを開口する工程と、第１のビア・ホールを介して上部電極に接続する第１の配線層を形成すると共に、第２のビア・ホールを介して下部電極の周辺部に接続する第２の配線層を形成する工程とを有する。
本発明に係る半導体装置の製造方法は、半導体基板上の容量素子形成予定領域の周辺部に、第１の絶縁膜を介して、所定の厚さの段差用のダミー層を形成する工程と、これら第１の絶縁膜及びダミー層上に導電体膜を堆積する工程と、この導電体膜をパターニングして、中央部の表面よりも周辺部の表面が高い位置にある凹型断面形状の下部電極を容量素子形成予定領域に形成する工程と、この下部電極の中央部上に、誘電体膜を形成する工程と、誘電体膜上に、下部電極の周辺部の表面よりも表面が低い位置にある上部電極を形成する工程と、基体全面に第２の絶縁膜を形成して、下部電極の凹型断面形状の窪みを埋めると共に、上部電極の表面を被覆する工程とを有する。
本発明は、上記半導体装置の製造方法において、下部電極の周辺部及び第２の絶縁膜を含む基体全面に第３の絶縁膜を形成して層間絶縁膜を形成する工程と、上部電極上の層間絶縁膜に第１のビア・ホールを開口すると共に、下部電極の周辺部上の層間絶縁膜に第２のビア・ホールを開口する工程と、第１のビア・ホールを介して上部電極に接続する第１の配線層を形成すると共に、第２のビア・ホールを介して下部電極の周辺部に接続する第２の配線層を形成する工程とを有する。
上述の半導体装置の製造方法において、段差用のダミー層の形成工程は、半導体装置における他の素子の電極又は抵抗層の形成工程を兼ねることができる。段差用のダミー層は絶縁層で形成することもできる。
本発明に係る半導体装置によれば、中央部の表面よりも周辺部の表面が高い位置にある凹型断面形状の下部電極と、この下部電極の中央部上に下部電極の周辺部の表面よりも表面が低い位置にある誘電体膜を介して形成された上部電極とを有することにより、即ち、凹型断面形状の下部電極の中央部上の誘電体膜の表面は下部電極の周辺部の表面よりも低くなっていることにより、基体全面に平滑化絶縁膜となる第２の絶縁膜を形成する際に、たとえ基体全面に堆積した絶縁膜などをエッチバックする平滑化処理を行っても、下部電極の周辺部がエッチングストッパーとなり、誘電体膜がダメージを受けることを防止することができる。従って、特性の変動が少なく、信頼性の高い容量素子を得ることができる。
また、本発明によれば、この半導体装置において、下部電極の周辺部、上部電極及び第２の絶縁膜上に、第３の絶縁膜が形成されて層間絶縁膜が形成され、上部電極上の層間絶縁膜に開口された第１のビア・ホールを介して上部電極に接続する第１の配線層が形成されていると共に、下部電極の周辺部上の層間絶縁膜に開口された第２のビア・ホールを介して下部電極の周辺部に接続する第２の配線層が形成されていることにより、第１のビア・ホールの開口のためにエッチングする上部電極上の層間絶縁膜が第２のビア・ホールの開口のためにエッチングする下部電極の周辺部上の層間絶縁膜とほぼ等しい膜厚となっているため、第１及び第２のビア・ホールを開口する際に、上部電極の表面に対する過大なオーバーエッチングによって上部電極の下の誘電体膜がダメージを受けることを防止することができる。
従って、上記の効果に加えて、更に特性の変動が少なく、信頼性の高い容量素子を得ることができる。また、第１及び第２のビア・ホールを比較すると、下部電極の周辺部上に開口する第２のビア・ホールの深さが上部電極上に開口する第１のビア・ホールの深さとほぼ等しくなることから、容量素子として実効的に機能する上部電極と下部電極との対向領域から第１及び第２の配線層までの距離において一般に上部電極側よりも長くなる傾向にある下部電極側の距離が短縮されることになるため、インピーダンスの差異を減少させて容量素子の特性の非対称性の増大を抑制し、容量素子の特性の対称性を向上することができる。
本発明に係る半導体装置によれば、中央部の表面よりも周辺部の表面が高い位置にある凹型断面形状の下部電極と、この下部電極の中央部上に誘電体膜を介して形成され、下部電極の周辺部の表面よりも表面が低い位置にある上部電極とを有することにより、即ち、凹型断面形状の下部電極の中央部上の上部電極の表面が下部電極の周辺部の表面よりも低くなっていることにより、基体全面に平滑化絶縁膜となる第２の絶縁膜を形成する際に、この第２の絶縁膜によって上部電極の表面が常に被覆された状態となっているため、たとえ基体全面に堆積した絶縁膜などをエッチバックする平滑化処理を行っても、下部電極の周辺部がエッチングストッパーとなることと相侯って、上部電極や更にはその下の誘電体膜がダメージを受けることを防止することができる。従って、特性の変動が少なく、信頼性の高い容量素子を得ることができる。
また、本発明によれば、この半導体装置において、下部電極の周辺部、及び上部電極の表面を被覆する第２の絶縁膜上に、第３の絶縁膜が形成されて層間絶縁膜が形成され、上部電極上の層間絶縁膜に開口された第１のビア・ホールを介して上部電極に接続する第１の配線層が形成されていると共に、下部電極の周辺部上の層間絶縁膜に開口された第２のビア・ホールを介して下部電極の周辺部に接続する第２の配線層が形成されていることにより、第１のビア・ホールの開口のためにエッチングする上部電極上の層間絶縁膜が第２のビア・ホールの開口のためにエッチングする下部電極の周辺部上の層間絶縁膜よりも厚い膜厚となっているため、第１及び第２のビア・ホールを開口する際に、上部電極の表面に対する過大なオーバーエッチングによって上部電極や更にはその下の誘電体膜がダメージを受けることを防止することができる。従って、上記の効果に加えて、更に特性の変動が少なく、信頼性の高い容量素子を得ることができる。
また、第１及び第２のビア・ホールを比較すると、下部電極の周辺部上に開口する第２のビア・ホールの深さが上部電極上に開口する第１のビア・ホールの深さより浅くなることから、容量素子として実効的に機能する上部電極と下部電極との対向領域から第１及び第２の配線層までの距離において一般に上部電極側よりも長くなる傾向にある下部電極側の距離が短縮されることになるため、インピーダンスの差異を減少させて容量素子の特性の非対称性の増大を抑制し、容量素子の特性の対称性を向上することができる。
本発明に係る半導体装置の製造方法によれば、半導体基板上の容量素子形成予定領域の周辺部に、第１の絶縁膜を介して所定の厚さの段差用のダミー層を形成し、ダミー層上に堆積した導電体膜をパターニングして、中央部の表面よりも周辺部の表面が高い位置にある凹型断面形状の下部電極を容量素子形成予定領域に形成し、更にこの下部電極の中央部上に、下部電極の周辺部の表面よりも表面が低い位置にある誘電体膜を介して、上部電極を形成することにより、平滑化絶縁膜となる第２の絶縁膜の形成の際に、たとえ基体全面に堆積した絶縁膜をエッチバックする平滑化処理を行っても、下部電極の周辺部がエッチングストッパーとして働き、誘電体膜がダメージを受けることを防止することができる。従って、特性の変動が少なく、信頼性の高い容量素子を得ることができる。
また、本発明によれば、この半導体装置の製造方法において、下部電極の周辺部、上部電極及び第２の絶縁膜を含む基体全面に第３の絶縁膜を形成して層間絶縁膜を形成した後、上部電極上の層間絶縁膜に開口する第１のビア・ホールを介して上部電極に接続する第１の配線層を形成すると共に、下部電極の周辺部上の層間絶縁膜に開口する第２のビア・ホールを介して下部電極の周辺部に接続する第２の配線層を形成することにより、第１のビア・ホールの開口のためにエッチングする上部電極上の層間絶縁膜が第２のビア・ホールの開口のためにエッチングする下部電極の周辺部上の層間絶縁膜とほぼ等しい膜厚となるため、第１及び第２のビア・ホールを開口する際に、上部電極の表面に対する過大なオーバーエッチングによって上部電極の下の誘電体膜がダメージを受けることを防止することができる。従って、上記の効果に加えて、更に特性の変動が少なく、信頼性の高い容量素子を得ることができる。
また、第１及び第２のビア・ホールを比較すると、下部電極上に開口する第２のビア・ホールの深さが上部電極上に開口する第１のビア・ホールの深さとほぼ等しくなることから、容量素子として実効的に機能する上部電極と下部電極との対向領域から第１及び第２の配線層までの距離において一般に上部電極側よりも長くなる傾向にある下部電極側の距離が短縮されることになるため、インピーダンスの差異を減少させて容量素子の特性の非対称性の増大を抑制し、容量素子の特性の対称性を向上することができる。
本発明に係る半導体装置の製造方法によれば、半導体基板上の容量素子形成予定領域の周辺部に、第１の絶縁膜を介して所定の厚さの段差用のダミー層を形成し、これらの第１の絶縁膜及びダミー層上に堆積した導電体膜をパターニングして、中央部の表面よりも周辺部の表面が高い位置にある凹型断面形状の下部電極を容量素子形成予定領域に形成し、更にこの下部電極の中央部上に、誘電体膜を介して、下部電極の周辺部の表面よりも表面が低い位置にある上部電極を形成することにより、基体全面に形成する第２の絶縁膜によって上部電極の表面を被覆することを容易に実現することが可能になるため、この平滑化絶縁膜となる第２の絶縁膜の形成の際に、たとえ基体全面に堆積した絶縁膜をエッチバックする平滑化処理を行っても、下部電極の周辺部がエッチングストッパーとなることと相侯って、上部電極の表面がエッチングされて上部電極や更にはその下の誘電体膜がダメージを受けることを防止することができる。従って、特性の変動が少なく、信頼性の高い容量素子を得ることができる。
また、本発明によれば、この半導体装置の製造方法において、下部電極の周辺部及び上部電極の表面を被覆する第２の絶縁膜を含む基体全面に第３の絶縁膜を形成して層間絶縁膜を形成した後、上部電極上の層間絶縁膜に開口する第１のビア・ホールを介して上部電極に接続する第１の配線層を形成すると共に、下部電極の周辺部上の層間絶縁膜に開口する第２のビア・ホールを介して下部電極の周辺部に接続する第２の配線層を形成することにより、第１のビア・ホールの開口のためにエッチングする上部電極上の層間絶縁膜が第２のビア・ホールの開口のためにエッチングする下部電極の周辺部上の層間絶縁膜よりも厚い膜厚となるため、第１及び第２のビア・ホールを開口する際に、上部電極の表面に対する過大なオーバーエッチングによって上部電極や更にはその下の誘電体膜がダメージを受けることを防止することができる。従って、上記の効果に加えて、更に特性の変動が少なく、信頼性の高い容量素子を得ることができる。
また、第１及び第２のビア・ホールを比較すると、下部電極上に開口する第２のビア・ホールの深さが上部電極上に開口する第１のビア・ホールの深さより浅くなることから、容量素子として実効的に機能する上部電極と下部電極との対向領域から第１及び第２の配線層までの距離において一般に上部電極側よりも長くなる傾向にある下部電極側の距離が短縮されることになるため、インピーダンスの差異を減少させて容量素子の特性の非対称性の増大を抑制し、容量素子の特性の対称性を向上することができる。
上述の本発明の半導体装置の製造方法において、段差用のダミー層の形成工程を、半導体装置における他の素子の電極又は抵抗層の形成工程を兼ねることにより、製造工程の簡素化を図ることができる。
以下、添付図面を参照しながら、本発明の実施の形態を説明する。
（第１の実施形態）
図１は本発明の第１の実施形態に係る容量素子を示す概略断面図であり、図２〜図９はそれぞれ図１に示される容量素子の製造方法を説明するための概略工程断面図である。
図１に示されるように、本実施形態に係る容量素子においては、半導体基板１０上の容量素子形成領域の周辺部に、例えばＳｉＯ２膜からなる第１の絶縁膜１２介して、所要の厚さ、例えば厚さ１００〜５００ｎｍ程度のポリシリコン（Ｐｏｌｙ Ｓｉｌｉｃｏｎ）層からなる段差用のポリシリコン・ダミー層１４が形成されている。また、第１の絶縁膜１２及びポリシリコン・ダミー層１４上には、第２の絶縁膜１６が形成されている。なお、第２の絶縁膜１６については、省略することも可能である。
また、この第２の絶縁膜１６上には、例えば厚さ５〜７０ｎｍ程度のＴｉ層、厚さ１０〜２００ｎｍ程度のＴｉＯＮ層、厚さ５〜７０ｎｍ程度のＴｉ層、厚さ３００〜１５００ｎｍ程度のＡｌ−Ｓｉ層、厚さ５〜７０ｎｍ程度のＴｉＮ層が下から順に堆積されたＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層構造膜、あるいはＣｕ，Ａｌ−Ｃｕ等による下部電極１８ａが形成されている。本例ではＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜の下部電極１８ａが形成される。
即ち、この凹型断面形状の下部電極１８ａにおいては、その中央部の表面よりも厚さ１００〜５００ｎｍ程度の段差用のポリシリコン・ダミー層１４上方における周辺部の表面が例えば１００〜５００ｎｍ程度高い位置にある。
なお、このような積層構造のＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉの下部電極１８ａにおいては、最上層のＴｉＮ層が、製造プロセス中のフォトリソグラフィ工程における反射防止膜及びその下のＡｌ−Ｓｉ層の酸化防止膜として機能し、Ａｌ−Ｓｉ層が、導電特性を要する電極の主要部として機能し、下層のＴｉ／ＴｉＯＮ／Ｔｉ積層膜が、バリアメタルとして機能する。
また、下部電極１８ａの中央部上には、所要の厚さ、例えば厚さ１０〜３００ｎｍ程度のＴａ２Ｏ５，ＳｉＯ２又はＳｉＮ等の誘電体膜２０、本例ではＴａ２Ｏ５の誘電体膜を介して、厚さ５〜１００ｎｍ程度のＴｉ，ＴｉＮ又はＴｉとＴｉＮの積層膜からなる上部電極２２が形成されている。誘電体膜２０をＴａ２Ｏ５で形成するときは、上部電極２２を酸素と反応しにくいＴｉＮ又はＴｉＮとＴｉをこの順で堆積させた積層膜で形成するのが好ましい。誘電体膜２０をＳｉＯ２，ＳｉＮ等で形成するときは、上部電極２２をＴｉ，ＴｉＮ又はＴｉＮとＴｉの積層膜で形成することができる。
こうして、誘電体膜２０を間に挟む上部電極２２と下部電極１８ａとから容量素子が構成されている。
そして、この容量素子の凹型断面形状の下部電極１８ａの中央部上に形成されている上部電極２２の表面は、凹型断面形状の下部電極１８ａのポリシリコン・ダミー層１４上方における周辺部の表面よりもその高さが低くなっている。
また、上部電極２２や下部電極１８ａからなる基体表面の凹凸部に対する平滑化処理がなされている。即ち、例えばＴＥＯＳを原料とするプラズマＣＶＤ法を用いて基体全面に堆積したＳｉＯ２膜やその上にコーティングしたＳＯＧ膜からなる平滑化絶縁膜２４が形成され、この平滑化絶縁膜２４によって下部電極１８ａの凹型断面形状の窪みが埋められていると共に、上部電極２２の表面が被覆されている。
また、平滑化されている基体全面、即ち下部電極１８ａの周辺部及び平滑化絶縁膜２４上には、例えばＳｉＯ２膜からなる絶縁膜２６が堆積されている。平滑化絶縁膜２４と絶縁膜２６で層間絶縁膜２７が形成される。
そして、上部電極２２上の層間絶縁膜２７に開口された第１のビア・ホール２８ａを介して、上部電極２２に接続する例えばＡｌ合金層からなる第１の上層配線層３０ａが形成されている。
また、下部電極１８ａの周辺部上の層間絶縁膜２７に開口された第２のビア・ホール２８ｂを介して、下部電極１８ａの周辺部に接続する例えばＡｌ合金層からなる第２の上層配線層３０ｂが形成されている。
次に、図１に示される容量素子の製造方法、図２〜図９の概略工程断面図を用いて説明する。
先ず、図２に示されるように、半導体基板１０上に、例えばＳｉＯ２膜からなる第１の絶縁膜１２を形成した後、更にこの第１の絶縁膜１２上に、例えばポリシリコン層を所要の厚さ、例えば１００〜５００ｎｍ程度の厚さに形成する。続いて、フォトリソグラフィ工程及びＲＩＥ工程により、このポリシリコン層を選択的にエッチング除去して所定の形状にパターニングする。
こうして、半導体基板１０上の容量素子形成予定領域の周辺部に、第１の絶縁膜１２を介して、厚さ１００〜５００ｎｍ程度のポリシリコン層からなる段差用のポリシリコン・ダミー層１４を形成する。
なお、このポリシリコン・ダミー層１４の形成工程は、ＬＳＩの他の素子、例えばＭＯＳＴｒ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｒａｎｓｉｓｔｏｒ）のゲート（Ｇａｔｅ）電極や、抵抗素子の抵抗層や、ＢｉｐＴｒ（Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）の電極として用いるポリシリコン層の形成工程と兼用することが可能である。
次いで、図３に示されるように、この段差用のポリシリコン・ダミー層１４を含む基体全面に、第２の絶縁膜１６を形成する。なお、第２の絶縁膜１６の形成は省略できる。
次いで、図４に示されるように、例えばスパッタ法を用いて、この第２の絶縁膜１６上に、所要の厚さの導電体膜、例えば厚さ５〜７０ｎｍ程度のＴｉ層、厚さ１０〜２００ｎｍ程度のＴｉＯＮ層、厚さ５〜７０ｎｍ程度のＴｉ層、厚さ３００〜１５００ｎｍ程度のＡｌ−Ｓｉ層、厚さ５〜７０ｎｍ程度のＴｉＮ層を下から順に堆積して、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８を形成する。
なお、このような積層構造においては、最上層のＴｉＮ層が、製造プロセス中のフォトリソグラフィ工程における反射防止膜及びその下のＡｌ−Ｓｉ層の酸化防止膜として機能し、Ａｌ−Ｓｉ層が、導電特性を要する電極の主要部として機能し、下層のＴｉ／ＴｉＯＮ／Ｔｉ積層膜がバリアメタルとして機能する。
また、このＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８において、厚さ１００〜５００ｎｍ程度の段差用のポリシリコン・ダミー層１４上方における表面は、このポリシリコン・ダミー層１４に囲まれた領域における表面よりもその高さが１００〜５００ｎｍ程度高くなっている。
次いで、図５に示されるように、例えばＣＶＤ法を用いて、このＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８上に、Ｔａ２Ｏ５，ＳｉＯ２，ＳｉＮ等、本例ではＴａ２Ｏ５の誘電体膜を所要の厚さ、例えば１０〜３００ｎｍ程度の厚さに堆積する。更に、例えばスパッタ法を用いて、この誘電体膜上に、例えばＴｉ層、ＴｉＮ層又はＴｉとＴｉＮの積層膜による導電体層を所要の厚さ、例えば５〜１００ｎｍ程度の厚さに堆積する。
続いて、フォトリソグラフィ工程及びＲＩＥ工程により、これら積層された導電体層及び誘電体膜を選択的にエッチング除去して所定の形状にパターニングする。
こうして、段差用のポリシリコン・ダミー層１４に囲まれた領域のＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８上に、厚さ１０〜３００ｎｍ程度の誘電体膜２０を介して、厚さ５〜１００ｎｍ程度のＴｉ層、ＴｉＮ層、又はＴｉとＴｉＮの積層膜からなる上部電極２２を形成する。
なお、このときの上部電極２２の表面は、積層膜１８のポリシリコン・ダミー層１４上方における表面よりもその高さが低くなっている。
次いで、図６に示されるように、フォトリソグラフィ工程及びＲＩＥ工程により、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８を選択的にエッチング除去して所定の形状にパターニングする。
こうして、上部電極２２が形成されている中央部の表面よりも段差用のポリシリコン・ダミー層１４上方の周辺部の表面が高い位置にある凹型断面形状のＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜による下部電極１８ａを形成する。また、この下部電極１８ａの形成と同時に、ＬＳＩの他の素子のＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜による下層配線層（図示せず）を形成する。
このようにして、誘電体膜２０を間に挟む上部電極２２と下部電極１８ａとから構成される容量素子を形成する。
なお、このときの容量素子の上部電極２２の表面は、下部電極１８ａのポリシリコン・ダミー層１４上方における周辺部の表面よりもその高さが低くなっている。
次いで、図７に示されるように、基体全面の凹凸を平滑化する平滑化処理を行う。即ち、例えばＴＥＯＳを原料とするプラズマＣＶＤ法を用いて、上部電極２２及び下部電極１８ａを含む基体全面に、例えば、ＳｉＯ２膜を３００〜１５００ｎｍ程度の厚さに堆積する。更に、このＳｉＯ２膜上に、ＳＯＧ膜をコーティングする。その後、これらのＳＯＧ膜及びＳｉＯ２膜をエッチバックする。
こうして、下部電極１８ａの凹型断面形状の窪みを埋めると共に、上部電極２２の表面を被覆して、基体全面を平滑化する平滑化絶縁膜２４を形成する。
なお、この基体全面の平滑化工程、即ち平滑化絶縁膜２４の形成工程においては、凹型断面形状の下部電極１８ａの中央部上に形成されている上部電極２２の表面が、凹型断面形状の下部電極１８ａのポリシリコン・ダミー層１４上方における周辺部の表面よりもその高さが低くなっている。また、一般的な平滑化エッチバックでは、ＳｉＯ２とＴｉ及びＴｉＮとのエッチングレートは大きく変わらないため、ＳＯＧ膜及びＳｉＯ２膜の形成後のエッチバックの際にも、下部電極１８ａの周辺部の表面は露出するものの、上部電極２２の表面は常に平滑化絶縁膜２４によって被覆された状態であり、エッチングによって露出することはない。即ち、上部電極２２やその下の誘電体膜２０がダメージを受けることはない。
次いで、図８に示されるように、例えばプラズマＣＶＤ法を用いて、下部電極１８ａの周辺部及び平滑化絶縁膜２４を含む基体全体に、例えばＳｉＯ２膜からなる絶縁膜２６を堆積する。平滑化絶縁膜２４と絶縁膜２６で層間絶縁膜２７が形成される。
続いて、フォトリソグラフィ工程及びドライエッチング法を用いて、上部電極２２上の層間絶縁膜２７を選択的にエッチング除去すると共に、下部電極１８ａの周辺部上の層間絶縁膜２７を選択的にエッチング除去して、第１及び第２のビア・ホール２８ａ，２８ｂをそれぞれ開口する。このとき、コンタクト抵抗低減のために、下部電極１８ａ表面のＴｉＮ層のみ除去することもある。
なお、このとき、第１のビア・ホール２８ａを開口するためにエッチングする上部電極２２上の層間絶縁膜２７の合計膜厚が、第２のビア・ホール２８ｂを開口するためにエッチングする下部電極１８ａの周辺部上の層間絶縁膜２７の膜厚よりも厚くなっているため、これら第１及び第２のビア・ホール２８ａ，２８ｂの開口の際に、上部電極２２の表面に対する過大なオーバーエッチングが行われることはない。
次いで、図９に示されるように、例えばスパッタ法を用いて、例えばＡｌ合金層を堆積した後、フォトリソグラフィ工程及びドライエッチング法を用いて、このＡｌ合金層を加工し、第１及び第２のビア・ホール２８ａ，２８ｂを介して上部電極２２及び下部電極１８ａの周辺部にそれぞれ接続するＡｌ合金層からなる第１及び第２の上層配線層３０ａ，３０ｂを形成する。
また、この第１及び第２の上層配線層３０ａ，３０ｂの形成と同時に、ＬＳＩの他の素子の上層配線層（図示せず）を形成する。
以上のように本実施形態によれば、半導体基板１０上の容量素子形成予定領域の周辺部に、第１の絶縁膜１２を介して厚さ１００〜５００ｎｍ程度のポリシリコン層からなる段差用のポリシリコン・ダミー層１４を形成し、このポリシリコン・ダミー層１４を含む基体全面に第２の絶縁膜１６を形成し、この第２の絶縁膜１６上に、中央部の表面よりもポリシリコン・ダミー層１４上方の周辺部の表面が高い位置にある凹型断面形状の下部電極１８ａを形成すると共に、その中央部上に、所要の厚さ、例えば厚さ１０〜３００ｎｍ程度の誘電体膜２０を介して、所要の厚さ、例えば厚さ５〜１００ｎｍ程度の上部電極２２を形成して、上部電極２２の表面の高さを下部電極１８ａのポリシリコン・ダミー層１４上方における周辺部の表面の高さよりも低くすることにより、基体全面にＳｉＯ２膜を堆積し更にＳＯＧ膜をコーティングした後にエッチバックする平滑化処理を行う際に、下部電極１８ａの凹型断面形状の窪みを埋めて基体全面を平滑化する平滑化絶縁膜２４が上部電極２２の表面を常に被覆しているため、この平滑化処理の際のエッチングによって上部電極２２や更にはその下の誘電体膜２０がダメージを受けることはない。従って、容量素子の容量値等の特性の変動及び信頼性の劣化を抑制して、良好な特性と高い信頼性をもつ容量素子を得ることができる。
また、容量素子の上部電極２２及び下部電極１８ａにそれぞれ接続する第１及び第２の上層配線層３０ａ，３０ｂを形成するために第１及び第２のビア・ホール２８ａ，２８ｂをそれぞれ開口する際に、第１のビア・ホール２８ａを開口するためにエッチングする上部電極２２上の層間絶縁膜２７の合計膜厚が、第２のビア・ホール２８ｂを開口するためにエッチングする下部電極１８ａの周辺部上の層間絶縁膜２７の膜厚よりも厚くなっているため、上部電極２２の表面に対する過大なオーバーエッチングが行われることはなく、上部電極２２やその下のＴａ２Ｏ５誘電体膜２０がダメージを受けることはない。従って、容量素子の容量値等の特性の変動及び信頼性の劣化を更に抑制して、より良好な特性とより高い信頼性をもつ容量素子を得ることができる。
また、第１及び第２のビア・ホール２８ａ，２８ｂを比較すると、下部電極１８ａ上に開口する第２のビア・ホール２８ｂの深さが上部電極２２上に開口する第１のビア・ホール２８ａの深さより浅くなっていることにより、容量素子として実効的に機能する上部電極２２と下部電極１８ａとの対向領域から第１及び第２の上層配線層３０ａ，３０ｂまでの距離において一般に上部電極側よりも長くなる傾向にある下部電極側の距離を短縮することになるため、インピーダンスの差異を減少させて容量素子の特性の非対称性の増大を抑制することができる。即ち、容量素子の特性の対称性を向上することができる。
（第２の実施形態）
図１０は本発明の第２の実施形態に係る容量素子を示す概略断面図であり、図１１及び図１２はそれぞれ図１０に示される容量素子の製造方法を説明するための概略工程断面図である。なお、ここで、上記第１の実施形態の図１〜図９に示す容量素子の構成要素と同一の要素には同一の符号を付して説明を省略する。
図１０に示されるように、本実施形態に係る容量素子においては、上記第１の実施形態の図１に示す容量素子における段差用のポリシリコン・ダミー層１４の代わりに、所要の厚さのＳｉＮ，ＳｉＯ２等による絶縁ダミー層、例えば、厚さ１００〜５００ｎｍ程度のＳｉＮ層からなる段差用のＳｉＮダミー層３２が形成されている点に特徴がある。そして、その他の構成要素は上記第１の実施形態の場合と同様である。
次に、図１０に示される容量素子の製造方法を、図１１及び図１２の概略工程断面図を用いて説明する。
先ず、図１１に示されるように、半導体基板１０上に、例えばＳｉＯ２膜からなる第１の絶縁膜１２を形成した後、更にこの第１の絶縁膜１２上に、この第１の絶縁膜１２とは異なる種類の絶縁膜、例えばＳｉＮ膜を１００〜５００ｎｍ程度の厚さに形成する。続いて、フォトリソグラフィ工程及びエッチング工程により、このＳｉＮ膜を選択的にエッチング除去して、所定の形状にパターニングする。
こうして、半導体基板１０上の容量素子形成予定領域の周辺部に、第１の絶縁膜１２を介して、厚さ１００〜５００ｎｍ程度のＳｉＮ膜からなるＳｉＮダミー層３２を形成する。
次いで、図１２に示されるように、上記第１の実施形態の図３〜図９に示す工程と同様にして、このＳｉＮダミー層３２を含む基体全面に、第２の絶縁膜１６を形成し、この第２の絶縁膜１６上に、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８を形成し、このＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８上に、誘電体膜２０を介して上部電極２２を形成し、フォトリソグラフィ工程及びＲＩＥ工程により、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８をパターニングして、上部電極２２が形成されている中央部の表面よりもＳｉＮダミー層３２上方の周辺部の表面が高い位置にある凹型断面形状の下部電極１８ａを形成する。
こうして、誘電体膜２０を間に挟む上部電極２２と下部電極１８ａとから構成される容量素子を形成する。
なお、このときの容量素子の上部電極２２の表面は、下部電極１８ａのＳｉＮダミー層３２上方における周辺部の表面よりもその高さが低くなっている。
続いて、上部電極２２及び下部電極１８ａを含む基体全面に、ＳｉＯ２膜を堆積し、更にＳＯＧ膜をコーティングした後、これらのＳＯＧ膜及びＳｉＯ２膜をエッチバックする平滑化処理を行い、下部電極１８ａの凹型断面形状の窪みを埋めると共に、上部電極２２の表面を被覆して、基体全面を平滑化する平滑化絶縁膜２４を形成する。
なお、この基体全面の平滑化工程、即ち平滑化絶縁膜２４の形成工程においては、凹型断面形状の下部電極１８ａの中央部上に形成されている上部電極２２の表面が、凹型断面形状の下部電極１８ａのＳｉＮダミー層３２上方における周辺部の表面よりもその高さが低くなっている。一般的な平滑化エッチバック条件ではＳｉＯ２とＴｉ，ＴｉＮとのエッチレートの差は大きくないため、ＳＯＧ膜及びＳｉＯ２膜のエッチバックの際にも、下部電極１８ａの周辺部の表面は露出するものの、上部電極２２の表面は常に平滑化絶縁膜２４によって被覆された状態であり、エッチングによって露出することはない。
続いて、下部電極１８ａの周辺部及び平滑化絶縁膜２４を含む基体全面に、例えばＳｉＯ２膜からなる絶縁膜２６を堆積して平滑化絶縁膜２４と絶縁膜２６とによる層間絶縁膜２７を形成する。そして、上部電極２２上の層間絶縁膜２７を選択的にエッチング除去すると共に、下部電極１８ａの周辺部上の層間絶縁膜２７を選択的にエッチング除去して、第１及び第２のビア・ホール２８ａ，２８ｂをそれぞれ開口する。下部電極１８ａ表面のＴｉＮ層が除去されることもある。
なお、このとき、第１のビア・ホール２８ａを開口するためにエッチングする上部電極２２上の層間絶縁膜２７の合計膜厚が、第２のビア・ホール２８ｂを開口するためにエッチングする下部電極１８ａの周辺部上の層間絶縁膜２６の膜厚よりも厚くなっているため、これら第１及び第２のビア・ホール２８ａ，２８ｂの開口の際に、上部電極２２の表面に対する過大なオーバーエッチングが行われることはない。
続いて、第１及び第２のビア・ホール２８ａ，２８ｂを介して上部電極２２及び下部電極１８ａの周辺部にそれぞれ接続する第１及び第２の上層配線層３０ａ，３０ｂを形成する。
以上のように本実施形態によれば、半導体基板１０上の容量素子形成予定領域の周辺部に、第１の絶縁膜１２を介して所要の厚さ、例えば１００〜５００ｎｍ程度の段差用のＳｉＮダミー層３２を形成し、このＳｉＮダミー層３２を含む基体全面に第２の絶縁膜１６を形成し、この第２の絶縁膜１６上に、中央部の表面よりもＳｉＮダミー層３２上方の周辺部の表面が高い位置にある凹型断面形状の下部電極１８ａを形成すると共に、その中央部上に誘電体膜２０を介して上部電極２２を形成して、上部電極２２の表面の高さを下部電極１８ａのＳｉＮダミー層３２上方における周辺部の表面の高さよりも低くすることにより、基体全面にＳｉＯ２膜を堆積し更にＳＯＧ膜をコーティングした後にエッチバックする平滑化処理を行う際に、下部電極１８ａの凹型断面形状の窪みを埋めて基体全面を平滑化する平滑化絶縁膜２４が上部電極２２の表面を常に被覆しているため、この平滑化処理の際のエッチングによって上部電極２２や更にはその下の誘電体膜２０がダメージを受けることはない。従って、上記第１の実施形態の場合と同様に、容量素子の容量値等の特性の変動及び信頼性の劣化を抑制して、良好な特性と高い信頼性をもつ容量素子を得ることができる。
また、容量素子の上部電極２２及び下部電極１８ａにそれぞれ接続する第１及び第２の上層配線層３０ａ，３０ｂを形成するために第１及び第２のビア・ホール２８ａ，２８ｂをそれぞれ開口する際に、第１のビア・ホール２８ａを開口するためにエッチングする上部電極２２上の層間絶縁膜２７の合計膜厚が、第２のビア・ホール２８ｂを開口するためにエッチングする下部電極１８ａの周辺部上の層間絶縁膜２７の膜厚よりも厚くなっているため、上部電極２２の表面に対する過大なオーバーエッチングが行われることはなく、上部電極２２やその下の誘電体膜２０がダメージを受けることはない。従って、上記第１の実施形態の場合と同様に、容量素子の容量値等の特性の変動及び信頼性の劣化を更に抑制して、より良好な特性とより高い信頼性をもつ容量素子を得ることができる。
また、下部電極１８ａ上に開口する第２のビア・ホール２８ｂの深さが上部電極２２上に開口する第１のビア・ホール２８ａの深さより浅くなっていることにより、容量素子として実効的に機能する上部電極２２と下部電極１８ａとの対向領域から第１及び第２の上層配線層３０ａ，３０ｂまでの距離において一般に上部電極側よりも長くなる傾向にある下部電極側の距離を短縮することになるため、上記第１の実施形態の場合と同様に、インピーダンスの差異を減少させて容量素子の特性の非対称性の増大を抑制し、容量素子の特性の対称性を向上することができる。
なお、上記第２の実施形態においては、半導体基板１０上の容量素子形成予定領域の周辺部に、第１の絶縁膜１２を介して所要の厚さ、例えば厚さ１００〜５００ｎｍ程度の段差用のＳｉＮダミー層３２を形成しているが、このようなＳｉＮダミー層３２を形成する代わりに、フォトリソグラフィ工程及びエッチング工程により、半導体基板１０上の容量素子形成予定領域の中央部の第１の絶縁膜１２を選択的にエッチング除去して、深さ１００〜５００ｎｍ程度の窪みを形成してもよい。さらには、第１の絶縁膜１２の選択エッチングと、ダミー層３２（又はダミー層１４、後述するダミー層３４）の組み合わせで最終的なダミー層を形成して深さ１００〜５００ｎｍ程度の窪みを形成することもできる。
これらの場合においても、この容量素子形成予定領域の中央部に深さ１００〜５００ｎｍ程度の窪みが形成された第１の絶縁膜１２上に、上記第２の実施形態の場合と同様にして、第２の絶縁膜１６を形成し、この第２の絶縁膜１６上に、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８を形成し、このＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８をパターニングすることにより、第１の絶縁膜１２に形成された窪みの上方の中央部の表面よりも周辺部の表面が高い位置にある凹型断面形状の下部電極１８ａを形成することが可能になる。従って、上記第２の実施形態の場合と同様の作用・効果を奏することができる。
（第３の実施形態）
図１３は第３の実施形態に係る容量素子を示す概略断面図であり、図１４〜図１９はそれぞれ図１３に示される容量素子の製造方法を説明するための概略工程断面図である。なお、ここで、上記第１の実施形態の図１〜図９に示す容量素子の構成要素と同一の要素には同一の符号を付して説明を省略する。
図１３に示されるように、本実施形態に係る容量素子においては、上記第１の実施形態の図１に示す容量素子と比較すると、その容量素子の周辺部に段差用のポリシリコン・ダミー層１４が形成されている代わりに、同じ厚さ、例えば厚さ１００〜５００ｎｍ程度の段差用のポリシリコン・ダミー層３４が容量素子の周囲に形成されている点に特徴がある。
また、上記第１の実施形態の図１に示す凹型断面形状の例えばＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉの下部電極１８ａの代わりに、表面が平坦な例えばＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉの下部電極１８ｂが形成されていると共に、この下部電極１８ｂと分離して、容量素子の周囲の段差用のポリシリコン・ダミー層３４上方に、上部電極２２の表面よりも高い表面を有する例えばＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉのダミー電極１８ｃが形成されている点に特徴がある。
このため、上記第１の実施形態においては、下部電極１８ａの凹型断面形状の窪みを埋めている平滑化絶縁膜２４が上部電極２２の表面を被覆しているのに対して、本実施形態においては、ダミー電極１８ｃによって周囲を囲まれた窪みを埋めている平滑化絶縁膜２４が下部電極１８ｂ上に形成されている上部電極２２の表面を被覆している。
そして、その他の構成要素は上記第１の実施形態の場合と略同様である。
次に、図１３に示される容量素子の製造方法を、図１４〜図１９の概略工程断面図を用いて説明する。
先ず、図１４に示されるように、半導体基板１０上に、例えばＳｉＯ２膜からなる第１の絶縁膜１２を形成した後、更にこの第１の絶縁膜１２上に、例えばポリシリコン層を所要の厚さ、例えば１００〜５００ｎｍ程度の厚さに形成する。続いて、フォトリソグラフィ工程及びＲＩＥ工程により、このポリシリコン層を選択的にエッチング除去して所定の形状にパターニングする。
こうして、半導体基板１０上の容量素子形成予定領域の周囲に、第１の絶縁膜１２を介して、厚さ１００〜５００ｎｍ程度のポリシリコシ層からなる段差用のポリシリコン・ダミー層３４を形成する。
なお、このポリシリコン・ダミー層３４の形成工程は、ＬＳＩの他の素子、例えばＭＯＳＴｒのゲート電極や、抵抗素子の抵抗層や、ＢｉｐＴｒの電極として用いるポリシリコン層の形成工程と兼用することが可能である。
次いで、図１５に示されるように、上記第１の実施形態の図３〜図５に示す工程と同様にして、段差用のポリシリコン・ダミー層３４を含む基体全面に、第２の絶縁膜１６を形成する。絶縁膜１６は省略することもできる。そして、この第２の絶縁膜１６上に、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層構造膜、あるいはＣｕ，Ａｌ−Ｃｕ等による積層膜、本例ではＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８を形成し、このＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８上に、Ｔａ２Ｏ５，ＳｉＯ２，ＳｉＮ等、本例ではＴａ２Ｏ３の誘電体膜１０を介してＴｉ，ＴｉＮ又はＴｉとＴｉＮの積層膜による上部電極２２を形成する。
なお、このときの上部電極２２の表面は、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８のポリシリコン・ダミー層３４上方における最上表面よりもその高さが低くなっている。
次いで、図１６に示されるように、フォトリソグラフィ工程及びＲＩＥ工程により、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８を選択的にエッチング除去して所定の形状にパターニングする。
こうして、第２の絶縁膜１６上の容量素子形成予定領域に、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉによる下部電極１８ｂを形成すると共に、この下部電極１８ｂと分離して、容量素子形成予定領域の周囲のポリシリコン・ダミー層３４上方に、下部電極１８ｂの表面よりも高い最上表面を有するＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉによるダミー電極１８ｃを形成する。
また、この下部電極１８ｂの形成と同時に、ＬＳＩの他の素子のＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜による下層配線層（図示せず）を形成する。
このようにして、誘電体膜２０を間に挟む上部電極２２と下部電極１８ｂとから構成される容量素子を形成する。
なお、このときの容量素子の上部電極２２の表面は、容量素子形成領域の周囲のダミー電極１８ｃのポリシリコン・ダミー層３４上方における最上表面よりもその高さが低くなっている。
次いで、図１７に示されるように、上部電極２２及び下部電極１８ｂを含む基体全面に、ＳｉＯ２膜を３００〜１５００ｎｍ程度の厚さに堆積する。更に、このＳｉＯ２膜上に、ＳＯＧ膜をコーティングする。その後、これらのＳＯＧ膜及びＳｉＯ２膜をエッチバックする平滑化処理を行う。
こうして、ダミー電極１８ｃによって周囲を囲まれた窪みを埋めると共に、上部電極２２及び下部電極１８ｂの表面を被覆して、基体全面を平滑化する平滑化絶縁膜２４を形成する。
なおこの基体全面の平滑化工程、即ち平滑化絶縁膜２４の形成工程においては、下部電極１８ｂ上に形成されている上部電極２２の表面が、容量素子形成領域の周囲のダミー電極１８ｃのポリシリコン・ダミー層３４上方における最上表面よりもその高さが低くなっているため、ＳＯＧ膜及びＳｉＯ２膜のエッチバックの際にも、下部電極１８ｂの表面と共に上部電極２２の表面は常に平滑化絶縁膜２４によって被覆された状態であり、エッチングによって露出することはない。
次いで、図１８に示されるように、例えばプラズマＣＶＤ法を用いて、ダミー電極１８ｃ及び平滑化絶縁膜２４を含む基体全面に、絶縁膜２６を堆積する。この平滑化絶縁膜２４と絶縁膜２６で層間絶縁膜２７が形成される。
続いて、フォトリソグラフィ工程及びドライエッチング法を用いて、上部電極２２及び下部電極１８ｂ上の層間絶縁膜２７を選択的にエッチング除去して、第１及び第２のビア・ホール２８ａ，２８ｃをそれぞれ開口する。
次いで、図１９に示されるように、例えばスパッタ法を用いて、例えばＡｌ合金層を堆積した後、フォトリソグラフィ工程及びドライエッチング法を用いて、このＡｌ合金層を加工し、第１及び第２のビア・ホール２８ａ，２８ｃを介して上部電極２２及び下部電極１８ｂの周辺部にそれぞれ接続するＡｌ合金層からなる第１及び第２の上層配線層３０ａ，３０ｃを形成する。
また、この第１及び第２の上層配線層３０ａ，３０ｃの形成と同時に、ＬＳＩの他の素子の上層配線層（図示せず）を形成する。
以上のように本実施形態によれば、半導体基板１０上の容量素子形成予定領域の周囲に、第１の絶縁膜１２を介して厚さ１００〜５００ｎｍ程度の段差用のポリシリコン・ダミー層３４を形成し、このポリシリコン・ダミー層３４を含む基体全面に、第２の絶縁膜１６を介して例えばＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８を形成して所定の形状にパターニングし、容量素子形成予定領域にＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉの下部電極１８ｂを形成し、その周囲のポリシリコン・ダミー層３４上方に下部電極１８ｂの表面よりも高い表面を有するＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉのダミー電極１８ｃを形成すると共に、下部電極１８ｂ上に誘電体膜２０を介して上部電極２２を形成して、上部電極２２の表面の高さをダミー電極１８ｃのポリシリコン・ダミー層３４上方における最上表面の高さよりも低くすることにより、基体全面にＳｉＯ２膜を堆積し更にＳＯＧ膜をコーティングした後にエッチバックする平滑化処理を行う際に、ダミー電極１８ｃによって周囲を囲まれた窪みを埋めて基体全面を平滑化する平滑化絶縁膜２４が上部電極２２の表面を常に被覆しているため、この平滑化処理の際のエッチングによって上部電極２２や更にはその下の誘電体膜２０がダメージを受けることはない。従って、上記第１の実施形態の場合と同様に、容量素子の容量値等の特性の変動及び信頼性の劣化を抑制して、良好な特性と高い信頼性をもつ容量素子を得ることができる。
なお、上記第１〜第３の実施形態においては、容量素子の下部電極１８ａ，１８ｂは、第２のビア・ホール２８ｂ，２８ｃを介して第２の上層配線層３０ｂ，３０ｃに接続されている場合について説明しているが、下部電極１８ａ，１８ｂがそのまま配線層を兼ねて、ＬＳＩの他の素子に接続する場合もある。
そして、この場合には、下部電極１８ａ，１８ｂ上の層間絶縁膜２７を選択的にエッチング除去して、第２のビア・ホール２８ｂ，２８ｃを開口する必要はなくなる。
また、第１及び第２の上層配線層３０ａ，３０ｂ，３０ｃの形成は、Ａｌ合金層を堆積し加工する代わりに、ＣＶＤ法を用いて、Ｗ（タングステン）層を堆積した後、エッチバックして、第１及び第２のビア・ホール２８ａ，２８ｂ，２８ｃをそれぞれ埋め込むＷプラグを形成し、更にスパッタ法を用いて、Ａｌ合金層を堆積した後、フォトリソグラフィ工程及びドライエッチング法を用いて、このＡｌ合金層を加工して、第１及び第２のビア・ホール２８ａ，２８ｂ，２８ｃ内のＷプラグにそれぞれ接続する第１及び第２の上層配線層を形成する方法を用いてもよい。
（第４の実施形態）
図２０は本発明の第４の実施形態に係る容量素子を示す概略断面図であり、図２１〜図２８はそれぞれ図２０に示される容量素子の製造方法を説明するための概略工程断面図である。
図２０に示されるように、本実施形態に係る容量素子においては、半導体基板１０上の容量素子形成領域の周辺部に、例えばＳｉＯ２膜からなる第１の絶縁膜１２介して、所要の厚さ、例えば厚さ１００〜５００ｎｍ程度のポリシリコン（Ｐｏｌｙ Ｓｉｌｉｃｏｎ）層からなる段差用のポリシリコン・ダミー層１４が形成されている。また、第１の絶縁膜１２及びポリシリコン・ダミー層１４上には、第２の絶縁膜１６が形成されている。なお、第２の絶縁膜１６については、省略することも可能である。
また、この第２の絶縁膜１６上には、例えば厚さ５〜７０ｎｍ程度のＴｉ層、厚さ１０〜２００ｎｍ程度のＴｉＯＮ層、厚さ５〜７０ｎｍ程度のＴｉ層、厚さ３００〜１５００ｎｍ程度のＡｌ−Ｓｉ層、厚さ５〜７０ｎｍ程度のＴｉＮ層が下から順に堆積されたＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層構造膜、あるいはＣｕ，Ａｌ−Ｃｕ等による下部電極１８ａが形成されている。本例ではＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜の下部電極１８ａが形成される。
即ち、この凹型断面形状の下部電極１８ａにおいては、その中央部の表面よりも厚さ１００〜５００ｎｍ程度の段差用のポリシリコン・ダミー層１４上方における周辺部の表面が例えば１００〜５００ｎｍ程度高い位置にある。
なお、このような積層構造のＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉの下部電極１８ａにおいては、最上層のＴｉＮ層が、製造プロセス中のフォトリソグラフィ工程における反射防止膜及びその下のＡｌ−Ｓｉ層の酸化防止膜として機能し、Ａｌ−Ｓｉ層が、導電特性を要する電極の主要部として機能し、下層のＴｉ／ＴｉＯＮ／Ｔｉ積層膜が、バリアメタルとして機能する。
また、下部電極１８ａの中央部上には、所要の厚さ、例えば厚さ１０〜３００ｎｍ程度のＴａ２Ｏ５，ＳｉＯ２又はＳｉＮ等の誘電体膜２０、本例ではＴａ２Ｏ５の誘電体膜を介して、厚さ５〜１００ｎｍ程度のＴｉ，ＴｉＮ又はＴｉとＴｉＮの積層膜からなる上部電極２２が形成されている。誘電体膜２０をＴａ２Ｏ５で形成するときは、上部電極２２を酸素と反応しにくいＴｉＮ又はＴｉＮとＴｉをこの順で堆積させた積層膜で形成するのが好ましい。誘電体膜２０をＳｉＯ２，ＳｉＮ等で形成するときは、上部電極２２をＴｉ，ＴｉＮ又はＴｉＮとＴｉの積層膜で形成することができる。
こうして、誘電体膜２０を間に挟む上部電極２２と下部電極１８ａとから容量素子が構成されている。
そして、この容量素子の凹型断面形状の下部電極１８ａの中央部上に形成されている誘電体膜２０の表面は、凹型断面形状の下部電極１８ａのポリシリコン・ダミー層１４上方における周辺部の表面よりもその高さが低くなっている。
また、上部電極２２や下部電極１８ａからなる基体表面の凹凸部に対する平滑化処理がなされている。即ち、例えばＴＥＯＳを原料とするプラズマＣＶＤ法を用いて基体全面に堆積したＳｉＯ２膜やその上にコーティングしたＳＯＧ膜からなる平滑化絶縁膜２４が形成され、この平滑化絶縁膜２４によって下部電極１８ａの凹型断面形状の窪みが埋められている。
また、平滑化されている基体全面、即ち下部電極１８ａの周辺部及び平滑化絶縁膜２４上には、例えばＳｉＯ２膜からなる絶縁膜２６が堆積されている。平滑化絶縁膜２４と絶縁膜２６で層間絶縁膜２７が形成される。
そして、上部電極２２上の層間絶縁膜２７に開口された第１のビア・ホール２８ａを介して、上部電極２２に接続する例えばＡｌ合金層からなる第１の上層配線層３０ａが形成されている。
また、下部電極１８ａの周辺部上の層間絶縁膜２７に開口された第２のビア・ホール２８ｂを介して、下部電極１８ａの周辺部に接続する例えばＡｌ合金層からなる第２の上層配線層３０ｂが形成されている。
次に、図２０に示される容量素子の製造方法、図２１〜図２８の概略工程断面図を用いて説明する。
先ず、図２１に示されるように、半導体基板１０上に、例えばＳｉＯ２膜からなる第１の絶縁膜１２を形成した後、更にこの第１の絶縁膜１２上に、例えばポリシリコン層を所要の厚さ、例えば１００〜５００ｎｍ程度の厚さに形成する。続いて、フォトリソグラフィ工程及びＲＩＥ工程により、このポリシリコン層を選択的にエッチング除去して所定の形状にパターニングする。
こうして、半導体基板１０上の容量素子形成予定領域の周辺部に、第１の絶縁膜１２を介して、厚さ１００〜５００ｎｍ程度のポリシリコン層からなる段差用のポリシリコン・ダミー層１４を形成する。
なお、このポリシリコン・ダミー層１４の形成工程は、ＬＳＩの他の素子、例えばＭＯＳＴｒ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｒａｎｓｉｓｔｏｒ）のゲート（Ｇａｔｅ）電極や、抵抗素子の抵抗層や、ＢｉｐＴｒ（Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）の電極として用いるポリシリコン層の形成工程と兼用することが可能である。
次いで、図２２に示されるように、この段差用のポリシリコン・ダミー層１４を含む基体全面に、第２の絶縁膜１６を形成する。なお、第２の絶縁膜１６の形成は省略できる。
次いで、図２３に示されるように、例えばスパッタ法を用いて、この第２の絶縁膜１６上に、所要の厚さの導電体膜、例えば厚さ５〜７０ｎｍ程度のＴｉ層、厚さ１０〜２００ｎｍ程度のＴｉＯＮ層、厚さ５〜７０ｎｍ程度のＴｉ層、厚さ３００〜１５００ｎｍ程度のＡｌ−Ｓｉ層、厚さ５〜７０ｎｍ程度のＴｉＮ層を下から順に堆積して、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８を形成する。
なお、このような積層構造においては、最上層のＴｉＮ層が、製造プロセス中のフォトリソグラフィ工程における反射防止膜及びその下のＡｌ−Ｓｉ層の酸化防止膜として機能し、Ａｌ−Ｓｉ層が、導電特性を要する電極の主要部として機能し、下層のＴｉ／ＴｉＯＮ／Ｔｉ積層膜がバリアメタルとして機能する。
また、このＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８において、厚さ１００〜５００ｎｍ程度の段差用のポリシリコン・ダミー層１４上方における表面は、このポリシリコン・ダミー層１４に囲まれた領域における表面よりもその高さが１００〜５００ｎｍ程度高くなっている。
次いで、図２４に示されるように、例えばＣＶＤ法を用いて、このＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８上に、Ｔａ２Ｏ５，ＳｉＯ２，ＳｉＮ等、本例ではＴａ２Ｏ５の誘電体膜を所要の厚さ、例えば１０〜３００ｎｍ程度の厚さに堆積する。更に、例えばスパッタ法を用いて、この誘電体膜上に、例えばＴｉ層、ＴｉＮ層又はＴｉとＴｉＮの積層膜による導電体層を所要の厚さ、例えば２０〜５００ｎｍ程度の厚さに堆積する。
続いて、フォトリソグラフィ工程及びＲＩＥ工程により、これら積層された導電体層及び誘電体膜を選択的にエッチング除去して所定の形状にパターニングする。
こうして、段差用のポリシリコン・ダミー層１４に囲まれた領域のＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８上に、厚さ１０〜３００ｎｍ程度の誘電体膜２０を介して、厚さ２０〜５００ｎｍ程度のＴｉ層、ＴｉＮ層又はＴｉとＴｉＮの積層膜からなる上部電極２２を形成する。上部電極２２の表面は、積層膜１８のダミー層１４上方における表面と同一面、あるいはそれより高い位置にする。
なお、このときの誘電体膜２０の表面は、積層膜１８のポリシリコン・ダミー層１４上方における表面よりもその高さが低くなっている。
次いで、図２５に示されるように、フォトリソグラフィ工程及びＲＩＥ工程により、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８を選択的にエッチング除去して所定の形状にパターニングする。
こうして、上部電極２２が形成されている中央部の誘電体膜２０の表面よりも段差用のポリシリコン・ダミー層１４上方の周辺部の表面が高い位置にある凹型断面形状のＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜による下部電極１８ａを形成する。また、この下部電極１８ａの形成と同時に、ＬＳＩの他の素子のＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜による下層配線層（図示せず）を形成する。
このようにして、誘電体膜２０を間に挟む上部電極２２と下部電極１８ａとから構成される容量素子を形成する。
なお、このときの容量素子の誘電体膜２０の表面は、下部電極１８ａのポリシリコン・ダミー層１４上方における周辺部の表面よりもその高さが低くなっている。
次いで、図２６に示されるように、基体全面の凹凸を平滑化する平滑化処理を行う。即ち、例えばＴＥＯＳを原料とするプラズマＣＶＤ法を用いて、上部電極２２及び下部電極１８ａを含む基体全面に、例えば、ＳｉＯ２膜を３００〜１５００ｎｍ程度の厚さに堆積する。更に、このＳｉＯ２膜上に、ＳＯＧ膜をコーティングする。その後、これらのＳＯＧ膜及びＳｉＯ２膜をエッチバックする。
こうして、下部電極１８ａの凹型断面形状の窪みを埋めると共に、基体全面を平滑化する平滑化絶縁膜２４を形成する。
なお、この基体全面の平滑化工程、即ち平滑化絶縁膜２４の形成工程においては、凹型断面形状の下部電極１８ａの中央部上に形成されている誘電体膜２０の表面が、凹型断面形状の下部電極１８ａのポリシリコン・ダミー層１４上方における周辺部の表面よりもその高さが低くなっている。また、一般的な平滑化エッチバックでは、ＳｉＯ２とＴｉ及びＴｉＮとのエッチングレートは大きく変わらないため、ＳＯＧ膜及びＳｉＯ２膜の形成後のエッチバックの際にも、下部電極１８ａの周辺部の表面は露出するものの、誘電体膜２０の表面は、エッチングによって露出することはない。即ち、下部電極１８ａの周辺部がエッチングストッパーとなり、上部電極２２下の誘電体膜２０がダメージを受けることはない。
次いで、図２７に示されるように、例えばプラズマＣＶＤ法を用いて、下部電極１８ａの周辺部及び平滑化絶縁膜２４を含む基体全体に、例えばＳｉＯ２膜からなる絶縁膜２６を堆積する。平滑化絶縁膜２４と絶縁膜２６で層間絶縁膜２７が形成される。
続いて、フォトリソグラフィ工程及びドライエッチング法を用いて、上部電極２２上の層間絶縁膜２７を選択的にエッチング除去すると共に、下部電極１８ａの周辺部上の層間絶縁膜２７を選択的にエッチング除去して、第１及び第２のビア・ホール２８ａ，２８ｂをそれぞれ開口する。このとき、コンタクト抵抗低減のために、下部電極１８ａ表面のＴｉＮ層のみ除去することもある。
なお、このとき、第１のビア・ホール２８ａを開口するためにエッチングする上部電極２２上の層間絶縁膜２７膜厚が、第２のビア・ホール２８ｂを開口するためにエッチングする下部電極１８ａの周辺部上の層間絶縁膜２７の膜厚とほぼ等しくなっているため、これら第１及び第２のビア・ホール２８ａ，２８ｂの開口の際に、上部電極２２の表面に対する過大なオーバーエッチングが行われることはない。
次いで、図２８に示されるように、例えばスパッタ法を用いて、例えばＡｌ合金層を堆積した後、フォトリソグラフィ工程及びドライエッチング法を用いて、このＡｌ合金層を加工し、第１及び第２のビア・ホール２８ａ，２８ｂを介して上部電極２２及び下部電極１８ａの周辺部にそれぞれ接続するＡｌ合金層からなる第１及び第２の上層配線層３０ａ，３０ｂを形成する。
また、この第１及び第２の上層配線層３０ａ，３０ｂの形成と同時に、ＬＳＩの他の素子の上層配線層（図示せず）を形成する。
以上のように本実施形態によれば、半導体基板１０上の容量素子形成予定領域の周辺部に、第１の絶縁膜１２を介して厚さ１００〜５００ｎｍ程度のポリシリコン層からなる段差用のポリシリコン・ダミー層１４を形成し、このポリシリコン・ダミー層１４を含む基体全面に第２の絶縁膜１６を形成し、この第２の絶縁膜１６上に、中央部の表面よりもポリシリコン・ダミー層１４上方の周辺部の表面が高い位置にある凹型断面形状の下部電極１８ａを形成すると共に、その中央部上に、所要の厚さ、例えば厚さ１０〜３００ｎｍ程度の誘電体膜（即ち、ダミー層１４より薄い誘電体膜）２０を介して、所要の厚さ、例えば厚さ５〜１００ｎｍ程度の上部電極２２を形成し、誘電体膜２０の表面の高さを下部電極１８ａのポリシリコン・ダミー層１４上方における周辺部の表面の高さよりも低くすることにより、基体全面にＳｉＯ２膜を堆積し更にＳＯＧ膜をコーティングした後にエッチバックする平滑化処理を行う際に、下部電極１８ａの周辺部がエッチングストッパーとして働き、エッチングによって誘電体膜２０がダメージを受けることはない。従って、容量素子の容量値等の特性の変動及び信頼性の劣化を抑制して、良好な特性と高い信頼性をもつ容量素子を得ることができる。
また、容量素子の上部電極２２及び下部電極１８ａにそれぞれ接続する第１及び第２の上層配線層３０ａ，３０ｂを形成するために第１及び第２のビア・ホール２８ａ，２８ｂをそれぞれ開口する際に、第１のビア・ホール２８ａを開口するためにエッチングする上部電極２２上の層間絶縁膜２７の膜厚が、第２のビア・ホール２８ｂを開口するためにエッチングする下部電極１８ａの周辺部上の層間絶縁膜２７の膜厚とほぼ等しくなっているため、上部電極２２の表面に対する過大なオーバーエッチングが行われることはなく、上部電極２２やその下のＴａ２Ｏ５誘電体膜２０がダメージを受けることはない。従って、容量素子の容量値等の特性の変動及び信頼性の劣化を更に抑制して、より良好な特性とより高い信頼性をもつ容量素子を得ることができる。
また、第１及び第２のビア・ホール２８ａ，２８ｂを比較すると、下部電極１８ａ上に開口する第２のビア・ホール２８ｂの深さが上部電極２２上に開口する第１のビア・ホール２８ａの深さより浅くなっていることにより、容量素子として実効的に機能する上部電極２２と下部電極１８ａとの対向領域から第１及び第２の上層配線層３０ａ，３０ｂまでの距離において一般に上部電極側よりも長くなる傾向にある下部電極側の距離を短縮することになるため、インピーダンスの差異を減少させて容量素子の特性の非対称性の増大を抑制することができる。即ち、容量素子の特性の対称性を向上することができる。
（第５の実施形態）
図２９は本発明の第５の実施形態に係る容量素子を示す概略断面図であり、図３０及び図３１はそれぞれ図２９に示される容量素子の製造方法を説明するための概略工程断面図である。なお、ここで、上記第４の実施形態の図２１〜図２８に示す容量素子の構成要素と同一の要素には同一の符号を付して説明を省略する。
図２９に示されるように、本実施形態に係る容量素子においては、上記第４の実施形態の図２０に示す容量素子における段差用のポリシリコン・ダミー層１４の代わりに、所要の厚さのＳｉＮ，ＳｉＯ２等による絶縁ダミー層、例えば、厚さ１００〜５００ｎｍ程度のＳｉＯ２層からなる段差用のＳｉＯ２ダミー層３２が形成されている点に特徴がある。そして、その他の構成要素は上記第４の実施形態の場合と同様である。
次に、図２９に示される容量素子の製造方法を、図３０及び図３１の概略工程断面図を用いて説明する。
先ず、図３０に示されるように、半導体基板１０上に、例えばＳｉＯ２膜からなる第１の絶縁膜１２を形成した後、更にこの第１の絶縁膜１２上に、絶縁膜、例えばＳｉＯ２膜を１００〜５００ｎｍ程度の厚さに形成する。続いて、フォトリソグラフィ工程及びエッチング工程により、このＳｉＯ２膜を選択的にエッチング除去して、所定の形状にパターニングする。
こうして、半導体基板１０上の容量素子形成予定領域の周辺部に、第１の絶縁膜１２を介して、厚さ１００〜５００ｎｍ程度のＳｉＯ２膜からなるＳｉＯ２ダミー層３２を形成する。
次いで、図３１に示されるように、上記第４の実施形態の図２２〜図２８に示す工程と同様にして、このＳｉＯ２ダミー層３２を含む基体全面に、第２の絶縁膜１６を形成し、この第２の絶縁膜１６上に、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８を形成し、このＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８上に、誘電体膜２０を介して上部電極２２を形成し、フォトリソグラフィ工程及びＲＩＥ工程により、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８をパターニングして、上部電極２２が形成されている中央部の表面よりもＳｉＯ２ダミー層３２上方の周辺部の表面が高い位置にある凹型断面形状の下部電極１８ａを形成する。
こうして、誘電体膜２０を間に挟む上部電極２２と下部電極１８ａとから構成される容量素子を形成する。
なお、このときの容量素子の誘電体膜２０の表面は、下部電極１８ａのＳｉＯ２ダミー層３２上方における周辺部の表面よりもその高さが低くなっている。
続いて、上部電極２２及び下部電極１８ａを含む基体全面に、ＳｉＯ２膜を堆積し、更にＳＯＧ膜をコーティングした後、これらのＳＯＧ膜及びＳｉＯ２膜をエッチバックする平滑化処理を行い、下部電極１８ａの凹型断面形状の窪みを埋めると共に、上部電極２２の表面を被覆して、基体全面を平滑化する平滑化絶縁膜２４を形成する。
なお、この基体全面の平滑化工程、即ち平滑化絶縁膜２４の形成工程においては、凹型断面形状の下部電極１８ａの中央部上に形成されている誘電体膜２０の表面が、凹型断面形状の下部電極１８ａのＳｉＯ２ダミー層３２上方における周辺部の表面よりもその高さが低くなっている。一般的な平滑化エッチバック条件ではＳｉＯ２とＴｉ，ＴｉＮとのエッチレートの差は大きくないため、ＳＯＧ膜及びＳｉＯ２膜のエッチバックの際にも、下部電極１８ａの周辺部がエッチングストッパーとして働き、下部電極１８ａの周辺部の表面は露出する場合があっても、誘電体膜２０の表面はエッチングによって露出することはない。
続いて、下部電極１８ａの周辺部及び平滑化絶縁膜２４を含む基体全面に、例えばＳｉＯ２膜からなる絶縁膜２６を堆積して平滑化絶縁膜２４と絶縁膜２６とによる層間絶縁膜２７を形成する。そして、上部電極２２上の層間絶縁膜２７を選択的にエッチング除去すると共に、下部電極１８ａの周辺部上の層間絶縁膜２７を選択的にエッチング除去して、第１及び第２のビア・ホール２８ａ，２８ｂをそれぞれ開口する。下部電極１８ａ表面のＴｉＮ層が除去されることもある。
なお、このとき、第１のビア・ホール２８ａを開口するためにエッチングする上部電極２２上の層間絶縁膜２７の膜厚が、第２のビア・ホール２８ｂを開口するためにエッチングする下部電極１８ａの周辺部上の層間絶縁膜２６の膜厚とほぼ等しくなっているため、これら第１及び第２のビア・ホール２８ａ，２８ｂの開口の際に、上部電極２２の表面に対する過大なオーバーエッチングが行われることはない。
続いて、第１及び第２のビア・ホール２８ａ，２８ｂを介して上部電極２２及び下部電極１８ａの周辺部にそれぞれ接続する第１及び第２の上層配線層３０ａ，３０ｂを形成する。
以上のように本実施形態によれば、半導体基板１０上の容量素子形成予定領域の周辺部に、第１の絶縁膜１２を介して所要の厚さ、例えば１００〜５００ｎｍ程度の段差用のＳｉＯ２ダミー層３２を形成し、このＳｉＯ２ダミー層３２を含む基体全面に第２の絶縁膜１６を形成し、この第２の絶縁膜１６上に、中央部の表面よりもＳｉＯ２ダミー層３２上方の周辺部の表面が高い位置にある凹型断面形状の下部電極１８ａを形成すると共に、その中央部上に誘電体膜２０を介して上部電極２２を形成して、誘電体膜２０の表面の高さを下部電極１８ａのＳｉＯ２ダミー層３２上方における周辺部の表面の高さよりも低くすることにより、基体全面にＳｉＯ２膜を堆積し更にＳＯＧ膜をコーティングした後にエッチバックする平滑化処理を行う際に、下部電極１８ａの周辺部がエッチングストッパーとして働き、エッチングによって誘電体膜２０がダメージを受けることはない。従って、上記第１の実施形態の場合と同様に、容量素子の容量値等の特性の変動及び信頼性の劣化を抑制して、良好な特性と高い信頼性をもつ容量素子を得ることができる。
また、容量素子の上部電極２２及び下部電極１８ａにそれぞれ接続する第１及び第２の上層配線層３０ａ，３０ｂを形成するために第１及び第２のビア・ホール２８ａ，２８ｂをそれぞれ開口する際に、第１のビア・ホール２８ａを開口するためにエッチングする上部電極２２上の層間絶縁膜２７の膜厚が、第２のビア・ホール２８ｂを開口するためにエッチングする下部電極１８ａの周辺部上の層間絶縁膜２７の膜厚とほぼ等しくなっているため、上部電極２２の表面に対する過大なオーバーエッチングが行われることはなく、上部電極２２やその下の誘電体膜２０がダメージを受けることはない。従って、上記第１の実施形態の場合と同様に、容量素子の容量値等の特性の変動及び信頼性の劣化を更に抑制して、より良好な特性とより高い信頼性をもつ容量素子を得ることができる。
また、下部電極１８ａ上に開口する第２のビア・ホール２８ｂの深さが上部電極２２上に開口する第１のビア・ホール２８ａの深さとほぼ等しくなっていることにより、容量素子として実効的に機能する上部電極２２と下部電極１８ａとの対向領域から第１及び第２の上層配線層３０ａ，３０ｂまでの距離において一般に上部電極側よりも長くなる傾向にある下部電極側の距離を短縮することになるため、上記第１の実施形態の場合と同様に、インピーダンスの差異を減少させて容量素子の特性の非対称性の増大を抑制し、容量素子の特性の対称性を向上することができる。
なお、上記第５の実施形態においては、半導体基板１０上の容量素子形成予定領域の周辺部に、第１の絶縁膜１２を介して所要の厚さ、例えば厚さ１００〜５００ｎｍ程度の段差用のＳｉＯ２ダミー層３２を形成しているが、このようなＳｉＯ２ダミー層３２を形成する代わりに、フォトリソグラフィ工程及びエッチング工程により、半導体基板１０上の容量素子形成予定領域の中央部の第１の絶縁膜１２を選択的にエッチング除去して、深さ１００〜５００ｎｍ程度の窪みを形成してもよい。さらには、第１の絶縁膜１２の選択エッチングと、ダミー層３２（又はダミー層１４、後述するダミー層３４）の組み合わせで最終的なダミー層を形成して深さ１００〜５００ｎｍ程度の窪みを形成することもできる。
これらの場合においても、この容量素子形成予定領域の中央部に深さ１００〜５００ｎｍ程度の窪みが形成された第１の絶縁膜１２上に、上記第２の実施形態の場合と同様にして、第２の絶縁膜１６を形成し、この第２の絶縁膜１６上に、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８を形成し、このＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８をパターニングすることにより、第１の絶縁膜１２に形成された窪みの上方の中央部の表面よりも周辺部の表面が高い位置にある凹型断面形状の下部電極１８ａを形成することが可能になる。従って、上記第５の実施形態の場合と同様の作用・効果を奏することができる。
（第６の実施形態）
図３２は第６の実施形態に係る容量素子を示す概略断面図であり、図３３〜図３８はそれぞれ図３２に示される容量素子の製造方法を説明するための概略工程断面図である。なお、ここで、上記第４の実施形態の図２０〜図２８に示す容量素子の構成要素と同一の要素には同一の符号を付して説明を省略する。
図３２に示されるように、本実施形態に係る容量素子においては、上記第４の実施形態の図２０に示す容量素子と比較すると、その容量素子の周辺部に段差用のポリシリコン・ダミー層１４が形成されている代わりに、同じ厚さ、例えば厚さ１００〜５００ｎｍ程度の段差用のポリシリコン・ダミー層３４が容量素子の周囲に形成されている点に特徴がある。
また、上記第４の実施形態の図２０に示す凹型断面形状の例えばＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉの下部電極１８ａの代わりに、表面が平坦な例えばＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉの下部電極１８ｂが形成されていると共に、この下部電極１８ｂと分離して、容量素子の周囲の段差用のポリシリコン・ダミー層３４上方に、上部電極２２の表面よりも高い表面を有する例えばＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉのダミー電極１８ｃが形成されている点に特徴がある。
そして、その他の構成要素は上記第４の実施形態の場合と略同様である。
次に、図３２に示される容量素子の製造方法を、図３２〜図３８の概略工程断面図を用いて説明する。
先ず、図３３に示されるように、半導体基板１０上に、例えばＳｉＯ２膜からなる第１の絶縁膜１２を形成した後、更にこの第１の絶縁膜１２上に、例えばポリシリコン層を所要の厚さ、例えば１００〜５００ｎｍ程度の厚さに形成する。続いて、フォトリソグラフィ工程及びＲＩＥ工程により、このポリシリコン層を選択的にエッチング除去して所定の形状にパターニングする。
こうして、半導体基板１０上の容量素子形成予定領域の周囲に、第１の絶縁膜１２を介して、厚さ１００〜５００ｎｍ程度のポリシリコン層からなる段差用のポリシリコン・ダミー層３４を形成する。
なお、このポリシリコン・ダミー層３４の形成工程は、ＬＳＩの他の素子、例えばＭＯＳＴｒのゲート電極や、抵抗素子の抵抗層や、ＢｉｐＴｒの電極として用いるポリシリコン層の形成工程と兼用することが可能である。
次いで、図３４に示されるように、上記第４の実施形態の図２２〜図２４に示す工程と同様にして、段差用のポリシリコン・ダミー層３４を含む基体全面に、第２の絶縁膜１６を形成する。絶縁膜１６は省略することもできる。そして、この第２の絶縁膜１６上に、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層構造膜、あるいはＣｕ，Ａｌ−Ｃｕ等による積層膜、本例ではＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８を形成し、このＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８上に、Ｔａ２Ｏ５，ＳｉＯ２，ＳｉＮ等、本例ではＴａ２Ｏ３の誘電体膜１０を介してＴｉ，ＴｉＮ又はＴｉとＴｉＮの積層膜による上部電極２２を形成する。
なお、このときの誘電体膜２０の表面は、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８のポリシリコン・ダミー層３４上方における最上表面よりもその高さが低くなっている。
次いで、図３５に示されるように、フォトリソグラフィ工程及びＲＩＥ工程により、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８を選択的にエッチング除去して所定の形状にパターニングする。
こうして、第２の絶縁膜１６上の容量素子形成予定領域に、ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉによる下部電極１８ｂを形成すると共に、この下部電極１８ｂと分離して、容量素子形成予定領域の周囲のポリシリコン・ダミー層３４上方に、下部電極１８ｂの表面よりも高い最上表面を有するＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉによるダミー電極１８ｃを形成する。
また、この下部電極１８ｂの形成と同時に、ＬＳＩの他の素子のＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜による下層配線層（図示せず）を形成する。
このようにして、誘電体膜２０を間に挟む上部電極２２と下部電極１８ｂとから構成される容量素子を形成する。
なお、このときの容量素子の誘電体膜２０の表面は、容量素子形成領域の周囲のダミー電極１８ｃのポリシリコン・ダミー層３４上方における最上表面よりもその高さが低くなっている。
次いで、図３６に示されるように、上部電極２２及び下部電極１８ｂを含む基体全面に、ＳｉＯ２膜を３００〜１５００ｎｍ程度の厚さに堆積する。更に、このＳｉＯ２膜上に、ＳＯＧ膜をコーティングする。その後、これらのＳＯＧ膜及びＳｉＯ２膜をエッチバックする平滑化処理を行う。
こうして、ダミー電極１８ｃによって周囲を囲まれた窪みを埋める平滑化する平滑化絶縁膜２４を形成する。
なおこの基体全面の平滑化工程、即ち平滑化絶縁膜２４の形成工程においては、下部電極１８ｂ上に形成されている誘電体膜２０の表面が、容量素子形成領域の周囲のダミー電極１８ｃのポリシリコン・ダミー層３４上方における最上表面よりもその高さが低くなっている。通常のエッチバック条件ではＴｉ，ＴｉＮとＳｉＯ２のエッチングレート差は大きくないので、ＳＯＧ膜及びＳｉＯ２膜のエッチバックの際にも、誘電体膜２０の表面はエッチングによって露出することはない。
次いで、図３７に示されるように、例えばプラズマＣＶＤ法を用いて、ダミー電極１８ｃ及び平滑化絶縁膜２４を含む基体全面に、絶縁膜２６を堆積する。この平滑化絶縁膜２４と絶縁膜２６で層間絶縁膜２７が形成される。
続いて、フォトリソグラフィ工程及びドライエッチング法を用いて、上部電極２２及び下部電極１８ｂ上の層間絶縁膜２７を選択的にエッチング除去して、第１及び第２のビア・ホール２８ａ，２８ｃをそれぞれ開口する。
次いで、図３８に示されるように、例えばスパッタ法を用いて、例えばＡｌ合金層を堆積した後、フォトリソグラフィ工程及びドライエッチング法を用いて、このＡｌ合金層を加工し、第１及び第２のビア・ホール２８ａ，２８ｃを介して上部電極２２及び下部電極１８ｂの周辺部にそれぞれ接続するＡｌ合金層からなる第１及び第２の上層配線層３０ａ，３０ｃを形成する。
また、この第１及び第２の上層配線層３０ａ，３０ｃの形成と同時に、ＬＳＩの他の素子の上層配線層（図示せず）を形成する。
以上のように本実施形態によれば、半導体基板１０上の容量素子形成予定領域の周囲に、第１の絶縁膜１２を介して厚さ１００〜５００ｎｍ程度の段差用のポリシリコン・ダミー層３４を形成し、このポリシリコン・ダミー層３４を含む基体全面に、第２の絶縁膜１６を介して例えばＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜１８を形成して所定の形状にパターニングし、容量素子形成予定領域にＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉの下部電極１８ｂを形成し、その周囲のポリシリコン・ダミー層３４上方に下部電極１８ｂの表面よりも高い表面を有するＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉのダミー電極１８ｃを形成すると共に、下部電極１８ｂ上に誘電体膜２０を介して上部電極２２を形成して、誘電体膜２０の表面の高さをダミー電極１８ｃのポリシリコン・ダミー層３４上方における最上表面の高さよりも低くすることにより、基体全面にＳｉＯ２膜を堆積し更にＳＯＧ膜をコーティングした後にエッチバックする平滑化処理を行う際に、ダミー電極１８ｃがエッチングストッパーとして働き、エッチングによって上部電極２２の下の誘電体膜２０がダメージを受けることはない。従って、上記第４の実施形態の場合と同様に、容量素子の容量値等の特性の変動及び信頼性の劣化を抑制して、良好な特性と高い信頼性をもつ容量素子を得ることができる。
なお、上記第４〜第６の実施形態においては、容量素子の下部電極１８ａ，１８ｂは、第２のビア・ホール２８ｂ，２８ｃを介して第２の上層配線層３０ｂ，３０ｃに接続されている場合について説明しているが、下部電極１８ａ，１８ｂがそのまま配線層を兼ねて、ＬＳＩの他の素子に接続する場合もある。
そして、この場合には、下部電極１８ａ，１８ｂ上の層間絶縁膜２７を選択的にエッチング除去して、第２のビア・ホール２８ｂ，２８ｃを開口する必要はなくなる。
また、第１及び第２の上層配線層３０ａ，３０ｂ，３０ｃの形成は、Ａｌ合金層を堆積し加工する代わりに、ＣＶＤ法を用いて、Ｗ（タングステン）層を堆積した後、エッチバックして、第１及び第２のビア・ホール２８ａ，２８ｂ，２８ｃをそれぞれ埋め込むＷプラグを形成し、更にスパッタ法を用いて、Ａｌ合金層を堆積した後、フォトリソグラフィ工程及びドライエッチング法を用いて、このＡｌ合金層を加工して、第１及び第２のビア・ホール２８ａ，２８ｂ，２８ｃ内のＷプラグにそれぞれ接続する第１及び第２の上層配線層を形成する方法を用いてもよい。
本発明の第１の実施形態に係る容量素子を示す概略断面図である。 図１に示される容量素子の製造方法を説明するための概略工程断面図（その１）である。 図１に示される容量素子の製造方法を説明するための概略工程断面図（その２）である。 図１に示される容量素子の製造方法を説明するための概略工程断面図（その３）である。 図１に示される容量素子の製造方法を説明するための概略工程断面図（その４）である。 図１に示される容量素子の製造方法を説明するための概略工程断面図（その５）である。 図１に示される容量素子の製造方法を説明するための概略工程断面図（その６）である。 図１に示される容量素子の製造方法を説明するための概略工程断面図（その７）である。 図１に示される容量素子の製造方法を説明するための概略工程断面図（その８）である。 本発明の第２の実施形態に係る容量素子を示す概略断面図である。 図１０に示される容量素子の製造方法を説明するための概略工程断面図（その１）である。 図１０に示される容量素子の製造方法を説明するための概略工程断面図（その２）である。 第３の実施形態に係る容量素子を示す概略断面図である。 図１３に示される、容量素子の製造方法を説明するための概略工程断面図（その１）である。 図１３に示される容量素子の製造方法を説明するための概略工程断面図（その２）である。 図１３に示される容量素子の製造方法を説明するための概略工程断面図（その３）である。 図１３に示される容量素子の製造方法を説明するための概略工程断面図（その４）である。 図１３に示される容量素子の製造方法を説明するための概略工程断面図（その５）である。 図１３に示される容量素子の製造方法を説明するための概略工程断面図（その６）である。 本発明の第４の実施形態に係る容量素子を示す概略断面図である。 図２０に示される容量素子の製造方法を説明するための概略工程断面図（その１）である。 図２０に示される容量素子の製造方法を説明するための概略工程断面図（その２）である。 図２０に示される容量素子の製造方法を説明するための概略工程断面図（その３）である。 図２０に示される容量素子の製造方法を説明するための概略工程断面図（その４）である。 図２０に示される容量素子の製造方法を説明するための概略工程断面図（その５）である。 図２０に示される容量素子の製造方法を説明するための概略工程断面図（その６）である。 図２０に示される容量素子の製造方法を説明するための概略工程断面図（その７）である。 図２０に示される容量素子の製造方法を説明するための概略工程断面図（その８）である。 本発明の第５の実施形態に係る容量素子を示す概略断面図である。 図２９に示される容量素子の製造方法を説明するための概略工程断面図（その１）である。 図２９に示される容量素子の製造方法を説明するための概略工程断面図（その２）である。 第６の実施形態に係る容量素子を示す概略断面図である。 図３２に示される容量素子の製造方法を説明するための概略工程断面図（その１）である。 図３２に示される容量素子の製造方法を説明するための概略工程断面図（その２）である。 図３２に示される容量素子の製造方法を説明するための概略工程断面図（その３）である。 図３２に示される容量素子の製造方法を説明するための概略工程断面図（その４）である。 図３２に示される容量素子の製造方法を説明するための概略工程断面図（その５）である。 図３２に示される容量素子の製造方法を説明するための概略工程断面図（その６）である。 従来の容量素子の製造方法を説明するための概略工程断面図（その１）である。 従来の容量素子の製造方法を説明するための概略工程断面図（その２）である。 従来の容量素子の製造方法を説明するための概略工程断面図（その３）である。
符号の説明
１０・・半導体基板、１２・・第１の絶縁膜、１４・・ポリシリコン・ダミー層、１６・・第２の絶縁膜、１８・・ＴｉＮ／Ａｌ−Ｓｉ／Ｔｉ／ＴｉＯＮ／Ｔｉ積層膜、１８ａ，１８ｂ，１８ｄ・・下部電極、１８ｃ・・ダミー電極、２０・・誘電体膜、２２・・上部電極、２４・・平滑化絶縁膜、２６・・絶縁膜、２７・・層間絶縁膜、２８ａ，２８ｄ・・第１のビア・ホール、２８ｂ，２８ｃ，２８ｅ ・・第２ノビア・ホール、３０ａ，３０ｄ・・第１の上層配線層、３０ｂ，３０ｃ，３０ｅ・・第２の上層配線層、３２・・絶縁ダミー層、３４・・ポリシリコン・ダミー層

Claims (12)

  1. 半導体基板上に第１の絶縁膜を介して形成され、中央部の表面よりも周辺部の表面が高い位置にある凹型断面形状の下部電極と、
    前記下部電極の周辺部の下方に設けられた段差用のダミー層と、
    前記下部電極の中央部上に、前記下部電極の周辺部の表面よりも表面が低い位置にある誘電体膜と、
    前記誘電体膜上に形成された上部電極と、
    前記下部電極の凹型断面形状の窪みを埋める第２の絶縁膜と
    を具備する半導体装置。
  2. 前記下部電極の周辺部、上部電極及び前記第２の絶縁膜上に第３の絶縁膜が形成されて層間絶縁膜が形成され、前記層間絶縁膜に開口された第１のビア・ホールを介して前記上部電極に接続する第１の配線層、及び前記層間絶縁膜に開口された第２のビア・ホールを介して前記下部電極の周辺部に接続する第２の配線層がそれぞれ形成されている請求項１に記載の半導体装置。
  3. 前記ダミー層が、他の素子の電極又は抵抗層と同じ材料層で形成されている請求項１又は２に記載の半導体装置。
  4. 半導体基板上に第１の絶縁膜を介して形成され、中央部の表面よりも周辺部の表面が高い位置にある凹型断面形状の下部電極と、
    前記下部電極の周辺部の下方に設けられた段差用のダミー層と、
    前記下部電極の中央部上に誘電体膜と、
    前記誘電体膜上に形成され、前記下部電極の周辺部の表面よりも表面が低い位置にある上部電極と、
    前記下部電極の凹型断面形状の窪みを埋めると共に、前記上部電極の表面を被覆している第２の絶縁膜と、
    を具備する半導体装置。
  5. 前記下部電極の周辺部及び前記第２の絶縁膜上に第３の絶縁膜が形成されて層間絶縁膜が形成され、前記層間絶縁膜に開口された第１のビア・ホールを介して前記上部電極に接続する第１の配線層、及び前記層間絶縁膜に開口された第２のビア・ホールを介して前記下部電極の周辺部に接続する第２の配線層がそれぞれ形成されている請求項４に記載の半導体装置。
  6. 前記ダミー層が、他の素子の電極又は抵抗層と同じ材料層で形成されている請求項４又は５に記載の半導体装置。
  7. 半導体基板上の容量素子形成予定領域の周辺部に、第１の絶縁膜を介して、所定の厚さの段差用のダミー層を形成する工程と、
    前記第１の絶縁膜及び前記ダミー層上に、導電体膜を堆積する工程と、
    前記導電体膜をパターニングして、中央部の表面よりも周辺部の表面が高い位置にある凹型断面形状の下部電極を容量素子形成予定領域に形成する工程と、
    前記下部電極の中央部上に、前記下部電極の周辺部の表面よりも表面が低い位置にある誘電体膜を形成する工程と、
    前記誘電体膜上に上部電極を形成する工程と、
    基体全面に第２の絶縁膜を形成して、前記下部電極の凹型断面形状の窪みを埋める工程と
    を有する半導体装置の製造方法。
  8. 前記下部電極の周辺部、上部電極及び前記第２の絶縁膜を含む基体全面に第３の絶縁膜を形成して層間絶縁膜を形成する工程と、
    前記上部電極上の前記層間絶縁膜に第１のビア・ホールを開口すると共に、前記下部電極の周辺部上の前記層間絶縁膜に第２のビア・ホールを開口する工程と、
    前記第１のビア・ホールを介して前記上部電極に接続する第１の配線層を形成すると共に、前記第２のビア・ホールを介して前記下部電極の周辺部に接続する第２の配線層を形成する工程と
    を有する請求項７に記載の半導体装置の製造方法。
  9. 前記段差用のダミー層の形成工程を、他の素子の電極又は抵抗層の形成工程と兼ねる請求項７又は８に記載の半導体装置の製造方法。
  10. 半導体基板上の容量素子形成予定領域の周辺部に、第１の絶縁膜を介して、所定の厚さの段差用のダミー層を形成する工程と、
    前記第１の絶縁膜及び前記ダミー層上に、導電体膜を堆積する工程と、
    前記導電体膜をパターニングして、中央部の表面よりも周辺部の表面が高い位置にある凹型断面形状の下部電極を容量素子形成予定領域に形成する工程と、
    前記下部電極の中央部上に、誘電体膜形成する工程と、
    前記誘電体膜上に、前記下部電極の周辺部の表面よりも表面が低い位置にある上部電極を形成する工程と、
    基体全面に第２の絶縁膜を形成して、前記下部電極の凹型断面形状の窪みを埋めると共に、前記上部電極の表面を被覆する工程と
    を有する半導体装置の製造方法。
  11. 前記下部電極の周辺部及び前記第２の絶縁膜を含む基体全面に第３の絶縁膜を形成して層間絶縁膜を形成する工程と、
    前記上部電極上の前記層間絶縁膜に第１のビア・ホールを開口すると共に、前記下部電極の周辺部上の前記層間絶縁膜に第２のビア・ホールを開口する工程と、
    前記第１のビア・ホールを介して前記上部電極に接続する第１の配線層を形成すると共に、前記第２のビア・ホールを介して前記下部電極の周辺部に接続する第２の配線層を形成する工程と
    を有する請求項１０に記載の半導体装置の製造方法。
  12. 前記段差用のダミー層の形成工程を、他の素子の電極又は抵抗層の形成工程と兼ねる請求項１０又は１１に記載の半導体装置の製造方法。
JP2002507439A 2000-06-30 2001-06-29 半導体装置及びその製造方法 Expired - Fee Related JP4997682B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002507439A JP4997682B2 (ja) 2000-06-30 2001-06-29 半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000199309 2000-06-30
JP2000199309 2000-06-30
PCT/JP2001/005663 WO2002003458A1 (fr) 2000-06-30 2001-06-29 Dispositif semi-conducteur et son procede de fabrication
JP2002507439A JP4997682B2 (ja) 2000-06-30 2001-06-29 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012009778A Division JP5477396B2 (ja) 2000-06-30 2012-01-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP4997682B2 true JP4997682B2 (ja) 2012-08-08

Family

ID=18697348

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002507439A Expired - Fee Related JP4997682B2 (ja) 2000-06-30 2001-06-29 半導体装置及びその製造方法
JP2012009778A Expired - Fee Related JP5477396B2 (ja) 2000-06-30 2012-01-20 半導体装置及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012009778A Expired - Fee Related JP5477396B2 (ja) 2000-06-30 2012-01-20 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6770974B2 (ja)
EP (1) EP1233450B1 (ja)
JP (2) JP4997682B2 (ja)
KR (1) KR100814622B1 (ja)
WO (1) WO2002003458A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792589B2 (ja) * 2001-03-29 2006-07-05 富士通株式会社 半導体装置の製造方法
DE10236890A1 (de) * 2002-08-12 2004-03-04 Infineon Technologies Ag Integrierte Schaltungsanordnungen, insbesondere Kondensatoranordnungen, und zugehörige Herstellungsverfahren
KR100438789B1 (ko) * 2002-09-19 2004-07-05 삼성전자주식회사 미세 선폭을 갖는 반도체 소자의 전극 배선 구조 및 그형성방법
US11038012B2 (en) 2017-04-28 2021-06-15 AP Memory Technology Corp. Capacitor device and manufacturing method therefor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6279629A (ja) * 1985-10-03 1987-04-13 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0353529A (ja) * 1989-07-21 1991-03-07 Catalysts & Chem Ind Co Ltd 半導体装置およびその製造方法
JPH11274409A (ja) * 1998-03-18 1999-10-08 Fujitsu Quantum Device Kk 半導体装置、その製造方法およびエッチング方法
JPH11317498A (ja) * 1998-05-01 1999-11-16 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2001185687A (ja) * 1999-12-24 2001-07-06 Nec Corp 集積回路装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
JPH04372175A (ja) * 1991-06-21 1992-12-25 Mitsubishi Electric Corp 半導体装置
JPH0595048A (ja) 1991-10-02 1993-04-16 Hitachi Ltd 半導体集積回路装置の製造方法
US5747375A (en) * 1993-07-22 1998-05-05 Sanyo Electric Co., Ltd. Method of manufacturing a semiconductor integrated circuit device
JPH07115171A (ja) * 1993-10-15 1995-05-02 Murata Mfg Co Ltd Ｍｉｍキャパシタ
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JPH11111921A (ja) * 1997-09-30 1999-04-23 Nec Corp 半導体装置
US6020266A (en) * 1997-12-31 2000-02-01 Intel Corporation Single step electroplating process for interconnect via fill and metal line patterning
US6358837B1 (en) * 1998-03-31 2002-03-19 Lsi Logic Corporation Method of electrically connecting and isolating components with vertical elements extending between interconnect layers in an integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6279629A (ja) * 1985-10-03 1987-04-13 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0353529A (ja) * 1989-07-21 1991-03-07 Catalysts & Chem Ind Co Ltd 半導体装置およびその製造方法
JPH11274409A (ja) * 1998-03-18 1999-10-08 Fujitsu Quantum Device Kk 半導体装置、その製造方法およびエッチング方法
JPH11317498A (ja) * 1998-05-01 1999-11-16 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2001185687A (ja) * 1999-12-24 2001-07-06 Nec Corp 集積回路装置及びその製造方法

Also Published As

Publication number Publication date
WO2002003458A1 (fr) 2002-01-10
US20020180053A1 (en) 2002-12-05
JP2012080132A (ja) 2012-04-19
EP1233450A1 (en) 2002-08-21
KR20020026005A (ko) 2002-04-04
US6770974B2 (en) 2004-08-03
EP1233450B1 (en) 2014-08-27
KR100814622B1 (ko) 2008-03-18
EP1233450A4 (en) 2007-08-29
JP5477396B2 (ja) 2014-04-23

Similar Documents

Publication Publication Date Title
JP3790469B2 (ja) 半導体装置
TWI579962B (zh) 藉由設置假通孔而增加金屬化層之附著力之技術
US7279411B2 (en) Process for forming a redundant structure
JP2007221161A (ja) 半導体デバイスで用いられるキャパシタとその製造方法
JP5134193B2 (ja) 半導体装置及びその製造方法
US20140073128A1 (en) Manufacturing method for metal line
TW202002020A (zh) 具有連接至經減少之薄膜電阻器脊之頂側互連件的薄膜電阻器(tfr)模組及製造方法
KR100549787B1 (ko) 반도체장치 및 그 제조방법
KR20210038824A (ko) Mol 인터커넥트 구조 및 제조 방법
JP5477396B2 (ja) 半導体装置及びその製造方法
US20050277287A1 (en) Contact etching utilizing multi-layer hard mask
JP3525788B2 (ja) 半導体装置の製造方法
US6358792B1 (en) Method for fabricating metal capacitor
US20220108921A1 (en) Self-aligned supervia and metal direct etching process to manufacture self-aligned supervia
KR101094380B1 (ko) 금속콘택을 갖는 반도체장치 제조 방법
KR100790816B1 (ko) 반도체 메모리 디바이스의 배선 제조방법
KR100832018B1 (ko) 반도체 소자 및 그 제조 방법
US6458706B1 (en) Method of forming contact using non-conformal dielectric liner
KR100695514B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20230170293A1 (en) Beol top via wirings with dual damascene via and super via redundancy
KR101095998B1 (ko) 반도체 소자의 형성 방법
US20230178379A1 (en) Film deposition for patterning process
JP5221979B2 (ja) 半導体装置の製造方法
JPH11260967A (ja) 半導体装置及びその製造方法
KR101096524B1 (ko) 반도체 소자 및 그의 형성 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120430

R151 Written notification of patent or utility model registration

Ref document number: 4997682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees