TW202002020A - 具有連接至經減少之薄膜電阻器脊之頂側互連件的薄膜電阻器(tfr)模組及製造方法 - Google Patents

具有連接至經減少之薄膜電阻器脊之頂側互連件的薄膜電阻器(tfr)模組及製造方法 Download PDF

Info

Publication number
TW202002020A
TW202002020A TW108109182A TW108109182A TW202002020A TW 202002020 A TW202002020 A TW 202002020A TW 108109182 A TW108109182 A TW 108109182A TW 108109182 A TW108109182 A TW 108109182A TW 202002020 A TW202002020 A TW 202002020A
Authority
TW
Taiwan
Prior art keywords
tfr
layer
metal
trench
ridges
Prior art date
Application number
TW108109182A
Other languages
English (en)
Other versions
TWI791101B (zh
Inventor
耀儉 冷
賈斯丁 薩托
貴格 斯托
Original Assignee
美商微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商微晶片科技公司 filed Critical 美商微晶片科技公司
Publication of TW202002020A publication Critical patent/TW202002020A/zh
Application granted granted Critical
Publication of TWI791101B publication Critical patent/TWI791101B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/288—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

提供一種用於在一積體電路(IC)結構中製造一薄膜電阻器(TFR)模組的方法。一TFR溝可在氧化物層中形成。一電阻性TFR層可沉積在該結構上方並延伸至該溝中。可藉由CMP移除該TFR層在該溝以外之部分以界定一TFR元件，該TFR元件包括一橫向延伸之TFR底部區域及從該橫向延伸之TFR底部區域向上延伸的複數個TFR脊。可執行至少一CMP以移除該氧化物層的全部或部分以及該等TFR脊的至少一部分高度。然後可在該TFR元件之相對端區域上方形成一對間隔開之金屬互連件，其中各金屬互連件接觸一各別之向上延伸之TFR脊，從而經由該TFR元件界定在該等金屬互連件之間的一電阻器。

Description

具有連接至經減少之薄膜電阻器脊之頂側互連件的薄膜電阻器(TFR)模組及製造方法
本揭露係關於薄膜電阻器(thin-film resistor,TFR)，特別是關於具有頂側金屬互連件(例如，鋁互連件)之鑲嵌(damascene)式TFR模組，以及製造此類TFR模組的方法。
半導體積體電路(integrated circuit,IC)一般包括用以連接IC之各種組件的金屬化層，稱為互連件(interconnect)或後段製程(back end of line,BEOL)元件。由於銅的低電阻率及高電遷移阻抗，銅通常優於鋁。然而，銅互連件一般難以用傳統用於鋁互連件的光阻遮罩及電漿蝕刻來製造。
用於在IC上形成銅互連件的一種已知技術稱為加性圖案化(additive patterning)，有時稱為鑲嵌(damascene)製程，其指稱傳統金屬鑲嵌技術。所謂的鑲嵌製程可包括圖案化具有開口溝的介電材料，其中銅或其他金屬導體應位於開口溝中，介電材料諸如二氧化矽、或氟矽酸鹽玻璃(fluorosilicate glass,FSG)、或有機矽酸鹽玻璃(organo-silicate glass,OSG)。沉積銅擴散障壁層(一般是Ta、TaN、或兩者之雙層)，隨後是經沉積的銅晶種層，然後是例如 使用電化學電鍍製程的主體銅填充(bulk Copper fill)。接著可使用化學機械平坦化(chemical-mechanical planarization,CMP)製程來移除任何過量的銅及障壁，並因此可被稱為銅CMP製程。溝中剩餘的銅係作用為導體。然後一般將介電障壁層(例如，SiN或SiC)沉積在晶圓上方以預防銅腐蝕並改善裝置可靠度。
隨著更多特徵被封裝至個別半導體晶片中，會更需要將諸如電阻器的被動組件封裝至電路中。一些電阻器可透過離子植入及擴散來建立，諸如多晶電阻器(poly resistor)。然而，此類電阻器一般在電阻值方面具有高度變動，且亦可能具有隨溫度急劇改變的電阻值。業界中已引進一種建構積體電阻器(稱為薄膜電阻器(TFR))的新方法，以改善積體電阻器效能。已知的TFR一般由SiCr(矽鉻)、SiCCr(碳化矽鉻)、TaN(氮化鉭)、NiCr(鎳鉻)、AlNiCr(摻雜鋁的鎳鉻)、或TiNiCr(鈦鎳鉻)形成。
圖1顯示使用習知製程實施的二實例TRF 10A及10B裝置的截面視圖。習知TFR 10A及10B裝置的製造一般需要三個附加遮罩層。第一附加遮罩層係用以建立TFR頭部12A及12B。第二附加遮罩層係用以建立TFR 14A及14B。第三附加遮罩層係用以建立TFR通孔16A及16B。如圖所示，TFR 12B及12A係分別形成為橫越TFR頭部12A及12B的頂部及底部，但在各情況中，一般需要三個附加遮罩層。
圖2顯示包括實例TFR 30的已知之IC結構的截面視圖，該實例TFR係鑑於美國專利第9,679,844號之教示而形成，其中TFR 30可使用單一附加遮罩層及鑲嵌製程來建立。可將TFR膜34(本實例中係SiCCr膜)沉積至溝中，該等溝經圖案化至先前處理之半導體基材中。如圖所示，SiCCr膜34經建構為在導電(例如，銅)TFR頭部32與介電罩蓋區域38(例如SiO2)之間的電阻 器，該導電TFR頭部具有包括介電層36(例如，SiN或SiC)的覆蓋介電區域，該介電罩蓋區域形成於SiCCr膜34上方。包括TFR 30的IC結構可針對典型的Cu(銅)互連件製程(BEOL)而經進一步處理，例如，通孔及溝的下一階層。例如，使用連接至銅TFR頭部32的典型的銅通孔40可將TFR 30與電路的其他部件連接。
TFR 30的實施例可特別適用於銅BEOL，銅BEOL可能具有關於退火的限制(例如，退火溫度可能限制在約200℃)。然而，在金屬化(Cu或Al)之前建構TFR是有必要的，從而TFR可在高溫(例如，500℃附近)下退火以實現0ppm或接近0ppm的電阻溫度係數(temperature coefficient of resistance,TCR)。並且，減少建構TFR所需的遮罩層數目是有必要或有優勢(例如，成本及時間優勢)的。此外，需要一種具有鋁互連件之TFR模組，該TFR模組係使用用於傳統技術中的鑲嵌方法形成，例如，用於高效能類比設計。
10A‧‧‧TFR
10B‧‧‧TFR
12A‧‧‧TFR頭部/TFR
12B‧‧‧TFR頭部/TFR
14A‧‧‧TFR
14B‧‧‧TFR
16A‧‧‧TFR通孔
16B‧‧‧TFR通孔
30‧‧‧TFR
32‧‧‧導電TFR頭部/銅TFR頭部
34‧‧‧TFR膜/SiCCr膜
36‧‧‧介電層
38‧‧‧介電罩蓋區域
40‧‧‧銅通孔
100‧‧‧初始結構
102‧‧‧PMD區域/PMD/介電層
104‧‧‧氧化物層
106‧‧‧光阻
108‧‧‧光阻劑/開口
110‧‧‧TFR溝
112‧‧‧TFR材料/TFR層/TFR膜
116‧‧‧介電罩蓋層/氮化物罩蓋層
118‧‧‧丘狀結構
122‧‧‧橫向延伸之底部區域/TFR元件
124‧‧‧垂直延伸脊/周圍TFR脊/TFR脊
124A‧‧‧較長脊/TFR脊/長TFR脊
124B‧‧‧較短脊/TFR脊/短TFR脊
130‧‧‧隅角或彎曲
132‧‧‧頂部表面
140‧‧‧金屬層
150‧‧‧光阻劑/抗蝕劑區域
160‧‧‧金屬互連件/頭部/金屬互連件或TFR頭部
TOXIDE‧‧‧厚度
本揭露的實例態樣在下面結合圖式來敘述，其中：〔圖1〕係使用已知之製程實施的二實例薄膜電阻器(TFR)裝置的截面視圖；〔圖2〕係包括實例TFR的已知之積體電路(IC)結構的截面視圖，該實例TFR係根據已知之技術而形成；及〔圖3A至圖3C至圖13A至圖13C〕繪示根據一實例實施例的用於形成TFR模組之實例程序。
本揭露的實施例提供具有頂側金屬互連件/薄膜電阻器(TFR)頭部之TFR模組、用於製造此類TFR模組的方法、及包括此類TFR模組的積體電路裝置。在一些實施例中，例如，對比於濕式或乾式蝕刻製程，可使用鑲嵌CMP方法來形成TFR模組。一些實施例提供具有頂側鋁互連件/薄膜電阻器(TFR)頭部的TFR模組，例如，為了與鋁互連件用於後段製程(back-end-of-line,BEOL)中作用。
此外，在一些實施例中，TFR模組可使用單一附加遮罩層來形成。例如，TFR互連件/頭部可由形成於TFR元件上方從而在TFR元件之後形成的一金屬層(例如，M1層)來界定，相較於用於某些習知TFR模組的製造程序，其可消除一或二個遮罩層，與習知製造程序相比其可降低成本。由於TFR元件在TFR頭部/接觸件之前形成，TFR膜可在不影響稍後形成之TFR頭部/接觸件結構下進行退火，並因此可由具有不同退火性質或需求的各種材料形成，例如包括SiCCr及SiCr。因此，TFR元件可經退火以實現0ppm或接近0ppm的TCR，而不影響稍後形成的TFR互連件/頭部。
在一些實施例中，TFR元件之側邊緣處的垂直延伸之TFR元件「脊」可藉由適當的脊移除程序而被移除或消除，例如，藉由用以在TFR元件上方形成金屬(例如，鋁)互連件的金屬蝕刻。
在一些實施例中，可負面地影響TFR模組之TCR(電阻溫度係數)或其他效能特性的垂直延伸之TFR元件「脊」可在形成TFR金屬互連件/頭部(例如，鋁互連件/頭部)的金屬蝕刻期間被部分地或全部地移除或消除。移除TFR脊可提供經控制或改進的TCR效能，例如，如同在審查中之2018年5月 14日提交之美國臨時專利申請案第62/670,880號所討論，其申請案全部內容特此以引用方式併入本文中。
〔相關申請案之交互參考〕
本申請案主張2018年6月21日申請之共同擁有的美國臨時專利申請案第62/688,132號之優先權，其全部內容出於所有目的特此以引用方式併入本文中。
圖3A至圖3C至圖13A至圖13C繪示根據一實例實施例的用於形成TFR模組之實例程序。
在一些實施例中，TFR模組可在金屬前介電質(pre-metal dielectric,PMD)化學機械平坦化(chemical-mechanical planarization,CMP)製程之後形成。圖3A至圖3C繪示了在PMD CMP之後包括一PMD區域102之一初始結構100的俯視圖(圖3A)、截面側視圖(圖3B)、及截面端視圖(圖3C)。在一些實施例中，PMD 102可包含在一基材上方形成的一介電層，例如，HDP(高密度電漿，High Density Plasma)氧化物。
如圖4A至圖4C所示，例如具有約1000Å(例如，500Å-1500Å)之厚度Toxide的氧化物層104可沉積在PMD 102上方。
如圖5A至圖5C所示，一光阻劑108可經沉積並圖案化以界定用於形成一TFR溝的一開口108。
如圖6A至圖6C所示，可執行TFR溝蝕刻來移除氧化物層104的經暴露區域以界定一TFR溝110。蝕刻可經執行以在介電層102上停止或稍微 進入該介電層，並可因此界定約1000Å(例如，500Å-1500Å)的TFR溝深度。光阻106可在蝕刻之後剝除。
如圖7A至圖7C所示，TFR材料112之一層可沉積在結構上方並延伸到TFR溝110中，例如，使用PVD或濺射沉積製程。在一實施例中，TFR層112可包含具有約100Å-500Å之厚度的SiCr或SiCCr層。在其他實施例中，TFR層112可包含TaN、NiCr、AlNiCr、TiNiCr、或任何其他合適的TFR材料。在一些實施例中，TFR層厚度可基於目標片電阻(例如，500至1000Ω/sq)來選擇。TFR層112可稱作電阻性TFR層。
在一些實施例中，接著可將結構進行退火，例如，在約500℃(例如，400℃-600℃或450℃-550℃)之溫度下達約30分鐘(例如，20-60min)，以使TFR層110或所得之TFR模組實現0ppm或接近0ppm的TCR(電阻溫度係數)。在一些實施例中，「接近0」ppm的TCR可包括0±400ppm/℃之TCR、或0±100ppm/℃之TCR、或0±50ppm/℃之TCR、或0±20ppm/℃之TCR、或0±10ppm/℃之TCR，取決於具體實施例。在某些具體實施例中，例如，根據同在審查中之2018年5月14日提交之美國臨時專利申請案第62/670,880號中所揭示的技術(參見，例如，圖10B及對應的文本)，TFR層110或所得之TFR模組可具有約40ppm/℃的TCR，例如，40±30ppm/℃、或40±20ppm/℃、或40±10ppm/℃，此申請案全部內容特此以引用方式併入本文中。。
如圖8A至圖8C所示，一介電罩蓋層116可沉積在結構上方並延伸到TFR溝槽110中以保護TFR膜112。在一實施例中，介電罩蓋層116可包含氮化物層，例如，具有約1000Å(例如，500Å-1500Å)之厚度的氮化矽(例如，Si3N4)。
如圖9A至圖9C所示，可執行TFR CMP以移除TFR層112及介電罩蓋層116的上部(即，在TFR溝外部之部分)，以界定具有一橫向延伸之底部區域122及向上延伸環繞底部區域122之周圍之一垂直延伸脊124的一TFR元件122。在所繪示之實例中，其中介電罩蓋層116包含氮化物(例如，氮化矽)，CMP製程的氮化物/氧化物選擇性(例如，去除氧化物層104比去除氮化物罩蓋層116快)可在TFR元件122上方界定一丘狀結構118。如圖9A至圖9C所示，周圍TFR脊124包括從TFR元件122之較長側延伸的一對較長脊124A及從TFR元件122之較短側延伸的一對較短脊124B。
如圖所示，丘狀結構118可界定相鄰於各TFR脊124的漸縮區域，其中各漸縮區域具有一傾斜的、彎曲的頂部表面，該頂部表面可界定各TFR脊之位置處的隅角或彎曲，如130處所示。丘狀結構118的形狀，包括相鄰於各TFR脊124之傾斜區域及此類傾斜區域處的隅角或彎曲130，可由CMP的特定氮化物/氧化物選擇性來界定。
如圖10A至圖10C所示，在一些實施例中，可使用任何合適的(多個)程序來進一步使丘狀結構118的頂部表面漸縮化或平滑化，例如，該(等)程序可進一步減小TFR脊124之高度及/或促進後續金屬蝕刻以移除一或多個TFR脊124之剩餘高度(例如，蝕刻後金屬互連件未覆蓋的長TFR脊124A之部分，如下文所討論之圖13C所示)。在一實施例中，用於漸縮化及平滑化丘狀輪廓並減小TFR脊124之高度的程序可包括一接觸圖案化及蝕刻、Ti或TiN襯墊沉積、鎢層沉積、及鎢CMP，這些是用於在一般積體電路(IC)製程流程中形成裝置接觸件的常見記錄程序(process-of-record)步驟。鎢CMP可減小TFR脊高度及/或進一步在相鄰於各TFR脊124之傾斜區域處漸縮化及平滑化頂部表面。 上列所述之處理可在丘狀結構118的頂部表面中減少隅角或彎曲130，從而在TFR脊124之區中產生一光滑之頂部表面132，此舉可改進隨後形成在TFR脊124上方之金屬互連件/頭部160(將於下文討論)的結構品質。
如圖11A至圖11C所示，一金屬層(例如，金屬1層)140可沉積在結構上方。在一些實施例中，金屬層140可包含鋁。在其他實施例中，金屬層140可包含銅或其他(多種)金屬。如圖所示，所沉積之金屬層140界定在TFR元件122之周圍上方延伸並接觸TFR脊124A及124B之頂部表面的向下傾斜(非垂直且非水平)區域。
如圖12A至圖12C所示，光阻劑150沉積在金屬層140上方並經圖案化以在TFR元件112之相對兩端處之短TFR脊124B上方界定一對抗蝕劑區域150。在一些實施例中，此圖案化步驟可以是在具有Al互連件之一般積體電路(IC)製程流程中的記錄程序金屬1圖案化步驟。
如圖13A至圖13C所示，執行金屬蝕刻以界定一對金屬互連件或TFR頭部160。各互連件160的底部表面接觸各別TFR脊124B的頂部表面，從而在兩個互連件160之間經由TFR元件122提供導電路徑。金屬蝕刻亦可移除未被光阻劑150/互連件160覆蓋的長TFR脊124A的剩餘部分，如圖13C所示。
如上所述，減少或去除一或多個TFR元件脊124可改進TFR模組在操作期間的電阻溫度係數(TCR)效能。
此外，在本發明的一些實施例中，TFR模組可被建構在金屬層的其他(多個)層(例如，包含Al互連件，諸如金屬2、金屬3)下方，並且TFR模組因此不限於上文所討論的金屬1實例。在一些實施例中，可在層間介電 質(Inter-Level Dielectrics,ILD)CMP後插入TFR模組以平坦化出自Al互連件中之先前金屬層的形貌。
102‧‧‧PMD區域/PMD/介電層
104‧‧‧氧化物層
116‧‧‧介電罩蓋層/氮化物罩蓋層
122‧‧‧橫向延伸之底部區域/TFR元件
124A‧‧‧較長脊/TFR脊/長TFR脊

Claims (18)

  1. 一種用於在一積體電路(integrated circuit,IC)結構中製造一薄膜電阻器(thin film resistor,TFR)模組的方法，該方法包含：在一積體電路結構中形成一溝；在該積體電路結構上方沉積一電阻性TFR層且該電阻性TFR層延伸至該溝中；移除該TFR層在該溝以外之部分以界定一TFR元件，該TFR元件包括一橫向延伸之TFR底部區域及從該橫向延伸之TFR底部區域向上延伸的複數個TFR脊；執行至少一材料移除程序以移除該氧化物層的全部或部分以及該等TFR脊的至少一部分高度；及在該TFR元件之相對端區域上方形成一對間隔開之金屬互連件，其中各金屬互連件接觸一各別之向上延伸之TFR脊，從而經由該TFR元件界定在該等金屬互連件之間的一導電路徑。
  2. 如請求項1之方法，其中形成該對間隔開之金屬互連件包含：在該TFR元件上方沉積一金屬層；及執行一金屬蝕刻以移除該金屬層之部分，從而界定該對間隔開之金屬互連件，其中該金屬蝕刻亦移除該等金屬互連件未覆蓋的至少一TFR脊之至少一部分高度。
  3. 如請求項1之方法，其中該至少一材料移除程序形成一丘狀結構，該丘狀結構包括該TFR元件；且 其中形成該對間隔開之金屬互連件包含在該丘形結構之傾斜上表面上形成該對金屬互連件。
  4. 如請求項1之方法，其中該等間隔開之金屬互連件包含鋁。
  5. 如請求項1之方法，其中該等間隔開之金屬互連件係形成在一金屬1層中。
  6. 如請求項1之方法，其中該TFR層包含SiCr或SiCCr。
  7. 如請求項1之方法，其進一步包含：在移除該TFR層在該溝以外之部分前，在該TFR層上方沉積氮化物罩蓋層且該氮化物罩蓋層延伸至該溝中；且其中移除該TFR層在該溝以外之部分以界定該TFR元件的步驟亦移除該氮化物罩蓋層在該溝以外之部分。
  8. 如請求項1之方法，其進一步包含，在形成該等金屬互連件前，將該TFR層或TFR元件退火以提供一經選擇之電阻溫度係數(temperature coefficient of resistance,TCR)。
  9. 如請求項1之方法，其中在一積體電路結構中形成一溝包含：在一介電區域上方形成氧化物層；及在該氧化物層中形成一溝。
  10. 如請求項1之方法，其中該材料移除程序包含一化學機械平坦化(chemical mechanical planarization,CMP)。
  11. 如請求項1之方法，其中移除該TFR層在該溝以外之部分以界定該TFR元件包含執行一化學機械平坦化(CMP)。
  12. 一種薄膜電阻器(TFR)，其包含： 一電阻性TFR元件，其包括一橫向延伸之TFR底部區域及從該橫向延伸之TFR底部區域之第一及第二側邊向上延伸的一對TFR脊；一非導電結構，其相鄰於各向上延伸之TFR脊，各非導電結構界定以自該TFR元件之中心遠離之一方向向下傾斜的一傾斜頂部表面；一對金屬互連件，其等形成在該TFR元件上方，其中各金屬互連件：定位在相鄰於一各別之向上延伸之TFR脊的一各別之非導電結構的上方；在該各別之非導電結構的該傾斜頂部表面上方傾斜地延伸；且接觸該各別之向上延伸之TFR脊；使得一導電路徑係經由該等向上延伸之TFR脊及該橫向延伸之TFR底部區域而被界定在該等金屬互連件之間。
  13. 如請求項12之薄膜電阻器，其中該等金屬互連件包含鋁。
  14. 如請求項12之薄膜電阻器，其中該TFR元件包含形成於一溝中的一鑲嵌式(damascene-type)元件。
  15. 如請求項12之薄膜電阻器，其中該等金屬互連件係形成在一金屬1層中。
  16. 如請求項12之薄膜電阻器，其中該TFR元件包含SiCr或SiCCr。
  17. 如請求項12之薄膜電阻器，其中相鄰於各向上延伸之TFR脊的該非導電結構包含氮化物區域，該氮化物區域相鄰於該各別之向上延伸之TFR脊的一第一側並在該橫向延伸之TFR底部區域的上方。
  18. 如請求項12之薄膜電阻器，其中相鄰於各向上延伸之TFR脊的該非導電結構包含氧化物區域及氮化物區域，該氧化物區域在該各別之向上延 伸之TFR脊的一第一側上，該氮化物區域在該各別之向上延伸之TFR脊的一第二側上。
TW108109182A 2018-06-21 2019-03-18 具有連接至經減少之薄膜電阻器脊之頂側互連件的薄膜電阻器(tfr)模組及製造方法 TWI791101B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862688132P 2018-06-21 2018-06-21
US62/688,132 2018-06-21
US16/034,423 2018-07-13
US16/034,423 US10553336B2 (en) 2018-06-21 2018-07-13 Thin-film resistor (TFR) module with top-side interconnects connected to reduced TFR ridges and manufacturing methods

Publications (2)

Publication Number Publication Date
TW202002020A true TW202002020A (zh) 2020-01-01
TWI791101B TWI791101B (zh) 2023-02-01

Family

ID=68981036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108109182A TWI791101B (zh) 2018-06-21 2019-03-18 具有連接至經減少之薄膜電阻器脊之頂側互連件的薄膜電阻器(tfr)模組及製造方法

Country Status (4)

Country Link
US (1) US10553336B2 (zh)
DE (1) DE112019003120B4 (zh)
TW (1) TWI791101B (zh)
WO (1) WO2019246020A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017113401A1 (de) * 2017-06-19 2018-12-20 Epcos Ag Schichtwiderstand und Dünnfilmsensor
US20210272726A1 (en) * 2020-02-27 2021-09-02 Microchip Technology Incorporated Thin film resistor (tfr) formed in an integrated circuit device using wet etching of a dielectric cap
US11508500B2 (en) 2020-02-28 2022-11-22 Microchip Technology Incorporated Thin film resistor (TFR) formed in an integrated circuit device using TFR cap layer(s) as an etch stop and/or hardmask
US11495657B2 (en) 2020-03-02 2022-11-08 Microchip Technology Incorporated Thin film resistor (TFR) formed in an integrated circuit device using an oxide cap layer as a TFR etch hardmask
US11626474B2 (en) * 2020-12-31 2023-04-11 Microchip Technology Incorporated Thin-film resistor (TFR) with improved contacts
US11670439B2 (en) * 2021-07-15 2023-06-06 Microchip Technology Incorporated Thin-film resistor (TFR) module

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534374B2 (en) 2001-06-07 2003-03-18 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
US7112286B2 (en) * 2003-12-04 2006-09-26 Texas Instruments Incorporated Thin film resistor structure and method of fabricating a thin film resistor structure
JP2005243828A (ja) * 2004-02-25 2005-09-08 Denso Corp 半導体装置
US7291525B1 (en) * 2004-08-05 2007-11-06 National Semiconductor Corporation System and method for manufacturing thin film resistors using a trench and chemical mechanical polishing
US7669313B2 (en) 2005-07-11 2010-03-02 Texas Instruments Incorporated Method for fabricating a thin film resistor semiconductor structure
US7485540B2 (en) 2005-08-18 2009-02-03 International Business Machines Corporation Integrated BEOL thin film resistor
US7829428B1 (en) * 2008-08-26 2010-11-09 National Semiconductor Corporation Method for eliminating a mask layer during thin film resistor manufacturing
US8680618B2 (en) * 2011-10-17 2014-03-25 Texas Instruments Incorporated Structure and method for integrating front end SiCr resistors in HiK metal gate technologies
CN104051614A (zh) 2013-03-15 2014-09-17 联华电子股份有限公司 埋入式电阻
US9679844B2 (en) * 2015-06-18 2017-06-13 Microchip Technology Incorporated Manufacturing a damascene thin-film resistor
TWI692851B (zh) * 2016-12-12 2020-05-01 聯華電子股份有限公司 半導體元件及其製作方法
US10658453B2 (en) 2018-06-15 2020-05-19 Microchip Technology Incorporated Aluminum compatible thin-film resistor (TFR) and manufacturing methods

Also Published As

Publication number Publication date
DE112019003120T5 (de) 2021-03-11
US20190392967A1 (en) 2019-12-26
WO2019246020A1 (en) 2019-12-26
DE112019003120B4 (de) 2024-04-25
CN112335065A (zh) 2021-02-05
US10553336B2 (en) 2020-02-04
TWI791101B (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
TWI791101B (zh) 具有連接至經減少之薄膜電阻器脊之頂側互連件的薄膜電阻器(tfr)模組及製造方法
US10177214B2 (en) Metal thin film resistor and process
US7332428B2 (en) Metal interconnect structure and method
US7611991B2 (en) Technique for increasing adhesion of metallization layers by providing dummy vias
US7399700B2 (en) Dual damascene interconnection with metal-insulator-metal capacitor and method of fabricating
US10818748B2 (en) Thin-film resistor (TFR) formed under a metal layer and method of fabrication
US20080157380A1 (en) Method for forming metal interconnection of semiconductor device
US10643887B2 (en) Method of manufacturing damascene thin-film resistor (TFR) in poly-metal dielectric
US10658453B2 (en) Aluminum compatible thin-film resistor (TFR) and manufacturing methods
TW201919147A (zh) 形成整合於積體電路裝置中之薄膜電阻器之系統及方法
US6638849B2 (en) Method for manufacturing semiconductor devices having copper interconnect and low-K dielectric layer
JP5477396B2 (ja) 半導体装置及びその製造方法
US20210272726A1 (en) Thin film resistor (tfr) formed in an integrated circuit device using wet etching of a dielectric cap
CN112335065B (zh) 集成电路中的薄膜电阻器及其制造方法
US10566411B2 (en) On-chip resistors with direct wiring connections
US11670439B2 (en) Thin-film resistor (TFR) module
WO2023287457A1 (en) Thin-film resistor (tfr) module
TW202415277A (zh) 半導體結構及其製造方法