JPH03244126A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置の製造方法に関し、さらに詳しくは
、パターン精度の高い銅配線を有する半導体装置の製造
方法に関する。

（従来の技術） 近年電子機器の分野における装置の小型化、高集積化は
著しく、それに伴ない電子部品の小型化も益々促進され
ている。このように電子部品ｄ小型化が進むに連れ、半
導体装置内の配線等の各種配線に対して、微細化の要求
が高１ってきている。

このような電子部品における配線の材料としては導電性
が良いこと、微細な配線を形成するための薄膜が得られ
やすいこと、シリコン等の半導体基板上に配線を形成す
る際半導体基板とのオーミック接触が得られやすいこと
等が要求される。前述したような要求に応える材料とし
て、以前より電子部品における配線に釦いて丸糸の合金
が多く利用されてきた。

しかしながら、今後配線がより微細化されると、係るｋ
ｔＪの配線ではエレクトロマイグレーションあるいはス
トレスマイグレーションによる配線不良のかそれが高く
、信頼性に欠けるという問題を生じる。これに対し、近
年虹系合金に代わる配線材料の検討が活発に行なわれて
いる。特に銅配線ハ、耐エレクトロマイグレーション、
剛ストレスマイグレー／ヨンに優れ、電気抵抗も低いこ
とから極めて有望視されている。

このように銅配線は信頼性、電気的特性等にむいてＭ未
配線よシ優れてはいるが、現在寸で有効な微細加工のプ
ロセスが見出されていない。例えばＣＦ４等を用いるド
ライエツチング法は、虹系配線の微細加工には有効であ
ったが、銅配線にかいては銅のハロゲン化物の蒸気圧が
低いため用いることができず、パターンの形成を行なう
ことができない。従って、銅配線のパターンを形成する
ための新たなプロセスの開発が、以前より数多く行なわ
れている。

なかでも、複雑かつ高価な装置を必要としない無電解め
っき法は近年急速に研究開発が進められて釦り、特開昭
５９−１４７４３０号、特開昭６１−１７９５５３号等
には、無電解銅めっきにより銅配線のパターンを形成す
る技術が開示されている。

このように無電解めっき法を用いて銅配線のパターンを
形成する方法を第３図に示す。

係る銅配線のパターン形成方法では、第３図（ａ）に示
すように、捷ず基板（１）上に下層導体薄膜（２）が形
成される。次いで、第３図（１））に示す如く下層導体
薄膜（２）上にフォトレジスト（３）を塗布した後、フ
ォトリソグラフィー技術によシ所望のフォトレジストパ
ターンを形成する。さらに、第３図（Ｃ）に示すように
パターニングされたフォトレジスト（３）をマスクとし
て下層導体薄膜（２）のエツチングを行なイハターンを
形成し、この後フォトレジスト（３）は除去する。しか
る後、所望のパターンの下層導体薄膜（２）が形成され
た基板（１）を無電解銅めっき液に浸漬すると、下層導
体薄膜（２）上に選択的に銅が析出され、第３図（ｄ）
に示すように銅配線（４）のパターンが形威される。

を形成した後、この下層導体薄膜上に無電解めっき法に
より銅を析出せしめ、銅配線のパターンが形成される。

しかるにこのような方法では、下層導体薄膜上に釦いて
銅の析出が等方的に進むためパターン精度の高い銅配線
を形成することは極めて困難であった。すなわち第３図
（ｄ）に示されるように、下層導体薄膜上に析出する銅
は縦方向のみならず横方向にも拡がってし捷うため、形
成される銅配線の配線幅が下層導体薄膜のパターン幅と
比較して増大することは避けられず、得られる銅配線に
釦いてはパターン精度が悪いという問題があった。

（発明が解決しようとする課題） 上述したように半導体装置等の電子部品に釦いて、配線
材料として鋼を用いることが従来より検討されているが
、精度良く微細な銅配線のパターンを形成することので
きるプロセスが開発されていないため、未だ実現には到
っていない。

本発明ではこのような問題に鑑みて、微細な銅配線のパ
ターンを精度良く形成することが可能な半導体装置の製
造方法を提供することを目的としている。

〔発明の構成〕

（課題を解決するための手段） 本発明は、半導体基板上に形成された所望のパターンを
有する下層導体薄膜上に無電解めっき法により銅を析出
せしめ銅配線の形成を行なう工程を具備した半導体装置
の製造方法において、前記銅配線の形成は、目的とする
銅配線のパターンと対応するマスクパターンを有する配
線間絶縁層を前記半導体基板上に形威した後に行なうこ
とを特徴とする半導体装置の製造方法である。すなわち
本発明の方法は、銅配線の形成を行なう前に配線間絶縁
層を先に形威し、無電解めっき法による銅配線の形成を
行なう際に、前記配線間絶縁層をマスクとして活用する
というものである。

本発明では、下層導体薄膜の形成と配線間絶縁層の形成
とはどちらを先に行なってもよい。以下に、下層導体薄
膜を先に形成する場合について説明する。渣ず、例えば
トランジスタ、電極、誘電体等の能動素子が形成された
半導体基板上に、膜厚５ＱＱｎｍ以下程度の下層導体薄
膜を形成する。

成膜法としては、真空蒸着法、スパッタ法、ＣＶＤ法等
の乾式法を用いた方が半導体装置の小型化に対して有利
であるが、特にこれに限定されない。

咬た下層導体薄膜の膜厚が薄いほど、後述するパターニ
ングが容易となるので好捷しい。次に前記下層薄膜導体
上にフォトレジストを塗布した後、フォトリソグラフィ
ー技術によりフォトレジストパターンを形成し、このフ
ォトレジストパターンをマスクとして前記下層導体薄膜
をパターニングする。パターニングの方法としては、Ｒ
ＩＥ（反応性イオンエツチング）、ＣＤＥ（ケミカルド
ライエツチング）等のドライエツチング法、ミリンが除
去された領域にＳ　ｉ　ＯｌＳ　ｉＮ、　ＰＳＧ（ＩＪ
ンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケー
トガラス）等の絶縁膜を成膜して配線間絶縁層を形成す
る。このとき形成される配線間絶縁層においては、目的
とする銅配線のパターンと対応するマスクパターンが得
られる。なお成膜法としては、気相成長法、液相成長法
のいずれも用いることができる。次いで、前記下層導体
薄膜上のフォトレジストを剥離した後、前記配線間絶縁
層をマスクとして無電解銅めっきを行なえば、前記下層
導体薄膜」二に銅が析出して目的とするパターンを有す
る銅配線が形成される。

一方、配線間絶縁層を先に形成する場合には、１ず半導
体基板上に絶縁層を積層した後、フォトレジストを塗布
してフォトリソグラフィー技術によう所望のフォトレジ
ストパターンを形成する。

次に、このフォトレジストパターンをマスクとして絶縁
層のエツチングを行ない、所望のパターンを有する配線
間絶縁層を形成する。このとき特に異方性エツチングを
行なえば、精度の高いパターンを有する配線間絶縁層を
得ることができる。この後、前記配線間絶縁層の形成さ
れた半導体基板全面に導体薄膜を成膜して前記配線間絶
縁層上のフォトレジストを剥離すれば、所望の領域に下
層導体薄膜が形成され、フォトレジストを介して前記配
線間絶縁層上に成膜された導体薄膜はリフトオンされる
。次いで、前記配線間絶縁層をマスクとして無電解銅め
っきを行なえば、前記下層導体薄膜上のみに銅が析出し
て、パターン精度の高い銅配線を形成することができる
。

本発明に係る下層導体薄膜の材料としては、通常の金属
材料は特に限定されることなく用いることができる。こ
のとき下層導体薄膜を、基板との密着性を向上せしめる
ための接合層、銅との相互拡散を防ぐためのバリア層等
の複数の層より構成すれば、得られる半導体装置の信頼
性が向上するので好オしい。さらに、このように下層導
体薄膜を複数の層よう構成する場合には、最上層を銅層
とすれば下層導体薄膜と銅配線の密着性が良好となるの
でより好筐しい。な釦このときに形成される銅層は、銅
配線と比較して膜厚が極めて薄く、ミリング法等によシ
容易に微細加工が行なえるので、パターニング上の問題
は生じない。具体的に好ましい下層導体薄膜としては、
Ｃｕ　／　Ｔ　ｉ　Ｎ／　Ｔ　ｉ、Ｃｕ　／　Ｐ　ｔ　
／Ｔ　ｉ　、　Ｃｕ　／　Ｃｒ　等を挙げることができ
る。

また、本発明において無電解銅めっきを行なう際の無電
解銅めっき液としては、通常のホルマリンを還元剤とし
た強アルカリ溶液を用いればよい。

さらに本発明では、銅配線を形成した後、銅配線中の応
力を緩和するためあるいは結晶粒径を変えるために、必
要に応じて不活性ガス及び水素中でのアニールを行なう
こともできる。

また本発明では、得られた銅配線上にＣＶＤ法等通常の
方法により層間絶縁膜を成膜して、所定の箇所にコンタ
クトホールの開孔、穴埋めを行なった後、同様の方法に
より前記層間絶縁膜上に銅を 配線を形成して、多層の銅配線Ｖ形成してもよい。

な釦このときには、コンタクトホールの穴埋めについて
も無電解銅めっきを利用することができる。

（作用） 上述したような本発明の半導体装置の製造方法では、無
電解めっき法により銅配線の形成を行なう際に、これよ
り先に形成された配線間絶縁層をマスクとして利用する
ことができる。従って、銅の析出が横方向に拡がるとい
う問題がなく、パターン精度の高い銅配線の形成が万能
となる。

（実施例） 以下に本発明の実施例を示し、本発明をより詳細に説明
する。

実施例１ 第１図に、本発明に係る半導体装置の製造方法の一実施
例を示す。

１ず第１図（ａ）に示すように、トランジスタ、電極、
誘電体等が形成されたシリコンウェハよりなる半導体基
板（１１１の全面に、それぞれ厚さ５Ｑｎｍ。

１０１００ｎ　５０ｎｍのＴｉ層、ＴｉＮ層、Ｃｕ層を
スハノめるための接合層、ＴｉＮ層はＣｕの拡散を防ぐ
ためのバリア層としての機能を有している。

次に第１図（ｂ）に示すように、下層導体薄膜０上に７
オトレジスト（１３を塗布した後、フォトリソグラフィ
ー技術によりフォトレジストパターンを形成し、係るフ
ォトレジストパターンの形成されたフォトレジストα３
）をマスクとして下層導体薄膜０２１をパターニングし
た。パターニングは、甘ず最上層のＣｕ層をイオンミリ
ングによりエツチングした後、ＲＩＥにより　ＴｉＮ層
　Ｐｔ層をエツチングした。

この後、エンチングにより下層導体薄膜ａ通の除去され
た領域に、第１図（Ｃ）に示す如く、ＳｉＯ２膜を液相
成長法により成膜して配線間絶縁層住刃を形成した。次
いで、平坦化のために配線間絶縁層α気を一部エノチバ
ノクした後、第１図（ｄ）に示すようにフォトレジスト
（１，３１を剥離せしめた。さらに、ホルマリンを還元
剤とした高速タイプの無電解銅めっき液中に、第１図（
ｄ）に示される下層導体薄膜（１７Ｊ及び配線間絶縁層
０５）の形成された半導体基板αυを浸漬して、５０〜
６０℃で約１０分間保持した後、純水で洗浄して５００
℃、１時間のアニールを行なった。この結果第１図（ｅ
）に示すように下層導体薄膜ｑ膜上に厚さ４．ＯＯｎｍ
の銅配線α弔が精度良く形成された。

実施例２ 第２図に本発明に係る半導体装置の製造方法の他の実施
例を示す。

渣ず第２図（ａ）に示すように、トランジスタ、電極、
誘電体等が形成されたシリコンウェハ・よりなる半導体
基板ＯＤの全面に５ｉｎ２膜をプラズマＣＶＤ法により
成膜した後、ＳｉＯ２膜上にフォトレジスト（至）をス
ピンコーティングしてフォトリソグラフィー技術により
フォトレジストパターンを形成し、係るフォトレジスト
（２３１をマスクとしてＲＩＥにより５ｉｎ２膜の異方
性エンチングを行ない、配線間絶縁層（２つを形成した
。

次に、スパッタ法を用いてＴｉ層（５０１ｍ）　、Ｐｔ
層（５０ｎｍ）、Ｃｕ層（５０ｎｍ）を順次積層して、
第２図（ｂ）に示すように導体薄膜（２Ｅ９を全面に形
成した。な鋤導体薄膜中、Ｔｉ層は接合層、Ｐｔ層はバ
リア層としての機能を有している。この後、第２図（Ｃ
）に示すようにフォトレジス）　０３１を剥離すること
により、フォトレジス）　（２３）上の導体薄膜（１）
も同時にリフトオンされ、半導体基板（２Ｉ）上に所望
のパターンを有する下層導体薄膜０２１が残った。しか
る後に実施例１と同様にして無電解銅めっきを行なった
ところ、第２図（ｄｌに示す如く下層導体薄膜□□□上
にパターン精度の高い銅配線（２ａが形成された。

〔発明の効果〕

以上詳述したように、本発明に係る半導体装置の製造方
法によれば、微細な銅配線のパターンを精度良く形成す
ることができ、ひいては半導体装置の小型化、高集積化
を達成することが可能となる。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の製造方法の一実施例
を示す縦断面図、第２図は本発明に係る半導体装置の製
造方法の他の実施例を示す縦断面図、第３図は従来の銅
配線のノ（ターン形成方法を示す縦断面図である。 １１．２１・・・半導体基板、２．１２．２２・・・下
層導体薄膜、３，１３．２３・・・フォトレジスト、４
．１４．２４・・・銅配線、１５．２５・・・配線間絶
縁層。

Claims (1)

【特許請求の範囲】
1. 半導体基板上に形成された所望のパターンを有する下層
   導体薄膜上に無電解めつき法により銅を析出せしめ銅配
   線の形成を行なう工程を具備した半導体装置の製造方法
   において、前記銅配線の形成は、目的とする銅配線のパ
   ターンと対応するマスクパターンを有する配線間絶縁層
   を前記半導体基板上に形成した後に行なうことを特徴と
   する半導体装置の製造方法。