KR19990063767A - 전용챔버 증착된 두개의 티타늄 박층을 가진 집적회로용 금속적층 - Google Patents

전용챔버 증착된 두개의 티타늄 박층을 가진 집적회로용 금속적층 Download PDF

Info

Publication number
KR19990063767A
KR19990063767A KR1019980702234A KR19980702234A KR19990063767A KR 19990063767 A KR19990063767 A KR 19990063767A KR 1019980702234 A KR1019980702234 A KR 1019980702234A KR 19980702234 A KR19980702234 A KR 19980702234A KR 19990063767 A KR19990063767 A KR 19990063767A
Authority
KR
South Korea
Prior art keywords
layer
titanium
stack
metal
metal stack
Prior art date
Application number
KR1019980702234A
Other languages
English (en)
Inventor
래지브 래스토지
펭 바이
소헤일 아메드
윌리엄 케이. 메이어
Original Assignee
피터 엔. 데트킨
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 엔. 데트킨, 인텔 코오퍼레이션 filed Critical 피터 엔. 데트킨
Publication of KR19990063767A publication Critical patent/KR19990063767A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

개선된 전장 이동 특성을 증명하는 집적 회로에 사용한 금속 적층(35). 티타늄의 대략 185Å의 기층(31)은 알루미늄-구리 합금 층과 같은 벌크 도체 층(32)의 형성이 뒤따르고 ILD위에 형성된다. 티타늄의 대략 185Å의 캡핑 층(33)이 벌크 도체 층(32)위에 형성된다. 최종적으로, 질화 티타늄의 반사방지코팅(ARC)(34)이 캡핑층(33)위에 형성된다.

Description

전용챔버 증착된 두 개의 티타늄 박층을 가진 집적회로용 금속적층
종종 최신의 집적 회로는 실리콘과 같은 반도체 기판상에 형성된 트랜지스터, 커패시터, 및 레지스터와 같은 다수의 능동 및 수동 소자를 포함하고 있다. 초기에 제조될 때, 이러한 소자는 기판상에서 서로 분리되어 있고, 기능 회로를 형성하기 위해 나중에 상호 접속된다. 이러한 상호 접속 구조의 양품은 완성된 집적 회로의 성능과 신뢰도에 크게 영향을 준다. 상호 접속은 크게 최신의 초대용량 집접(ULSI)회로에서 성능과 밀도의 한계를 결정한다.
종종 상호 접속 구조는 기층, 벌크 도전층, 및/또는 캡핑층을 포함할 수있는 금속 적층으로부터 제조된다. 그 적층은 스퍼터링에 의해 일반적으로 절연층에 형성되고, 그 다음, 사진 석판술 기술을 사용하여, 상호 접속 구조를 한정하도록 에칭된다. 현재의 생산 공정에서, 상호 접속 구조의 복수의 레벨이 사용되고, 예를 들어, 금속 적층의 4개의 층이 사용될 수 있고, 각각은 중간층 절연(ILD)에 의해 서로 분리되어 있다. 반드시는 아니나 대개, 알루미늄 및 알루미늄 합금은 금속 적층에서 벌크도체로서 사용된다.
전장 이동(electromigration)은 이 박막 도체에서 중요한 신뢰도 문제이다. 알루미늄은 낮은 녹는점으로 인하여, 다른 금속보다 더 전장 이동에 민감하다. 고전류가 도체를 통과할 때, 원자가 이동되고, 네트워크의 공간으로 병합되는 결정 입자 경계에 빈 공간이 발생된다. 공간 결정 핵이 종종 결정 입자 경계와 도체 측벽의 교차점에서 일어난다. 알루미늄-구리 합금에서, 선택된 경계가 구리가 풍부한 평면 침전물에 의해 경화될 것 같은 곳에 그대로 남아 있고, 일부 샤프하고 명확한 에지를 가진 공간을 야기한다. 이 다양한 형태의 공간은 개방 회로가 공정을 종료할 때까지 계속 확대된다.
내열성의 금속이 종종 알루미늄 합금과 결합하여 분로 층, 즉, 이 공간의 존재로 고른 전기 경로를 제공하는 데 사용된다. 도1 및 도2와 결부시켜 논의될 바와 같이, 티타늄과 질화티타늄 층은 분로 층으로서 가끔 사용된다.
도1은 상호 접속 구조에 사용된 종래의 금속 적층을 도시하고 있다. 도1에서, 금속 적층은 중간층 절연체(ILD)(10)상에 형성된다. 벌크 도체(11)는 알루미늄 합금층(11)으로 구성되어 있다. 이 층의 두께는 그 층이 운반하는데 필요한 전류에 따라서 변한다. 전형적인 층은 3500Å두께일 것이다. 질화티타늄(TiN)의 층은 층(11)의 상부 표면에 형성된다. 도1에 설명된 종래의 적층의 이 층은 약 370Å두께이다. 그 다음, 티타늄 약 1000Å두께의 층(13)이 층(12)의 상부 표면 위에서 스퍼터된다. 다음에 이 반사방지코팅(ARC)이 층(13)의 상부에 형성된다. 이 코팅은 도1에 도시된 종래예에 대하여 370Å이다.
도2는 ILD(20)상에 형성된 상호 접속 구조에 사용된 다른 종래 금속 적층을 도시하고 있다. 먼저, 티타늄 약 1000Å두께의 기층(21)은 ILD(20)상에 형성된다. 이 벌크 도체를 뒤따라, 다시 알루미늄-구리 합금층(22)이 티타늄 층(21)의 상부 표면에 형성된다. 앞에서와 같이, 이 층의 두께는 그 층이 운반되는 데 필요한 전류의 양에 의해 결정된다(예, 6000Å-12000Å두께). ARC(23)는 층(22)의 상부 표면에 형성된다. 다시, 층(23)은 TiN 370Å두께의 코팅으로 구성되어 있다.
도시된 바와 같이, 본 발명은 도1과 도2에 도시된 것보다 다른 적층을 제공한다. 더 월등한 품질을 가진 특히, 도1과 도2에 도시된 금속 적층을 능가하는 개선된 전장 이동 성능을 가진 새롭게 설명된 금속 적층이 설명되어 있다.
1. 발명의 분야
본 발명은 집적 회로의 구조를 상호 접속하는 데 사용된 금속 적층(stack)에 관한 것이다.
2. 관련 출원
이 출원은 "새로운 비어(via) 홀 프로파일과 제조 방법"이라는 명칭으로 1994년 10월 17일에 출원되어 계류중인 출원 번호 제324,763호에 관한 것이고, 본 발명의 양도인에 양도되어 있다.
도1은 집적 회로의 상호 접속 구조에 사용된 종래의 금속 적층의 절단 정면도.
도2는 집적 회로의 상호 접속 구조에 사용된 다른 종래의 금속 적층의 절단 정면도.
도3은 본 발명에 따라서 제조된 금속 적층의 절단 정면도.
도4는 본 발명에 따라서 형성된 두 개의 금속 적층의 절단 정면도.
도5는 웨이퍼 이동의 시퀀스를 도시한 도2와 도3의 금속 적층을 제조하는 데 사용된 스퍼터 시스템의 평면도.
도6은 본 발명의 금속 적층을 제조하는 데 사용된 단계를 설명하는 공정 흐름도.
집적 회로의 상호 접속 구조에 사용하는 개선된 금속 적층이 설명되어 있다. 그 적층은 약 125Å와 200Å사이에 있는 티타늄의 얇은 베이스 층을 포함하고 있다. 벌크 도체 층은 베이스 층의 상부 표면에 형성되어 있다. 일실시예에서, 이 층은 알루미늄-구리 합금으로 구성되어 있다. 약 125Å-200Å두께 사이의 티타늄 캡핑 층이 벌크 도체 층의 상부 표면에 형성되어 있다. 질화티타늄의 반사방지코팅이 캡핑 층의 상부 표면에 형성되어 있다.
본 발명은 집적 회로의 상호 접속 구조로서 사용한 새로운 금속 적층을 설명하고 있다. 다음 설명에서, 본 발명의 완전한 이해를 돕기 위해, 특정 물질, 공정, 장비가 상세히 설명되어 있다. 그러나, 이러한 특별한 설명없이도, 당업자는 본 발명이 실행될 수 있다는 것을 알 수 있다. 다른 예에서, 본 발명의 모호성을 제거하기 위해, 공지된 제조 물질, 공정, 및 장비는 설명되지 않았다.
도3의 단면도에서, 본 발명의 새로운 금속 적층(35)을 이용한 상호 접속 구조의 일부가 설명되어 있다. 전형적으로, 본 발명의 금속 적층(35)은 ILD(30)과 같은 ILD 층에 형성된다. 적층(35)의 층(31-34)이 절연체상에 형성된 후에, 공지된 사진 석판술 기술이 논의될 상호 접속 구조를 형성하기 위해, 적층을 마스크하고 적층의 일부를 에칭하는 데 사용된다.
비어가 금속 적층의 상이한 레벨사이 및 적층과 기판 영역사이에 전도 경로를 제공하는 데 사용된다. 본 발명의 금속 적층을 사용한 하나의 비어는 "새로운 비어(vias) 홀 프로필과 제조 방법"으로 명칭되어 1994년 10월 17일에 제출된 계류 출원 327,763에 설명되어 있고, 본 발명의 양도인에게 양도되어 있다.
도3의 적층에 의해 도시된 본 발명
도3에 설명된 적층(35)은 전용 챔버에서 ILD 층(30)위에 스퍼터된 티타늄의 베이스 층(31)을 포함하고 있다. 티타늄이 바람직하지만, 다른 내열성의 금속이 이 얇은 층에 사용될 수 있다. 이 분로층은 185Å이 바람직하지만, 약 125Å와 200Å사이의 두께일 수 있다.
일실시예에서, 약 0.5% 구리를 가진 알루미늄-구리 합금을 사용한 벌크 도체 층(32)이 베이스 층(31)의 상부 표면과 접촉하고 있다. 알루미늄 합금층은 저저항률과 공지된 공정 때문에 바람직하지만, 다른 저저항 물질이 벌크 도체로서 작용할 수 있다는 것을 알 수 있다. 그 층(32)의 두께는 그 층(32)이 운반할 수 있는 전류량의 함수에 따라 선택된다. 도4와 결부시켜 설명되는 바와 같이, 이 층의 두께는 주어진 집적 회로에서 다른 것에 비교되는 하나의 레벨에서 상이할 수 있다. 층(32)의 전형적인 두께 값은 약 5000Å-20,000Å두께사이의 범위이다.
티타늄의 얇은 캡핑 층(33)은 층(32)의 상부 표면과 접촉하여 형성된다. 바람직한 실시예에서, 층(33)은 전용 챔버에서, 바람직하게 약 185Å 두께의 스퍼터된 티타늄이다. 그러나. 이 층은 대략 125Å에서 200Å사이에 있을 수 있다. 또, 층(31)의 경우에서와 같이, 다른 내열성의 물질이 층(33)에 사용될 수 있다.
마지막으로, 반사방지코팅(ARC)(34)이 층(33)의 상부 표면에 형성된다. 질화티타늄 (TiN)의 층은 대략 150Å의 두께이다. 공지된 바와 같이, 이 층은 금속 적층의 마스킹을 더 어렵게 만들 수 있는 반사를 감소시킨다.
도3으로부터 알게 된 바와 같이, 알루미늄 합금과 티타늄의 적층(35)에 두 개의 접촉면이 있다. 이러한 접촉면이 층(31,32)사이에 그리고, 층(32,33)사이에 있다. 티타늄과 알루미늄이 충분히 가열될 때, 알루미늄화 티타늄(TiAl3)을 형성하도록 반응이 일어난다. 일반적으로, 이 접촉면에서 알루미늄화 티타늄 층을 형성하는 벌크 도체와 티타늄 층사이에서 완성 반응이 일어난다. 이것은 ILD 증착, ILD 어닐링, 고온 재 세척 단계, 및 다른 단계시에 보통 일어나는 것과 같이, 금속 적층의 형성후 고온 처리를 통해서 실현된다. 티타늄 층(31,33)의 본래 두께는 각각 현재의 바람직한 실시예에서 약 185Å이고, 185Å의 Ti는 525Å의 AlCu 합금과 반응하고, 약 670Å의 TiAl3층이 형성된다.
도3에 도시된 금속 적층과 도1과 도2에 도시된 종래 적층에 대하여 성능 측정이 비교되었다. 도3의 금속 적층은 비어 저항, 금속 방향내기, 공간화, 및 시트 저항과 같은 영역에서 더 좋게 수행된다. 도3의 적층은 종래의 적층과 같이 제조가능하게 실험된다. 도3의 적층에 대한 검출 밀도에 의해 측정된 전장 이동 성능은 도1과 도2의 종래의 적층과 비교하였을 때, 예상외로 높게 나타난다.
도4의 복수 레벨
전형적인 집적 회로에서, 도3의 적층은 복수의 상이한 레벨에 사용된다. 이것은 도4의 단면도에 부분적으로 도시되어 있다. 제1금속 적층(40)은 ILD(43)상에 형성되어 있다. 적층(40)은 ILD(41)만큼 제2금속 적층(42)으로부터 분리되어 있다. 다른 ILD는 적층(42)상에 형성되어 있고, 추가 금속 적층을 지원할 수 있다.
전형적인 공정에서, 적층(40)이 형성된 후, 적층(40)은 공지된 사진 석판술과 에칭 공정을 사용하여, 상호 접속 구조로 패턴된다. BCl3과 Cl로 구성된 화학물로 에칭하는 반응 이온 에칭(RIE)과 같은 공지된 에칭 기술이 상호 접속 구조를 형성하기 위해 적층(40)을 패턴하는 데 사용될 수 있다.
이 다음에, ILD(41)는 공지된 화학 증착법(CVD)을 사용한 패턴 적층(40)위에 형성된다. 예를 들어, 도핑된 이산화 실리콘층은 약 10,000Å의 두께로 증착된다. 또한, 공지된 바와 같이, 층(41)은 적층(42)이 형성될 수 있는 평면을 형성하기 위해, 화학 에칭 또는 화학적 기계적 폴리싱을 사용하여 평면화된다.
그러면, 적층(42)은 적층(35)을 형성하는 데 사용된 동일 방식으로 ILD(41)위에 형성된다. 중간 세척, 비어 접촉부 처리 단계, 및 다른 공지된 단계는 설명되지 않았다.
적층(40,42) 각각은 벌크 도체 층의 두께가 변할 수 있는 것을 제외하고, 도3의 적층(35)과 동일할 수 있다. 예를 들어, 적층(40)은 바람직한 실시예에서 약 1845Å의 두께를 가진 티타늄(44)의 얇은 기층으로 구성되어 있다. 벌크 도체 층(45)은 예를 들어, 5400Å의 두께를 가질 수 있다. 바람직한 실시예에서, 대략 185Å의 두께를 가진 얇은 캡핑 티타늄 층(46)이 층(45)위에 형성된다. 그러면, ARC 코팅(47)이 층(46)상에 형성된다.
적층(40)의 패터닝과 ILD(41)의 평면화후에, 적층(42)는 대략 185Å의 티타늄의 베이스 층(48)으로 시작하여 형성된다. 다음, 적층(42)에 대하여 더 두꺼울 수 있는 알루미늄-구리 합금의 벌크 도체 층(49)(예, 7400Å)이 층(48)상에 형성된다. 그러면, 제2의 얇은 티타늄 캡층(50)이 층(49)상에 형성된다(대략 185Å두께). 최종적으로, 다른 ARC 코팅(50)이 적층(42)의 패터닝을 위해 층(50)상에 형성된다.
발명된 금속 적층의 처리
본 발명의 금속 적층은 AMAT 5000, 엔듀라 스퍼터 시스템과 같은 상업적으로 이용가능한 클러스터 스퍼터링 장치를 이용하여 형성된다. 도5에 도시된 바와 같이, 이러한 시스템은 챔버(61,62,63,64)사이에서와 같이, 하나의 챔버에서 다른 챔버로 웨이퍼를 이동가능하게 하는 로봇 팔을 갖춘 중앙 영역(60)을 포함하고 있다. 각각의 챔버는 챔버의 각각에서 상이한 처리가 일어나도록 분리 제어가능하다.
본 발명의 적층의 형성에 있어서, 웨이퍼는 먼저 도시된 바와 같이, 66에서 챔버(61)로 운반된다. 챔버(61)에서, 티타늄의 기층은 ILD상으로 먼저 스퍼터된다. 이것은 ILD(70)의 처리가 따르는 단계(71)로서 도6에 도시되어 있다. 티타늄의 약 185Å 두께의 기층의 형성 다음에, 웨이퍼는 챔버(63)에 이동된다. 챔버(63)에서, 알루미늄-구리 합금과 같은 벌크 도체가 티타늄의 기층위에 증착된다. 처리 단계(72)에 의해, 이것은 도6에 도시되어 있다.
여기서, 웨이퍼는 티타늄의 캡핑층이 벌크 도체 층위에 형성된 곳에서 챔버(64)로 이동된다. 또, 현재의 바람직한 실시예와 같이, 이 캡층은 대략 185Å두께이다. 처리 단계(73)에 의한 캡핑층은 도6에 도시되어 있다.
최종적으로, 웨이퍼는 ARC(TiN 코팅)이 티타늄의 캡핑 층위에 형성되어 있는 곳에서 챔버(62)로 이동된다. 단계(74)에 의해, 이것은 도6에 도시되어 있다.
따라서, 티타늄의 얇은 층, 벌크 도체 층, 및 티타늄의 얇은 캡핑 층으로 구성된 금속 적층으로부터 형성된 새로운 상호 접속 구조가 제조 방법과 함께 설명되었다.

Claims (15)

  1. 집적 회로의 상호 접속 구조로서 사용하는 금속 적층에 있어서:
    티타늄의 기층;
    그 베이스 층과 접촉하는 벌크 도체 층; 및
    그 벌크 도전층과 접촉하는 티타늄의 캡핑층으로 구성되어 있는 것을 특징으로 하는 금속 적층.
  2. 제 1 항에 있어서, 기층은 대략 125Å와 200Å의 두께사이에 있는 것을 특징으로 하는 금속 적층.
  3. 제 1 항에 있어서, 캡핑 층은 대략 125Å와 200Å의 두께사이에 있는 것을 특징으로 하는 금속 적층.
  4. 제 1 항에 있어서, 기층과 캡핑 층은 각각 대략 125Å와 200Å의 두께사이에 있는 것을 특징으로 하는 금속 적층.
  5. 제 1 항, 제 2 항, 제 3 항, 또는 제 4 항에 있어서, 벌크 도전층은 알루미늄-구리 합금으로 구성되어 있는 것을 특징으로 하는 금속 적층.
  6. 제 4 항에 있어서, 질산화 티타늄의 반사방지코팅은 캡핑 층의 상부 표면과 접촉하고 있는 것을 특징으로 하는 금속 적층.
  7. 집적 회로의 상호 접속 구조로서 사용하는 금속 적층에 있어서:
    약 185Å의 두께를 가진 티타늄의 기층;
    그 기층과 접촉하는 벌크 도체; 및
    약 185Å의 두께를 가지며, 벌크 도체와 접촉하는 티타늄의 캡핑 층으로 구성되어 있는 것을 특징으로 하는 금속 적층.
  8. 제 7 항에 있어서, 벌크 도체 층은 알루미늄-구리 합금으로 구성되어 있는 것을 특징으로 하는 금속 적층.
  9. 제 8 항에 있어서, 캡핑 층의 상부 표면과 접촉하는 반사방지코팅을 포함하고 있는 것을 특징으로 하는 금속 적층.
  10. 제 9 항에 있어서, 캡핑 층위에 형성된 질산화 티타늄으로 구성된 반사방지 코팅을 포함하고 있는 것을 특징으로 하는 금속 적층.
  11. 금속 적층을 절연층위에 제조하는 공정에 있어서:
    티타늄의 제1층을 절연층위에 스퍼터하는 단계;
    벌크 도체 층을 티타늄의 제1층위에 형성하는 단계; 및
    티타늄의 제2층을 벌크 도체 층위에 스퍼터하는 단계로 구성되어 있는 것을 특징으로 하는 공정.
  12. 제 11 항에 있어서, 티타늄의 제1층은 대략 125Å와 200Å의 두께사이에 있는 것을 특징으로 하는 공정.
  13. 제 12 항에 있어서, 티타늄의 제2층은 대략 125Å와 200Å의 두께사이에 있는 것을 특징으로 하는 공정.
  14. 제 13 항에 있어서, 형성 단계는 알루미늄-구리 합금의 스퍼터링을 포함하고 있는 것을 특징으로 하는 공정.
  15. 제 14 항에 있어서, 질화 티타늄의 층을 제2 티타늄 층위에 형성하는 추가 단계를 포함하고 있는 것을 특징으로 하는 공정.
KR1019980702234A 1995-09-29 1996-09-25 전용챔버 증착된 두개의 티타늄 박층을 가진 집적회로용 금속적층 KR19990063767A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US53615595A 1995-09-29 1995-09-29
US8/536,155 1995-09-29
PCT/US1996/015351 WO1997012399A1 (en) 1995-09-29 1996-09-25 Metal stack for integrated circuit having two thin layers of titanium with dedicated chamber depositions

Publications (1)

Publication Number Publication Date
KR19990063767A true KR19990063767A (ko) 1999-07-26

Family

ID=24137384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980702234A KR19990063767A (ko) 1995-09-29 1996-09-25 전용챔버 증착된 두개의 티타늄 박층을 가진 집적회로용 금속적층

Country Status (7)

Country Link
EP (1) EP0852809A4 (ko)
JP (1) JPH11511593A (ko)
KR (1) KR19990063767A (ko)
CN (1) CN1198252A (ko)
AU (1) AU7245396A (ko)
IL (1) IL123751A0 (ko)
WO (1) WO1997012399A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650904B1 (ko) * 2005-12-29 2006-11-28 동부일렉트로닉스 주식회사 알루미늄 배선 형성 방법
WO2013126458A1 (en) * 2012-02-24 2013-08-29 Skyworks Solutions, Inc. Improved structures, devices and methods releated to copper interconnects for compound semiconductors

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19903195B4 (de) 1999-01-27 2005-05-19 Infineon Technologies Ag Verfahren zur Verbesserung der Qualität von Metalleitbahnen auf Halbleiterstrukturen
US6492281B1 (en) * 2000-09-22 2002-12-10 Advanced Micro Devices, Inc. Method of fabricating conductor structures with metal comb bridging avoidance
DE10053915C2 (de) * 2000-10-31 2002-11-14 Infineon Technologies Ag Herstellungsverfahren für eine integrierte Schaltung
CN1324675C (zh) * 2003-04-02 2007-07-04 旺宏电子股份有限公司 防止微影工艺对准失误的结构与方法
CN1316613C (zh) * 2003-06-19 2007-05-16 旺宏电子股份有限公司 半导体的三明治抗反射结构金属层及其制程

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4673623A (en) * 1985-05-06 1987-06-16 The Board Of Trustees Of The Leland Stanford Junior University Layered and homogeneous films of aluminum and aluminum/silicon with titanium and tungsten for multilevel interconnects
US5231053A (en) * 1990-12-27 1993-07-27 Intel Corporation Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5470790A (en) * 1994-10-17 1995-11-28 Intel Corporation Via hole profile and method of fabrication
US6285082B1 (en) * 1995-01-03 2001-09-04 International Business Machines Corporation Soft metal conductor
US5747879A (en) * 1995-09-29 1998-05-05 Intel Corporation Interface between titanium and aluminum-alloy in metal stack for integrated circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650904B1 (ko) * 2005-12-29 2006-11-28 동부일렉트로닉스 주식회사 알루미늄 배선 형성 방법
WO2013126458A1 (en) * 2012-02-24 2013-08-29 Skyworks Solutions, Inc. Improved structures, devices and methods releated to copper interconnects for compound semiconductors
US8878362B2 (en) 2012-02-24 2014-11-04 Skyworks Solutions, Inc. Copper interconnects having a titanium—titanium nitride assembly between copper and compound semiconductor
US9443803B2 (en) 2012-02-24 2016-09-13 Skyworks Solutions, Inc. Devices and methods related to a sputtered titanium tungsten layer formed over a copper interconnect stack structure
US9553049B2 (en) 2012-02-24 2017-01-24 Skyworks Solutions, Inc. Copper interconnects having a titanium-platinum-titanium assembly between copper and compound semiconductor
US9576906B2 (en) 2012-02-24 2017-02-21 Skyworks Solutions, Inc. Methods related to a sputtered titanium tungsten layer formed over a copper interconnect stack structure

Also Published As

Publication number Publication date
AU7245396A (en) 1997-04-17
WO1997012399A1 (en) 1997-04-03
CN1198252A (zh) 1998-11-04
EP0852809A4 (en) 1999-09-15
IL123751A0 (en) 1998-10-30
JPH11511593A (ja) 1999-10-05
EP0852809A1 (en) 1998-07-15

Similar Documents

Publication Publication Date Title
US10177214B2 (en) Metal thin film resistor and process
US4410622A (en) Forming interconnections for multilevel interconnection metallurgy systems
US6445073B1 (en) Damascene metallization process and structure
EP0761014B1 (en) Simplified dual damascene process for multilevel metallization and interconnection structure
US7235454B2 (en) MIM capacitor structure and method of fabrication
US7960240B1 (en) System and method for providing a dual via architecture for thin film resistors
US5918135A (en) Methods for forming integrated circuit capacitors including dual electrode depositions
US5976970A (en) Method of making and laterally filling key hole structure for ultra fine pitch conductor lines
EP1182708A2 (en) High capacitance damascene capacitor
TW201947664A (zh) 形成於金屬層下方之薄膜電阻器(tfr)及製造方法
JPH08293554A (ja) 3層の誘電体層を有する半導体デバイス構造およびその製造方法
KR19990063873A (ko) 집적 회로용 금속 스택의 티타늄과 알루미늄 합금사이의 개선된 인터페이스
KR19990063767A (ko) 전용챔버 증착된 두개의 티타늄 박층을 가진 집적회로용 금속적층
JP7261940B2 (ja) 抵抗器への常伝導金属接続を備えた超伝導体構造およびその製造方法
US5243221A (en) Aluminum metallization doped with iron and copper to prevent electromigration
KR100435137B1 (ko) 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법
JPH03244126A (ja) 半導体装置の製造方法
WO1988001102A1 (en) Semiconductor devices having improved metallization
US7943505B2 (en) Advanced VLSI metallization
US6489231B1 (en) Method for forming barrier and seed layer
JP2798250B2 (ja) アルミニウム物質との低抵抗接点形成方法,およびアルミニウムとの低抵抗接点
KR20040004809A (ko) 반도체 소자의 구리배선 및 캐패시터 제조방법
US7037828B2 (en) Semiconductor device having a capping layer including cobalt and method of fabricating the same
KR19980060592A (ko) 반도체소자의 금속 배선 형성 방법
US4992152A (en) Reducing hillocking in aluminum layers formed on substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application