JP2798250B2 - アルミニウム物質との低抵抗接点形成方法，およびアルミニウムとの低抵抗接点 - Google Patents
アルミニウム物質との低抵抗接点形成方法，およびアルミニウムとの低抵抗接点Info
- Publication number
- JP2798250B2 JP2798250B2 JP63134274A JP13427488A JP2798250B2 JP 2798250 B2 JP2798250 B2 JP 2798250B2 JP 63134274 A JP63134274 A JP 63134274A JP 13427488 A JP13427488 A JP 13427488A JP 2798250 B2 JP2798250 B2 JP 2798250B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum material
- aluminum
- tungsten
- resistance contact
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路、特に１ミクロン以下、あるいは
２ミクロン以下の直径のバイアホールを有する集積回路
の製造に用いられる方法に係る。更に具体的には、本発
明は、選択的堆積されたタングステンがアルミニウムに
対して低接点抵抗を示すようにする方法と、この方法に
より製造される構造体に関する。従って、本発明は、集
積回路装置、特に超大規模集積回路装置におけるメタラ
イゼーション層間に低抵抗接点を達成するメカニズムを
提供する。
２ミクロン以下の直径のバイアホールを有する集積回路
の製造に用いられる方法に係る。更に具体的には、本発
明は、選択的堆積されたタングステンがアルミニウムに
対して低接点抵抗を示すようにする方法と、この方法に
より製造される構造体に関する。従って、本発明は、集
積回路装置、特に超大規模集積回路装置におけるメタラ
イゼーション層間に低抵抗接点を達成するメカニズムを
提供する。
集積回路に使われる回路形態の寸法は１ミクロンとそ
れ以下に小さくなってきているため、異なる層の導体ど
うしを電気的接続するに絶縁物質のバイアホール内に金
属を入れる問題は次第に難しくなってきている。チップ
上の装置の密度をできるだけ高くするのにバイアホール
の寸法を回路形態の寸法とともに小さくすることが望ま
しい。他方においては、一方の導体層を他方の導体層か
ら絶縁する絶縁層の厚さは、層間キャパシタンス等を考
慮して横寸法の縮小に比例して減らすことは一般にでき
ない。このような状況の結果、バイアホールの深さ対直
径比が１あるいは１以上の値にまで大きくなっている。
このように高い横縦比のバイアホールを導電性プラグ物
質で効果的に詰めることは難しい。例えば、スパッタの
ような広角の物理的な堆積方法でもバイアホールの壁を
十分な金属で覆ってバイアホールを積めて所望の信頼で
きる回路を提供することは難しい。しかし、化学気相成
長（CVD）、特に、絶縁体表面には成長を行わずにバイ
アホールの底の下層導体上に成長を開始する選択的CVD
はこの問題を解決する一手段である。厚い選択的タング
ステン成長方法が、モリブデンの第１メタライゼーショ
ン層が使われたバイアホールを詰めるのに使われてき
た。これらの方法はモリブデンが使われているので低い
接点抵抗を示すことが分かっている。これらの方法は、
例えば、アール・ダブリュ・ストール（R.W.Stoll）及
びアール・エイチ・ウィルソン（R.H.Wilson）による
「多レベルメタライゼーション、相互接続と接点技術討
論会予稿集（Proceedings of the Syposium on Multile
vel Metallization,Interconnection and Contact Tech
nologies）」、ニュージャージー州，ペニングトンの
「電気化学会」の予稿集vol.87−4,232頁と、ディ・エ
ム・ブラウン（D.M.Brown）他による「IEEE電子デバイ
スレターズ（The Electron Devices Letters）」のEDL
−8,55（1987）に記載されている。これらの方法では、
例えばアルミニウムの第１金属層が使われており、将来
は、更にもう１層の金属層を加えるのが望ましく、この
金属層にもアルミニウムパターンへのバイアホールがや
はり必要である。更に、ほとんどの集積回路製造方法は
アルミニウムかアルミニウム合金を第１金属レベルとし
て使っており、従って２つの金属レベルを有する集積回
路の製造方法にはアルミニウムパターンへのバイアホー
ルが必要になる。故に、絶縁層内のバイアホールを通し
てアルミニウムかその合金との信頼できる低抵抗接点を
形成することが現在と将来において確実に望まれる。
れ以下に小さくなってきているため、異なる層の導体ど
うしを電気的接続するに絶縁物質のバイアホール内に金
属を入れる問題は次第に難しくなってきている。チップ
上の装置の密度をできるだけ高くするのにバイアホール
の寸法を回路形態の寸法とともに小さくすることが望ま
しい。他方においては、一方の導体層を他方の導体層か
ら絶縁する絶縁層の厚さは、層間キャパシタンス等を考
慮して横寸法の縮小に比例して減らすことは一般にでき
ない。このような状況の結果、バイアホールの深さ対直
径比が１あるいは１以上の値にまで大きくなっている。
このように高い横縦比のバイアホールを導電性プラグ物
質で効果的に詰めることは難しい。例えば、スパッタの
ような広角の物理的な堆積方法でもバイアホールの壁を
十分な金属で覆ってバイアホールを積めて所望の信頼で
きる回路を提供することは難しい。しかし、化学気相成
長（CVD）、特に、絶縁体表面には成長を行わずにバイ
アホールの底の下層導体上に成長を開始する選択的CVD
はこの問題を解決する一手段である。厚い選択的タング
ステン成長方法が、モリブデンの第１メタライゼーショ
ン層が使われたバイアホールを詰めるのに使われてき
た。これらの方法はモリブデンが使われているので低い
接点抵抗を示すことが分かっている。これらの方法は、
例えば、アール・ダブリュ・ストール（R.W.Stoll）及
びアール・エイチ・ウィルソン（R.H.Wilson）による
「多レベルメタライゼーション、相互接続と接点技術討
論会予稿集（Proceedings of the Syposium on Multile
vel Metallization,Interconnection and Contact Tech
nologies）」、ニュージャージー州，ペニングトンの
「電気化学会」の予稿集vol.87−4,232頁と、ディ・エ
ム・ブラウン（D.M.Brown）他による「IEEE電子デバイ
スレターズ（The Electron Devices Letters）」のEDL
−8,55（1987）に記載されている。これらの方法では、
例えばアルミニウムの第１金属層が使われており、将来
は、更にもう１層の金属層を加えるのが望ましく、この
金属層にもアルミニウムパターンへのバイアホールがや
はり必要である。更に、ほとんどの集積回路製造方法は
アルミニウムかアルミニウム合金を第１金属レベルとし
て使っており、従って２つの金属レベルを有する集積回
路の製造方法にはアルミニウムパターンへのバイアホー
ルが必要になる。故に、絶縁層内のバイアホールを通し
てアルミニウムかその合金との信頼できる低抵抗接点を
形成することが現在と将来において確実に望まれる。
第２アルミニウムレベルによりアルミニウムに低抵抗
接点を作るには、バイアホール内に第２アルミニウムレ
ベルを堆積させる前に通常スパッタエッチング工程によ
り表面のアルミニウム酸化物を除去しなければならない
という問題がある。以前発表された文献（ティ・モリヤ
他（T.Moriya et al.）,IEEE技術ダイデェスト（IEEE T
echnical Digest）,IEDM（IEEE,ニューヨーク,1983）55
0頁）はタングステンが選択的にアルミニウム上に堆積
されると高接点抵抗となると報告している。この高接点
抵抗は他の研究者によっても確認されている。選択的堆
積されたタングステンと、アルミニウムとの間に低接点
抵抗を達成することにより選択的タングステン成長方法
を使って特に集積回路におけるアルミニウムパターンへ
のバイアホールを詰めることができるようにすることが
望まれる。
接点を作るには、バイアホール内に第２アルミニウムレ
ベルを堆積させる前に通常スパッタエッチング工程によ
り表面のアルミニウム酸化物を除去しなければならない
という問題がある。以前発表された文献（ティ・モリヤ
他（T.Moriya et al.）,IEEE技術ダイデェスト（IEEE T
echnical Digest）,IEDM（IEEE,ニューヨーク,1983）55
0頁）はタングステンが選択的にアルミニウム上に堆積
されると高接点抵抗となると報告している。この高接点
抵抗は他の研究者によっても確認されている。選択的堆
積されたタングステンと、アルミニウムとの間に低接点
抵抗を達成することにより選択的タングステン成長方法
を使って特に集積回路におけるアルミニウムパターンへ
のバイアホールを詰めることができるようにすることが
望まれる。
本発明の好ましい実施例によれば、（特に集積回路ウ
ェーハの）アルミニウム上に積層された絶縁体内のバイ
アホールを通してアルミニウムとの低抵抗接点を形成す
る方法は、約350℃以上のウェーハ温度においてバイア
ホール内にタングステンを選択的に堆積させる工程から
なる。しかし、使われる温度はアルミニウムを損傷しな
い程度の高さとする。具体的には、本発明は、約275℃
と350℃との間の臨界温度において接点抵抗が有意に変
化することを示すものである。更に、アルミニウム構造
体にヒルロックが形成させるのを防ぐ目的で本発明は約
450℃以下の温度で実施されるのが好ましい。
ェーハの）アルミニウム上に積層された絶縁体内のバイ
アホールを通してアルミニウムとの低抵抗接点を形成す
る方法は、約350℃以上のウェーハ温度においてバイア
ホール内にタングステンを選択的に堆積させる工程から
なる。しかし、使われる温度はアルミニウムを損傷しな
い程度の高さとする。具体的には、本発明は、約275℃
と350℃との間の臨界温度において接点抵抗が有意に変
化することを示すものである。更に、アルミニウム構造
体にヒルロックが形成させるのを防ぐ目的で本発明は約
450℃以下の温度で実施されるのが好ましい。
本発明の方法によれば、固有の特性を有する構造体を
得ることができる。具体的には、本発明による得られる
構造体は、底のアルミニウムへのバイアホール内に約２
×10-8Ω−cm2以下の接点抵抗を示すタングステンプラ
グを備えている。本発明の方法とこの方法により得られ
る構造体はVLSI回路用の多層導電パターンの形成に特に
利用できるものである。
得ることができる。具体的には、本発明による得られる
構造体は、底のアルミニウムへのバイアホール内に約２
×10-8Ω−cm2以下の接点抵抗を示すタングステンプラ
グを備えている。本発明の方法とこの方法により得られ
る構造体はVLSI回路用の多層導電パターンの形成に特に
利用できるものである。
従って、本発明の第１の目的は、バイアホール内にタ
ングステンを堆積させて、バイアホールの底のアルミニ
ウム及びあるいはアルミニウム合金と低抵抗接点を形成
するためにバイアホール内にタングステンを堆積するこ
とである。
ングステンを堆積させて、バイアホールの底のアルミニ
ウム及びあるいはアルミニウム合金と低抵抗接点を形成
するためにバイアホール内にタングステンを堆積するこ
とである。
本発明の第２の目的は、大きい横縦比を有するバイア
ホールを使った超大型集積回路装置を製造することであ
る。
ホールを使った超大型集積回路装置を製造することであ
る。
本発明の第３の目的は、大きい、深さ対直径比を有す
るバイアホールを詰める方法を提供することである。
るバイアホールを詰める方法を提供することである。
本発明の第４の目的は、集積回路装置内の導電層間に
低抵抗接点を形成する装置を提供することである。
低抵抗接点を形成する装置を提供することである。
本発明の第５の目的は、多層集積回路装置特にアルミ
ニウムあるいはアルミニウム合金を使った多層集積回路
装置の製造を効率化するものである。
ニウムあるいはアルミニウム合金を使った多層集積回路
装置の製造を効率化するものである。
まとめると本発明の目的は、直径が約１ミクロン以下
あるいは２ミクロン以下のバイアホールにタングステン
を選択的に堆積させてバイアホールの底のアルミニウム
およびあるいはアルミニウム合金との低固有接点抵抗を
形成することであるが、本発明の目的はこれに限定され
るものではない。
あるいは２ミクロン以下のバイアホールにタングステン
を選択的に堆積させてバイアホールの底のアルミニウム
およびあるいはアルミニウム合金との低固有接点抵抗を
形成することであるが、本発明の目的はこれに限定され
るものではない。
直径10.16cm（４インチ）のウェーハを酸化し、次に
アルミニウムあるいはシリコン１％を含むアルミニウム
層を約5000Åの厚さにスパッタリングにより積層した。
その層に２メタルレベルを形成するCMOSプロセスにおけ
る第１メタルレベルに使われるテスト構造のパターンを
施す。次に、0.4μｍあるいは0.8μｍの厚さの酸化珪素
層がプラズマ・エンハンスPECVDにより約380℃の温度で
堆積された。下層の金属へのバイアホールがプロジエク
ションリソグラフィと反応性イオンエッチングとにより
形成された。使ったレジストは非発熱酵素プラズマ装置
内で除去され、ウェーハは加熱したPRS1000（ペンシル
ヴェニア州，ジェイ・ティ・ベーカー ケミカル カン
パニイ（J.T.Baker Chemical Company）社製品）で洗浄
された。ウェーハをタングステン堆積装置内に装入直前
にウェーハのいくつかをフッ化水素酸の１％溶液に30秒
間浸してアルミニウムを約数100Å除去した。このエッ
チングに続いて脱イオン化水による洗浄が行われる。こ
れらのウェーハをこれからエッチングウェーハと呼ぶ。
残りのウェーハにはそれ以上の処理は行われず、これら
のウェーハをエッチングしないウェーハと呼ぶ。この調
整の後にウェーハは、タングステンヘキサフルオライド
の水素還元を利用した、メタル上へのタングステンの選
択的堆積を行う４個の反応装置の１つに装填された。４
個の反応装置のうちの１個はコールドウェール実験装置
で、以後Ｒと呼ぶ。４個の反応装置のうち２個は、タン
グステン珪化物がブランケットタングステン堆積用の市
販されている型の改良コールド・ウォール反応器であっ
た。この２個の反応装置は以後G1とG2と呼ばれる。４個
目の反応装置は従来の設計のホット・ウォール管状炉で
あった。この反応装置は以後Ｔと呼ぶ。これらのすべて
の反応器内では約0.4〜1.3Torrの範囲の圧力下で水素雰
囲気中で所望の温度にまで加熱された。わずか0.1μｍ
のタングステンが堆積された管状炉を除いて、タングス
テンヘキサフルオライドが、酸化物内の、下層の金属へ
のバイアホールをほぼ詰めるのに選んだ時間の間導入さ
れた。管状炉については、ウェーハ温度は、炉の内側の
シースに挿入された熱電対の温度と家庭された。その他
の反応装置については、ウェーハは加熱面上に置かれた
ので一側面からのみ加熱され、従って下げた圧力におい
てはウェーハ温度は加熱面の温度よりかなり低かった。
４個の反応装置について、ウェーハ温度はブロードベン
ト・アンド・ラミラー（Broadbent＆Ramiller）、電気
化学会誌（Journal of the Electrochemical Societ
y）、vol.131、1427頁（1984）から推定された。タング
ステン堆積に続いてウェーハはPRS1000で洗浄された。
ウェーハ上に0.8μｍの厚さにアルミニウム層がスパタ
ーされ、続いてパターンが施されて電気的試験に適した
回路が完成された。最後に、ウェーハは水素中で400℃
の温度にて１時間の間アニールされた。
アルミニウムあるいはシリコン１％を含むアルミニウム
層を約5000Åの厚さにスパッタリングにより積層した。
その層に２メタルレベルを形成するCMOSプロセスにおけ
る第１メタルレベルに使われるテスト構造のパターンを
施す。次に、0.4μｍあるいは0.8μｍの厚さの酸化珪素
層がプラズマ・エンハンスPECVDにより約380℃の温度で
堆積された。下層の金属へのバイアホールがプロジエク
ションリソグラフィと反応性イオンエッチングとにより
形成された。使ったレジストは非発熱酵素プラズマ装置
内で除去され、ウェーハは加熱したPRS1000（ペンシル
ヴェニア州，ジェイ・ティ・ベーカー ケミカル カン
パニイ（J.T.Baker Chemical Company）社製品）で洗浄
された。ウェーハをタングステン堆積装置内に装入直前
にウェーハのいくつかをフッ化水素酸の１％溶液に30秒
間浸してアルミニウムを約数100Å除去した。このエッ
チングに続いて脱イオン化水による洗浄が行われる。こ
れらのウェーハをこれからエッチングウェーハと呼ぶ。
残りのウェーハにはそれ以上の処理は行われず、これら
のウェーハをエッチングしないウェーハと呼ぶ。この調
整の後にウェーハは、タングステンヘキサフルオライド
の水素還元を利用した、メタル上へのタングステンの選
択的堆積を行う４個の反応装置の１つに装填された。４
個の反応装置のうちの１個はコールドウェール実験装置
で、以後Ｒと呼ぶ。４個の反応装置のうち２個は、タン
グステン珪化物がブランケットタングステン堆積用の市
販されている型の改良コールド・ウォール反応器であっ
た。この２個の反応装置は以後G1とG2と呼ばれる。４個
目の反応装置は従来の設計のホット・ウォール管状炉で
あった。この反応装置は以後Ｔと呼ぶ。これらのすべて
の反応器内では約0.4〜1.3Torrの範囲の圧力下で水素雰
囲気中で所望の温度にまで加熱された。わずか0.1μｍ
のタングステンが堆積された管状炉を除いて、タングス
テンヘキサフルオライドが、酸化物内の、下層の金属へ
のバイアホールをほぼ詰めるのに選んだ時間の間導入さ
れた。管状炉については、ウェーハ温度は、炉の内側の
シースに挿入された熱電対の温度と家庭された。その他
の反応装置については、ウェーハは加熱面上に置かれた
ので一側面からのみ加熱され、従って下げた圧力におい
てはウェーハ温度は加熱面の温度よりかなり低かった。
４個の反応装置について、ウェーハ温度はブロードベン
ト・アンド・ラミラー（Broadbent＆Ramiller）、電気
化学会誌（Journal of the Electrochemical Societ
y）、vol.131、1427頁（1984）から推定された。タング
ステン堆積に続いてウェーハはPRS1000で洗浄された。
ウェーハ上に0.8μｍの厚さにアルミニウム層がスパタ
ーされ、続いてパターンが施されて電気的試験に適した
回路が完成された。最後に、ウェーハは水素中で400℃
の温度にて１時間の間アニールされた。
メタル−1/タングステンプラグ／メタル−２構造の接
点抵抗は、ケルビン構造と４点測定により1.8μｍの直
径のバイアホールで測定された。表１は、表に示された
方法に対する各ウェーハの35点以上における測定値の平
均値を示す。表１から分かるように，実験の結果はここ
で使用された温度及びあるいは堆積の臨界を示してい
る。
点抵抗は、ケルビン構造と４点測定により1.8μｍの直
径のバイアホールで測定された。表１は、表に示された
方法に対する各ウェーハの35点以上における測定値の平
均値を示す。表１から分かるように，実験の結果はここ
で使用された温度及びあるいは堆積の臨界を示してい
る。
温度と堆積率が上がるにつれて、温度が約350℃ある
いは堆積率が約120Å／分になるまで測定抵抗値は減少
することが分かる。これらの値以上では抵抗値はほぼ一
定である。下層の表面の調整が所望の低接点抵抗を得る
のに制御要因にならないということが示されている。更
に、アルミニウムの使用と１％シリコン含有のアルミニ
ウム合金の使用とでは結果にはっきりした差はない。
いは堆積率が約120Å／分になるまで測定抵抗値は減少
することが分かる。これらの値以上では抵抗値はほぼ一
定である。下層の表面の調整が所望の低接点抵抗を得る
のに制御要因にならないということが示されている。更
に、アルミニウムの使用と１％シリコン含有のアルミニ
ウム合金の使用とでは結果にはっきりした差はない。
アルミニウム内に有意なヒルロックが高温による方法
では形成されるが、450℃以下の温度における方法では
形成されないことも注目される。これは、これらの温度
に対して予想していた事と一致している。他の元素を使
ったアルミニウム合金や、アルミニウムとの堆積構造体
を使うことにより過度のヒルロックを形成せずにより高
い温度とそれに伴う高堆積率を用いることができる。い
ずれにせよ、本発明で行われた方法はアルミニウム構造
体を損傷する程の高い温度で行われないことが望まし
い。具体的には、本発明で行われた方法は約600℃以下
の温度で行われる。本発明の方法は約450℃以下の温度
で行ってヒルロックの形成を避けることが更に望まし
い。
では形成されるが、450℃以下の温度における方法では
形成されないことも注目される。これは、これらの温度
に対して予想していた事と一致している。他の元素を使
ったアルミニウム合金や、アルミニウムとの堆積構造体
を使うことにより過度のヒルロックを形成せずにより高
い温度とそれに伴う高堆積率を用いることができる。い
ずれにせよ、本発明で行われた方法はアルミニウム構造
体を損傷する程の高い温度で行われないことが望まし
い。具体的には、本発明で行われた方法は約600℃以下
の温度で行われる。本発明の方法は約450℃以下の温度
で行ってヒルロックの形成を避けることが更に望まし
い。
本発明の方法により作られた構造体は添付の図面に示
されている。具体的には、アルミニウムあるいはアルミ
ニウム合金からなる下方レベルメタライゼーションパタ
ーン12は絶縁性物質層15上に堆積されており、絶縁性物
質層15は基板10上に堆積されており、基板10は典型的に
はシリコンのような半導体物質からなっている。メタラ
イゼーションパターン12上には更に絶縁性物質層11が堆
積されており、この絶縁性物質11は典型的には酸化珪素
からなっている。更に、本発明の方法によって、タング
ステンプラグ14が絶縁性物質層11内のバイアホール内に
堆積されてメタライゼーションパターン12と低抵抗接点
を形成している。上方レベルメタライゼーションパター
ン13が堆積され、パターン形成されてタングステンプラ
グ14と接続している。上方レベルメタライゼーションパ
ターン13はアルミニウムあるいはVLSI回路の製造に従来
使われているアルミニウム以外の導電性物質からなって
も良い。具体的には、上方レベルメタライゼーションパ
ターン13はモリブデンからなる。
されている。具体的には、アルミニウムあるいはアルミ
ニウム合金からなる下方レベルメタライゼーションパタ
ーン12は絶縁性物質層15上に堆積されており、絶縁性物
質層15は基板10上に堆積されており、基板10は典型的に
はシリコンのような半導体物質からなっている。メタラ
イゼーションパターン12上には更に絶縁性物質層11が堆
積されており、この絶縁性物質11は典型的には酸化珪素
からなっている。更に、本発明の方法によって、タング
ステンプラグ14が絶縁性物質層11内のバイアホール内に
堆積されてメタライゼーションパターン12と低抵抗接点
を形成している。上方レベルメタライゼーションパター
ン13が堆積され、パターン形成されてタングステンプラ
グ14と接続している。上方レベルメタライゼーションパ
ターン13はアルミニウムあるいはVLSI回路の製造に従来
使われているアルミニウム以外の導電性物質からなって
も良い。具体的には、上方レベルメタライゼーションパ
ターン13はモリブデンからなる。
本発明のアルミニウムあるいはアルミニウム合金との
低抵抗接点を形成する方法は従来使われてきたVLSI製造
装置で有効に簡単に行なわれるものである。更に、本発
明の方法は選択的堆積されたタングステンの有効性を拡
げるものであり、ミクロンやサブミクロンの回路の製造
を有意に容易にする。更に、本発明の方法は、VLSI回路
のアルミニウムあるいはアルミニウム合金を使った多層
導電性パターンの製造に有意に貢献するものである。ア
ルミニウムは多層でなくても望ましいメタライゼーショ
ン物質であるため、このことは本発明の特に望ましい要
件である。本発明の方法と、この方法により製造される
構造体は上述の本発明のすべての目的を達成するもので
ある。
低抵抗接点を形成する方法は従来使われてきたVLSI製造
装置で有効に簡単に行なわれるものである。更に、本発
明の方法は選択的堆積されたタングステンの有効性を拡
げるものであり、ミクロンやサブミクロンの回路の製造
を有意に容易にする。更に、本発明の方法は、VLSI回路
のアルミニウムあるいはアルミニウム合金を使った多層
導電性パターンの製造に有意に貢献するものである。ア
ルミニウムは多層でなくても望ましいメタライゼーショ
ン物質であるため、このことは本発明の特に望ましい要
件である。本発明の方法と、この方法により製造される
構造体は上述の本発明のすべての目的を達成するもので
ある。
以上本発明を好ましい実施例により詳細に説明した
が、本発明の多くの改良、変更も当業者により実施され
ることができる。しかし、これらのすべての改良、変更
も本願の特許請求の範囲に含まれるものであり、本発明
の真の精神、範囲に該当するものである。
が、本発明の多くの改良、変更も当業者により実施され
ることができる。しかし、これらのすべての改良、変更
も本願の特許請求の範囲に含まれるものであり、本発明
の真の精神、範囲に該当するものである。
図面は、本発明の方法により製造される多層構造体を示
す図である。 符号の説明 10……基板 11……絶縁性物質層 12……下方レベルメタライゼーションパターン 13……上方レベルメタライゼーションパターン 14……タングステンプラグ 15……絶縁性物質層
す図である。 符号の説明 10……基板 11……絶縁性物質層 12……下方レベルメタライゼーションパターン 13……上方レベルメタライゼーションパターン 14……タングステンプラグ 15……絶縁性物質層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−202651（ＪＰ，Ａ) 特開 昭59−18659（ＪＰ，Ａ) 特開 昭60−115221（ＪＰ，Ａ) 特開 昭59−98535（ＪＰ，Ａ)
Claims (19)
- 【請求項１】アルミニウムあるいはアルミニウム合金の
アルミニウム物質の上に位置する誘電体材料の開口を通
じて前記アルミニウム物質に対する低抵抗接点を形成す
る方法であって、 前記アルミニウム物質に接触するように前記開口内にタ
ングステンを堆積する段階を含み、前記堆積は約417℃
より高温度であって前記アルミニウム物質が損傷を受け
る温度より低温度において前記アルミニウム物質の堆積
表面にタングステンヘキサフルオライドの水素還元によ
るタングステンの選択堆積によって実行され、その結果
として前記アルミニウム物質と前記タングステンとの間
の抵抗は２×10-8オーム・cm2以下の接触抵抗を有する
ことを特徴とするアルミニウム物質との低抵抗接点形成
方法。 - 【請求項２】前記堆積温度は約600℃以下である請求項
１のアルミニウム物質との低抵抗接点形成方法。 - 【請求項３】前記堆積温度は約450℃以下であり、それ
によってアルミニウム内部にヒルロックが形成されない
ようにした請求項２のアルミニウム物質との低抵抗接点
形成方法。 - 【請求項４】前記アルミニウム物質がタングステンの前
記堆積に先立って前記開口を介して前記アルミニウム物
質を選択的にエッチするように酸浴に浸漬される前処理
段階を含む請求項1,請求項２あるいは請求項３のアルミ
ニウム物質との低抵抗接点形成方法。 - 【請求項５】前記酸浴がハイドロフルオウリック酸（フ
ッ化水素酸）である請求項４のアルミニウム物質との低
抵抗接点形成方法。 - 【請求項６】前記選択堆積がホットウォール反応器で実
行される請求項1,請求項2,請求項４あるいは請求項５の
アルミニウム物質との低抵抗接点形成方法。 - 【請求項７】前記アルミニウムがシリコンを含む請求項
1,請求項2,請求項4,請求項５あるいは請求項６のアルミ
ニウム物質との低抵抗接点形成方法。 - 【請求項８】前記シリコンは１重量％の量として存在す
る請求項７のアルミニウム物質との低抵抗接点形成方
法。 - 【請求項９】前記タングステンの堆積は約375Å／分よ
り大なる速度で実行される請求項1,請求項2,請求項4,請
求項5,請求項6,請求項７あるいは請求項８のアルミニウ
ム物質との低抵抗接点形成方法。 - 【請求項１０】アルミニウムあるいはアルミニウム合金
のアルミニウム物質の上に位置する誘電体材料の開口を
通じて前記アルミニウム物質に対する低抵抗接点を形成
する方法であって、 前記アルミニウム物質に接触するように前記開口内にタ
ングステンを堆積する段階を含み、前記堆積は約417℃
より高温度において前記アルミニウム物質の堆積表面に
タングステンヘキサフルオライドの水素還元によるタン
グステンの選択堆積によって実行され、その結果として
前記アルミニウム物質と前記タングステンとの間の抵抗
は２×10-8オーム・cm2以下の接触抵抗を有することを
特徴とするアルミニウム物質との低抵抗接点形成方法。 - 【請求項１１】アルミニウムあるいはアルミニウム合金
のアルミニウム物質の上に位置する誘電体材料の開口を
通じて形成される前記アルミニウム物質に対する低抵抗
接点であって、 前記アルミニウム物質に接触するように前記開口内に堆
積されたタングステンを含み、前記堆積は約417℃より
高温度であって前記アルミニウム物質が損傷を受ける温
度より低温度において前記アルミニウム物質の堆積表面
にタングステンヘキサフルオライドの水素還元によるタ
ングステンの選択堆積によって実行され、その結果とし
て前記アルミニウム物質と前記タングステンとの間の抵
抗は２×10-8オーム・cm2以下の接触抵抗を有すること
を特徴とするアルミニウム物質との低抵抗接点。 - 【請求項１２】前記堆積温度は約600℃以下である請求
項11のアルミニウム物質との低抵抗接点。 - 【請求項１３】前記堆積温度は約450℃以下であり、そ
れによってアルミニウム内部にヒルロックが形成されな
いようにした請求項12のアルミニウム物質との低抵抗接
点。 - 【請求項１４】前記アルミニウム物質がタングステンの
前記堆積に先立って前記開口を介して前記アルミニウム
物質を選択的にエッチするように酸浴に浸漬される請求
項11,請求項12あるいは請求項13のアルミニウム物質と
の低抵抗接点。 - 【請求項１５】前記酸浴がハイドロフルオウリック酸
（フッ化水素酸）である請求項14のアルミニウム物質と
の低抵抗接点。 - 【請求項１６】前記選択堆積がホットウォール反応器で
実行される請求項11,請求項12,請求項13,請求項14ある
いは請求項15のアルミニウム物質との低抵抗接点。 - 【請求項１７】前記アルミニウムがシリコンを含む請求
項11,請求項12,請求項13,請求項14,請求項15あるいは請
求項16のアルミニウム物質との低抵抗接点。 - 【請求項１８】前記シリコンは１重量％の量として存在
する請求項17のアルミニウム物質との低抵抗接点。 - 【請求項１９】前記タングステンの堆積は約375Å／分
より大なる速度で実行される請求項11,請求項12,請求項
13,請求項14,請求項15,請求項16,請求項17あるいは請求
項18のアルミニウム物質との低抵抗接点。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US5651087A | 1987-06-01 | 1987-06-01 | |
| US056,510 | 1987-06-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01308050A JPH01308050A (ja) | 1989-12-12 |
| JP2798250B2 true JP2798250B2 (ja) | 1998-09-17 |
Family
ID=22004882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63134274A Expired - Fee Related JP2798250B2 (ja) | 1987-06-01 | 1988-05-31 | アルミニウム物質との低抵抗接点形成方法，およびアルミニウムとの低抵抗接点 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2798250B2 (ja) |
| DE (1) | DE3818509A1 (ja) |
| FR (1) | FR2620860B1 (ja) |
| GB (1) | GB2208119B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930000309B1 (ko) * | 1989-11-22 | 1993-01-15 | 삼성전자 주식회사 | 반도체 장치의 제조방법 |
| US5032233A (en) * | 1990-09-05 | 1991-07-16 | Micron Technology, Inc. | Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization |
| JPH04346231A (ja) * | 1991-05-23 | 1992-12-02 | Canon Inc | 半導体装置の製造方法 |
| US7361581B2 (en) | 2004-11-23 | 2008-04-22 | International Business Machines Corporation | High surface area aluminum bond pad for through-wafer connections to an electronic package |
| US20060131700A1 (en) * | 2004-12-22 | 2006-06-22 | David Moses M | Flexible electronic circuit articles and methods of making thereof |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1596907A (en) * | 1978-05-25 | 1981-09-03 | Fujitsu Ltd | Manufacture of semiconductor devices |
| JPS5918659A (ja) * | 1982-07-23 | 1984-01-31 | Hitachi Ltd | 多層配線の形成方法 |
| JPS5998535A (ja) * | 1982-11-29 | 1984-06-06 | Hitachi Ltd | 半導体集積回路の製造方法 |
| JPS59202651A (ja) * | 1983-05-04 | 1984-11-16 | Hitachi Ltd | 多層配線の形成方法 |
| JPS60115245A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60115221A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
| US4699801A (en) * | 1985-02-28 | 1987-10-13 | Kabuskiki Kaisha Toshiba | Semiconductor device |
| DE3684414D1 (de) * | 1985-05-10 | 1992-04-23 | Gen Electric | Verfahren und vorrichtung zum selektiven chemischen aufdampfen. |
| EP0319214A1 (en) * | 1987-12-04 | 1989-06-07 | AT&T Corp. | Method for making semiconductor integrated circuits using selective tungsten deposition |
-
1988
- 1988-05-31 DE DE19883818509 patent/DE3818509A1/de not_active Withdrawn
- 1988-05-31 JP JP63134274A patent/JP2798250B2/ja not_active Expired - Fee Related
- 1988-06-01 FR FR8807310A patent/FR2620860B1/fr not_active Expired - Fee Related
- 1988-06-01 GB GB8812936A patent/GB2208119B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2620860A1 (fr) | 1989-03-24 |
| GB2208119A (en) | 1989-03-01 |
| GB8812936D0 (en) | 1988-07-06 |
| FR2620860B1 (fr) | 1994-07-29 |
| GB2208119B (en) | 1992-01-15 |
| JPH01308050A (ja) | 1989-12-12 |
| DE3818509A1 (de) | 1988-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6767788B2 (en) | Semiconductor device having a metal insulator metal capacitor | |
| US6720262B2 (en) | Method of forming copper interconnections and thin films using chemical vapor deposition with catalyst | |
| US5063175A (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| JP3704203B2 (ja) | チップ及びパッケージの相互接続用銅合金ならびにその製造法 | |
| US4924295A (en) | Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same | |
| US7220665B2 (en) | H2 plasma treatment | |
| US4630357A (en) | Method for forming improved contacts between interconnect layers of an integrated circuit | |
| JP4431580B2 (ja) | Ｍｉｍコンデンサ構造体およびその製造方法 | |
| US6174798B1 (en) | Process for forming metal interconnect stack for integrated circuit structure | |
| CN108831859A (zh) | 通孔的制造方法 | |
| JP2798250B2 (ja) | アルミニウム物質との低抵抗接点形成方法，およびアルミニウムとの低抵抗接点 | |
| JPH08222569A (ja) | 銅配線製造方法、半導体装置、及び銅配線製造装置 | |
| EP0262719B1 (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| US7943505B2 (en) | Advanced VLSI metallization | |
| TW406392B (en) | Method of forming electrical connections for a semiconductor device | |
| KR19990063767A (ko) | 전용챔버 증착된 두개의 티타늄 박층을 가진 집적회로용 금속적층 | |
| KR19980060592A (ko) | 반도체소자의 금속 배선 형성 방법 | |
| JP2737762B2 (ja) | 半導体装置の製造方法 | |
| US20030017696A1 (en) | Method for improving capability of metal filling in deep trench | |
| JP2003031665A (ja) | 半導体装置の製造方法 | |
| TW455954B (en) | Manufacturing process using thermal annealing process to reduce the generation of hillock on the surface of Cu damascene structure | |
| EP0543254B1 (en) | A method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers | |
| KR100186985B1 (ko) | 반도체 소자의 콘택홀 매립 금속배선 형성방법 | |
| US20040063295A1 (en) | One-mask process flow for simultaneously constructing a capacitor and a thin film resistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |