FR2620860A1 - Procede et structure pour obtenir une faible resistance de contact avec l'aluminium et ses alliages avec depot selectif de tungstene - Google Patents

Procede et structure pour obtenir une faible resistance de contact avec l'aluminium et ses alliages avec depot selectif de tungstene Download PDF

Info

Publication number
FR2620860A1
FR2620860A1 FR8807310A FR8807310A FR2620860A1 FR 2620860 A1 FR2620860 A1 FR 2620860A1 FR 8807310 A FR8807310 A FR 8807310A FR 8807310 A FR8807310 A FR 8807310A FR 2620860 A1 FR2620860 A1 FR 2620860A1
Authority
FR
France
Prior art keywords
aluminum
tungsten
aluminum material
contact
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8807310A
Other languages
English (en)
Other versions
FR2620860B1 (fr
Inventor
Ronald Harvey Wilson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of FR2620860A1 publication Critical patent/FR2620860A1/fr
Application granted granted Critical
Publication of FR2620860B1 publication Critical patent/FR2620860B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Un contact à faible résistance est formé entre du tungstène 14 déposé sélectivement et une couche d'aluminium 12 reposant sur le fond d'une ouverture de voie dans une couche diélectrique 11 par dépôt du tungstène à une température supérieure à 350 degre(s)C et de préférence inférieure à 450 degre(s)C. L'invention est plus particulièrement applicable à la fabrication de dispositifs à circuits intégrés de dimensions micronique et sous-micronique car elle permet de déposer du matériau électriquement conducteur dans des ouvertures de voies où le rapport de la hauteur à la largeur est élevé.

Description

La présente invention concerne des procédés utilisés dans la fabrication
de dispositifs à circuit intégré, particulièrement
des dispositifs présentant des passages, ou voies, avec des ouver-
tures de diamètre inférieur à un ou deux microns. De façon plus particulière, la présente invention concerne un procédé et la
structure qui en résulte o l'on amène du tungstène déposé sélec-
tivement à présenter une résistance de contact faible avec de l'aluminium. En conséquence, la présente invention fournit un mécanisme pour réaliser un contact à faible résistance entre des couches de métallisation dans des dispositifs à circuit intégré, en particulier des dispositifs à circuit intégré à très haut degré d'intégration. Comme les dimensions des motifs de circuit utilisés dans les dispositifs à circuit intégré sont réduites à un micron et
moins, la mise en place de métal dans les ouvertures dans les maté-
riaux diélectriques de façon à réaliser un contact électrique entre
conducteurs situés dans des couches différentes devient plus diffi-
cile. Il est souhaitable que les dimensions de ces ouvertures soient aussi faibles que la dimension du motif pour rendre aussi
élevée que possible la densité des dispositifs sur la micro-
plaquette. Par contre, l'épaisseur de la couche diélectrique qui isole une couche de conducteur de l'autre ne diminue généralement pas proportionnellement à la réduction de la dimension latérale à cause d'autres considérations comme la capacité intercouches. Le résultat de cette situation est la présence d'ouvertures de voies avec des rapports profondeur à diamètre qui augmentent à des valeurs de un ou plus. Il est difficile de remplir efficacement des ouvertures présentant un rapport aussi élevé entre la hauteur et la
largeur avec un matériau de liaison conducteur. Même avec des pro-
cédés de dépôt physiques à grand angle, comme la pulvérisation cathodique, des difficultés sont rencontrées pour remplir ces ouvertures avec un revêtement de métal suffisant sur les parois pour fournir des circuits ayant la fiabilité souhaitée. Le dépôt chimique en phase vapeur, en particulier le dépôt sélectif en phase vapeur qui amorce la croissance sur un conducteur sous-jacent au fond d'une ouverture sans croissance sur une surface diélectrique,
est, cependant, un moyen de résoudre ce problème. Un procédé sélec-
tif au tungstène, épais, a été utilisé pour remplir des voies,
procédé utilisant une première couche de métallisation en molyb-
dène. On a montré que ces procédés produisent une faible résistance de contact à cause de l'utilisation de molybdène. De tels procédés sont décrits par exemple dans "Proceedings of the Symposium on Multilevel Metallization, Interconnection and Contact Technologies"
par R.W. Stoll et R.H. Wilson, Proceedings Vol. 87-4, The Electro-
chemical Society, Pennington, NJ, 1987, page 232 et IEEE Electron Devices Letters, EDL-8, 55 (1987) par D.M. Brown et aI. Dans de tels procédés, on utilise une seconde couche de métal tel que de l'aluminium et, dans le futur, il sera souhaitable d'ajouter encore une autre couche qui nécessiterait aussi des ouvertures de voies vers les configurations d'aluminium. En outre, la plupart des procédés de fabrication de circuits intégrés utilisent l'aluminium ou ses alliages comme premier niveau de métal et, par conséquent, comportent des voies vers l'aluminium pour les procédés à deux niveaux de métal. Par conséquent, tant maintenant que dans le futur, il est extrêmement souhaitable de former des contacts
fiables de faible résistance avec l'aluminium et ses alliages à.
travers des ouvertures de voies dans des couches diélectriques.
Réaliser ces contacts à faible résistance avec de l'alu-
minium, avec un second niveau d'aluminium, est un problème qui
nécessite en général une étape de gravure par pulvérisation catho-
dique pour enlever l'oxyde d'aluminium de la surface avant de déposer un second niveau d'aluminium dans une voie. Les documents publiés antérieurement (T. Moriya et al., IEEE Technical Digest, IEDM (IEEE, New York, 1983) pages 550) indiquent que, par dépôt sélectif de tungstène sur de l'aluminium, on obtient une résistance
de contact élevée.Cette résistance de contact élevée a été confir-
mée par d'autres spécialistes de ce domaine. Il serait souhaitable d'obtenir une faible résistance de contact entre du tungstène déposé sélectivement et de l'aluminium de façon qu'un procédé sélectif au tungstène puisse être utilisé pour remplir les voies vers les configurations conductrices d'aluminium, spécialement pour
des applications aux circuits intégrés.
Selon un mode de réalisation préféré de la présente invention, un procédé pour réaliser un contact de faible résistance avec de l'aluminium à travers des ouvertures de voies dans une couche diélectrique recouvrant l'aluminium (en particulier sur une os tranche de circuits intégrés) comprend l'étape de dépôt sélectif de tungstène dans l'ouverture de voie à une température de tranche supérieure à environ 350 C. La température utilisée n'est cependant pas élevée au point d'endommager l'aluminium. En particulier, la
présente invention fait apparaître'qu'une modification significa-
tive de la résistance de contact se produit à une température critique entre environ 275 C et 350 C. En outre, dans le but d'éviter la formation de buttes dans les structures d'aluminium, le procédé selon la présente invention est de préférence mis en oeuvre à une température inférieure à environ 450 C. Le procédé selon la présente invention a pour résultat une structure possédant des propriétés uniques. En particulier, la structure qui résulte comprend une liaison de tungstène dans l'ouverture de voie qui présente une résistance de contact spécifique, avec l'aluminium au fond de l'ouverture, inférieure à environ 2 x 10-8 ohm-cm2. Le procédé et la structure qui en résulte sont particulièrement
applicables à la fabrication de configurations conductrices multi-
couches dans des applications à des circuits à très haut degré d'agitation. Par conséquent, c'est un but de la présente invention de déposer du tungstène dans des ouvertures de voies de façon à former un contact à faible résistance avec de l'aluminium et/ou ses
alliages au fond d'une ouverture de voie.
C'est aussi un but de la présente invention de fabriquer des dispositifs à circuits intégrés à très haut degré d'intégration avec des ouvertures devoies ayant un rapport élevé entre hauteur et Largeur. C'est encore un autre but de la présente invention de fournir un procédé de remplissage d'ouvertures de voies ayant un
rapport profondeur-à-diamètre élevé.
C'est encore un autre but de la présente invention de fournir des moyens de réaliser un contact à faible résistance entre
des couches conductrices dans un dispositif à circuit intégré.
C'est aussi un autre but de la présente invention de
faciliter la fabrication de dispositifs à circuit intégre multi-
niveaux, en particulier ceux qui emploient l'aluminium et ses alliages. Enfin, mais sans que ceci soit limitatif, c'est un but de la présente invention de déposer sélectivement du tungstène dans des ouvertures de voies de diamètre inférieur à environ 1 ou 2 microns de manière à obtenir une faible résistance de contact spécifique avec l'aluminium et/ou ses alliages au fond d'ouvertures
de voies.
La caractéristique qui est considérée comme constitutive de l'invention est plus particulièrement indiquée et distinctement
revendiquée à la fin de la description. L'invention, cependant,
tant en ce qui concerne l'organisation et le procédé de mise en oeuvre, ainsi que d'autres de ses buts et avantages, sera mieux
comprise en se référant à la description suivante prise en relation
avec le dessin annexé, dans lequel: la figure représente une structure multi-couches telle
qu'elle peut être fabriquée avec le procédé selon l'invention.
Des tranches de matériau semiconducteur de diamètre de 101,6 mm (4 pouces) sont oxydées puis recouvertes d'une couche pulvérisée cathodiquement d'aluminium ou d'aluminium à 1 % en poids de silicium sur une épaisseur d'environ 5 000 angstr6ms (0,5 micron). Sur le film, est ensuite formée une configuration ayant une structure d'essai utilisée pour le premier niveau de métal dans une technologie CMOS à deux niveaux métalliques. Une couche de dioxyde de silicium, ayant une épaisseur de 0,4 ou 0,8 micromètre est ensuite déposée à une température d'environ 380 C par un dépôt chimique en phase vapeur renforcé par plasma (appelé PECVD). Des ouvertures vers le métal sous-jacent sont formées par photolithographie par projection et gravure ionique réactive. La couche résistive utilisée est enlevée dans un appareil à plasma d'oxygène non chauffé et les tranches sont nettoyées dans du PRS1000 chaud (produit fabriqué par The J. T. Baker Chemical Company, Pennsylvania, Etats-Unis d'Amérique) immédiatement avant
de charger les tranches dans une instaLLation de dépôt de tungs-
tène, certaines des tranches sont plongées pendant 30 secondes dans une solution d'acide fluorhydrique à.1 % qui enlève environ quelques centaines d'angstrâms (quelques centièmes de micron)
d'aluminium. La gravure est suivie d'un rinçage à l'eau désionisée.
Ces tranches sont appelées ici les tranches gravées. Les autres tranches ne reçoivent aucun autre traitement et sont appelées ici les tranches non gravées. Apres cette préparation, les tranches sont chargées dans l'une de quatre installations susceptibles de déposer sélectivement du tungstène sur des métaux en utilisant la réduction par l'hydrogène de l'hexafluorure de tungstène. L'une des installations est une installation expérimentale à parois froides désignée ici par R. Deux des installations sont des réacteurs à parois froides modifiés du type vendu commercialement par le dépôt de siliciure de tungstène ou tungstène de couverture et désignés ici par G1 et G2. La quatrième installation à réacteur est un four tubulaire à parois chaudes de conception habituelle et désigné ici par T. Dans toutes les installations à réacteurs, les tranches sont
chauffées à la température souhaitée dans une atmosphère d'hydro-
gène à des pressions de l'ordre de 0,4 à 1,1 Torr (53,3 à 146,7 N/m2). De l'hexafluorure de tungstène est introduit pendant une durée choisie afin de remplir approximativement les ouvertures dans l'oxyde vers le métal sous-jacent sauf pour le four tubulaire
dans lequel on n'a déposé qu'environ 0,1 micromètre de tungstène.
Pour le four tubulaire, on suppose que la température de tranche est la température d'un thermocouple inséré dans une gaine à l'intérieur du four. Pour les autres systèmes, les tranches sont placées sur une surface chauffée et par conséquent ne sont chauffées que d'un seul côté de sorte que, à ces pressions réduites, la température de tranche est considérablement plus faible que la température de la surface chauffante. Dans ces installations, la température de tranche a été estimée à partir de la vitesse de croissance du tunsgtène en utilisant des données de Broadbent et Ramiller (Journal of the Electrochemical Society, Vol. 131, page 1 427 (1984)). A la suite du dépôt de tunsgtène, les
tranches sont nettoyées avec du PRS1000 et on y pulvérise cathodi-
quement un film d'aluminium de 0,8 micromètre d'épaisseur dans lequel est formée ensuite une configuration pour réaliser un circuit apte aux essais électriques. Finalement, les tranches sont
recuites une heure à une température de 400 C sous hydrogène.
La résistance de contact de la structure métal-un/liaison tungstène/métaldeux est mesurée avec des voies de 1,8 micromètre de diamètre en utilisant une structure de Kelvin et des mesures en quatre points. Le tableau 1 indique les valeurs moyennes sur chaque tranche pour les procédés indiqués. Les résultats indiquent le caractère critique de la température et/ou de la vitesse de dépôt
employées ici comme le montre le tableau 1.
TABLEAU i
Tempéra- Vitesse Résistance Prépara-
ture croissance de contact Métal tion de Système C (A/min) moyenne un surface T 275 22 25,7 Al/1% Si non gravé T 275 22 149,0 Al/1% Si gravé G1 308 42 4,0 Al/1% Si gravé G1 308 42 4,4 Al/1% Si gravé G1 354 115 1,3 Al/1% Si gravé G1 354 115 69,7 Al/1% Si gravé G1 382 200 0,5 Al/1% Si gravé G1 382 200 0,2 AL/1%X Si gravé G1 393 300 0,2 Al gravé G1 393 300 0, 2 Al/1% Si gravé 417 375 0,1 AL/1 Si gravé G1 417 375 0,1 Al/1% Si gravé G2 44017 37550 0,1 Al/% Si gravé G2 440 550 0,1 A/1% Si gravé G2 440 550 0,4 Al/1% Si gravé Gi 460 750 0,1 AI/i% Si gravé TABLEAU 1 (suite)
Tempéra- Vitesse Résistance Prépara-
ture croissance de contact Métal tion de Système C (A/min) moyenne un surface G1 460 750 0,1 Al/1% Si gravé R 472 1 500 0,2 Al gravé R 472 1 500 0,4 AL/1% Si gravé R 500 2 200 0,3 AL/1% Si non gravé R 500 2 200 0,1 Al/1% Si gravé R 528 3 200 0,1 Al gravé R 528 3 200 0,3 Al/1% Si gravé Il est clair que, quand la température et la vitesse de dépôt augmentent, la résistance observée diminue jusqu'à ce que la température atteigne environ 350 C ou que la vitesse de dépôt atteigne environ 120 angstrâms (0,012 micro) par minute. Au-delà de ces valeurs, la résistance est à peu près constante. Il apparaît aussi que la préparation de surface de la surface sous-jacente n'est pas un facteur déterminant pour produire la faible résistance de contact souhaitée. De plus, il n'y a pas de différence apparente
de résultats entre l'utilisation de l'aluminium et celle de l'alu-
minium allié à 1 % de silicium.
On note aussi qu'une formation significative de buttes dans l'aluminium est observée avec les procédés à température plus élevée, mais non pour les procédés mis en oeuvre à des températures inférieures à 450 C. Ceci correspond bien à ce que l'on peut attendre à ces températures. D'autres éléments d'alliage avec
l'aluminium ou des structures en couches avec l'aluminium per-
mettent l'utilisation de températures plus élevées et les vitesses
de dépôt qui leur correspondent sans formation excessive de buttes.
Dans tous les cas, il est souhaitable que les procédés mis en oeuvre ici ne soient pas réalisés à des températures à ce point
élevées que les structures d'aluminium sont endommagées. En parti-
culier, le procédé est mis en oeuvre ici à une température infé-
rieure à 600 C-environ. Il est certainement encore préférable de mettre en oeuvre ici le procédé à une température inférieure à
4500C pour éviter la formation de buttes.
Une structure produite selon le procédé de la présente invention est représentée dans la figure mentionnée ci-dessus. En particulier, on voit que la configuration de métallisation de
niveau inférieur 12 comprenant de l'aluminium ou un alliage d'alu-
minium, est disposée sur une couche de matériau diélectrique 15, formée sur un substrat 10 qui comprend de façon typique un matériau
semiconducteur tel que du silicium. Au-dessus de cette configura-
tion de métallisation 12 est disposée une couche additionnelle 11 de matériau diélectrique, comprenant typiquement du dioxyde de
silicium. Selon le procédé décrit ci-dessus, la Liaison de tungs-
tène est déposée dans une ouverture dans le diélectrique 11 de façon à former un contact à faible résistance avec la métallisation 12. Une configuration de métallisation de niveau supérieur 13 peut aussi être alors déposée et configurée de façon à être en contact avec la liaison de tungstène 14. La couche de métallisation de
niveau supérieur 13 peut comporter de l'aluminium ou d'autres maté-
riaux conducteurs comme ceux que l'on emploie habituellement dans la fabrication des circuits à très hauts degré d'intégration. En particulier, la couche de métallisation 13 peut comporter du molybdène. Par conséquent, on voit à partir de ce qui précède qu'un
procédé pour réaliser un contact de faible résistance avec l'alu-
minium et ses alliages est efficace et peut être facilement réalisé dans des installations de traitement de circuits à très haut degré d'intégration employées habituellement. On voit en outre que le
procédé décrit ici étend l'utilité du tungstène déposé sélective-
ment et facilite sensiblement la fabrication de circuits micro-
niques et sous-microniques. On voit aussi que le procédé considéré contribue de façon significative à la fabrication de configurations conductrices multi-couches dans les circuits à très haut degré d'intégration utilisant l'aluminium et ses alliages. Ceci est une
caractéristique particulièrement intéressante de la présente inven-
tion puisque l'aluminium est un matériau métallique intéressant par ailleurs. Enfin, on voit que le procédé de la présente invention et la structure qui en résulte répondent à tous les objectifs fixés ci-dessus.
Bien que l'invention a été décrite ici en détail confor-
mément à certains de ses modes de réalisation préférés, l'homme de l'art pourra y apporter un grand nombre de modifications et de
changements. En conséquence, les revendications annexées ont pour
objet de couvrir toutes modifications et changements de ce type qui
tombent dans le domaine et l'esprit réels de l'invention.

Claims (17)

R E V E N D I C A T I 0 N S
1. Procédé pour réaliser un contact à faible résistance avec de L'aluminium et des alliages d'aluminium à travers une ouverture de voie dans une couche diélectrique recouvrant ledit matériau d'aluminium sur une tranche, ledit procédé étant caractérisé en ce
qu'il comprend une étape de dépôt du tungstène dans ladite ouver-
ture de voie et en contact avec ledit matériau d'aluminium, ledit dépôt étant réalisé à une température supérieure à environ 350 C mais non à une température élevée au point d'endommager ledit
matériau d'aluminium.
2. Procédé selon la revendication 1, caractérisé en ce que
ladite température de dépôt est inférieure à environ 600 C.
3. Procédé selon l'une quelconque des revendications 1 et 2,
caractérisé en ce que ladite température de dépôt n'est pas élevée
au point de provoquer la formation de buttes.
4. Procédé selon l'une quelconque des revendications 1 à 3,
caractérisé en ce que ladite température de dépôt est inférieure à
environ 450 C.
5. Procédé selon l'une quelconque des revendications 1 à 4,
caractérisé en ce qu'il comprend en outre le prétraitement de ladite tranche dans un bain acide pour graver sélectivement ledit matériau d'aluminium à travers ladite ouverture de voie avant le
dépôt de tungstène.
6. Procédé selon la revendication 5, caractérisé en ce que
ledit acide est de l'acide fluorhydrique.
7. Procédé selon l'une quelconque des revendications 1 à 6,
caractérisé en ce que ledit dépôt sélectif est réalisé dans un
réacteur à parois chaudes.
8. Procédé selon l'une quelconque des revendications 1 à 6,
caractérisé en ce que ledit dépôt sélectif est réalisé dans un
réacteur à parois froides.
9. Procédé selon l'une quelconque des revendications 1 à 8,
caractérisé en ce que ledit matériau d'aluminium contient du
silicium.
10. Procédé selon la revendication 9, dans lequel ledit
silicium est en quantité d'environ 1 % en poids.
11. Procédé selon l'une quelconque des revendications 1 à 10,
caractérisé en ce que ledit dépôt de tungstène est réalisé à une vitesse supérieure à environ 120 amgstrôms (0,012 micron) par minute.
12. Procédé selon l'une quelconque des revendications 1 à 11,
caractérisé en ce que ledit dépôt est sélectif.
13. Contact à faible résistance réalisé selon le procédé de
l'une quelconque des revendications 1 à 12.
14. Structure multi-niveaux destinée à être utilisée dans des circuits intégrés, ladite structure comprenant une couche (12) comprenant des configurations conductrices de matériau d'aluminium, et une couche isolante (11) recouvrant lesdites configurations conductrices et comportant au moins une ouverture disposée dans cette couche de façon à exposer au moins une partie dudit matériau d'aluminium, caractérisée en ce qu'une liaison de tungstène (14) est disposée dans ladite ouverture, ladite liaison présentant une résistance de contact spécifique inférieure à environ 2 x 10 ohm-cm2
15. Structure selon la revendication 14, caractérisée en ce
que ledit matériau d'aluminium contient du silicium.
16. Structure selon la revendicaiton 15, caractérisée en ce
que ledit silicium est présent en quantité de 1 % en poids.
17. Structure selon la revendications 14, caractérisée en ce
qu'elle comprend en outre une couche additionnelle (13) comportant une configuration conductrice disposée de façon à être en contact électrique avec une surface supérieure de ladite liaison de
tungstène (14).
FR8807310A 1987-06-01 1988-06-01 Procede et structure pour obtenir une faible resistance de contact avec l'aluminium et ses alliages avec depot selectif de tungstene Expired - Fee Related FR2620860B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US5651087A 1987-06-01 1987-06-01

Publications (2)

Publication Number Publication Date
FR2620860A1 true FR2620860A1 (fr) 1989-03-24
FR2620860B1 FR2620860B1 (fr) 1994-07-29

Family

ID=22004882

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8807310A Expired - Fee Related FR2620860B1 (fr) 1987-06-01 1988-06-01 Procede et structure pour obtenir une faible resistance de contact avec l'aluminium et ses alliages avec depot selectif de tungstene

Country Status (4)

Country Link
JP (1) JP2798250B2 (fr)
DE (1) DE3818509A1 (fr)
FR (1) FR2620860B1 (fr)
GB (1) GB2208119B (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930000309B1 (ko) * 1989-11-22 1993-01-15 삼성전자 주식회사 반도체 장치의 제조방법
US5032233A (en) * 1990-09-05 1991-07-16 Micron Technology, Inc. Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization
JPH04346231A (ja) * 1991-05-23 1992-12-02 Canon Inc 半導体装置の製造方法
US7361581B2 (en) 2004-11-23 2008-04-22 International Business Machines Corporation High surface area aluminum bond pad for through-wafer connections to an electronic package
US20060131700A1 (en) * 2004-12-22 2006-06-22 David Moses M Flexible electronic circuit articles and methods of making thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986006755A1 (fr) * 1985-05-10 1986-11-20 General Electric Company Procede et appareil de depot selectif de vapeur chimique

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1596907A (en) * 1978-05-25 1981-09-03 Fujitsu Ltd Manufacture of semiconductor devices
JPS5918659A (ja) * 1982-07-23 1984-01-31 Hitachi Ltd 多層配線の形成方法
JPS5998535A (ja) * 1982-11-29 1984-06-06 Hitachi Ltd 半導体集積回路の製造方法
JPS59202651A (ja) * 1983-05-04 1984-11-16 Hitachi Ltd 多層配線の形成方法
JPS60115245A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
JPS60115221A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
US4699801A (en) * 1985-02-28 1987-10-13 Kabuskiki Kaisha Toshiba Semiconductor device
EP0319214A1 (fr) * 1987-12-04 1989-06-07 AT&T Corp. Procédé de fabrication des circuits intégrés par dépôt sélectif du tungstène

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986006755A1 (fr) * 1985-05-10 1986-11-20 General Electric Company Procede et appareil de depot selectif de vapeur chimique

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SOLID STATE TECHNOLOGY, vol. 128, no. 12, décembre 1985, pages 51-59; E.K. BROADBENT et al.: "Selective tungsten processing by low pressure CVD" *

Also Published As

Publication number Publication date
JP2798250B2 (ja) 1998-09-17
DE3818509A1 (de) 1988-12-22
GB8812936D0 (en) 1988-07-06
GB2208119B (en) 1992-01-15
FR2620860B1 (fr) 1994-07-29
JPH01308050A (ja) 1989-12-12
GB2208119A (en) 1989-03-01

Similar Documents

Publication Publication Date Title
JP4771526B2 (ja) 軟金属導体
US5766379A (en) Passivated copper conductive layers for microelectronic applications and methods of manufacturing same
US6720262B2 (en) Method of forming copper interconnections and thin films using chemical vapor deposition with catalyst
EP0351001B1 (fr) Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions
US20090169760A1 (en) Copper metallization utilizing reflow on noble metal liners
JP2007281485A (ja) 狭いトレンチ中でスーパー第2結晶粒の成長を発生させる方法
FR2517503A1 (fr) Substrat comportant un motif constitue d'un alliage d'or, d'un metal noble et d'un metal de base, le motif etant isole par des oxydes des metaux nobles et de base
US6174798B1 (en) Process for forming metal interconnect stack for integrated circuit structure
JP2002524837A (ja) 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層
FR2620860A1 (fr) Procede et structure pour obtenir une faible resistance de contact avec l'aluminium et ses alliages avec depot selectif de tungstene
EP1328012A1 (fr) Procédé de fabrication d'un composant électronique incorporant un microcomposantinductif
KR100414746B1 (ko) 반도체소자의금속배선형성방법
JP4005295B2 (ja) 半導体装置の製造方法
EP1320123A1 (fr) Procédé de fabrication d'un composant électronique incorporant un micro-composant inductif
US6528415B2 (en) Method of forming a metal line in a semiconductor device
KR100373193B1 (ko) 집적 회로의 접촉부 제조 방법 및 집적 회로 제조 방법
JP2819869B2 (ja) 半導体装置の製造方法
EP1316974A1 (fr) Procédé de fabrication d'un composant électronique incorporant un micro-composant inductif
FR3009128A1 (fr) Procede de realisation d'un plot conducteur sur un element conducteur
FR2750249A1 (fr) Procede de fabrication d'un bouchon en aluminium par depot chimique en phase vapeur selectif
JPH09186158A (ja) 軟金属導体およびその形成方法
FR2485809A1 (fr) Diode de type schottky aluminium-silicium, procede permettant sa fabrication et dispositif semi-conducteur comportant une telle diode
EP4185092A1 (fr) Procede de réalisation d'interconnexions supraconductrices
JPH1187508A (ja) 半導体素子の金属配線形成方法
JP2003124216A (ja) 配線用シード膜および半導体装置の配線方法

Legal Events

Date Code Title Description
ST Notification of lapse