FR2517503A1 - Substrat comportant un motif constitue d'un alliage d'or, d'un metal noble et d'un metal de base, le motif etant isole par des oxydes des metaux nobles et de base - Google Patents
Substrat comportant un motif constitue d'un alliage d'or, d'un metal noble et d'un metal de base, le motif etant isole par des oxydes des metaux nobles et de base Download PDFInfo
- Publication number
- FR2517503A1 FR2517503A1 FR8219980A FR8219980A FR2517503A1 FR 2517503 A1 FR2517503 A1 FR 2517503A1 FR 8219980 A FR8219980 A FR 8219980A FR 8219980 A FR8219980 A FR 8219980A FR 2517503 A1 FR2517503 A1 FR 2517503A1
- Authority
- FR
- France
- Prior art keywords
- layer
- gold
- base
- noble
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0315—Oxidising metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1142—Conversion of conductive material into insulating material or into dissolvable compound
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12389—All metal or with adjacent metals having variation in thickness
- Y10T428/12396—Discontinuous surface component
Abstract
DANS UN SUBSTRAT CABLE, UN MOTIF CONDUCTEUR EST FORME D'UN ALLIAGE D'OR, D'UN METAL DE BASE ET D'UN METAL NOBLE ET EST ADJACENT A UNE COUCHE ISOLANTE D'UN MELANGE D'OXYDES DES METAUX DE BASE ET NOBLE. L'ALLIAGE COMPREND DE PREFERENCE LES METAUX DE BASE ET NOBLE DANS UNE PROPORTION TOTALE DE 0,2 A 2 EN POIDS. DE PREFERENCE, LE METAL DE BASE EST DU TITANE, DE L'ALUMINIUM OU DU CUIVRE. LE METAL NOBLE EST DU PALLADIUM, DU RUTHENIUM, DU RHODIUM OU DU NICKEL. LE SUBSTRAT CABLE EST FABRIQUE EN FORMANT UNE PREMIERE COUCHE DU METAL DE BASE, UNE DEUXIEME COUCHE DU METAL NOBLE ET UNE COUCHE D'OR SELECTIVEMENT FORMEE SUCCESSIVEMENT SUR LE SUBSTRAT ET EN TRAITANT A CHAUD AU MOINS LA PREMIERE COUCHE, LA SECONDE COUCHE ET LA COUCHE D'OR POUR CONVERTIR LA COUCHE D'OR ET LES PARTIES DES PREMIERE ET SECONDE COUCHES SUR LESQUELLES LA COUCHE D'OR EST FORMEE, EN MOTIF CONDUCTEUR ET POUR CONVERTIR CONCUREMMENT D'AUTRES PARTIES DES PREMIERE ET SECONDE COUCHES EN COUCHE ISOLANTE. LA PREMIERE COUCHE, LA DEUXIEME COUCHE, ET LA COUCHE D'OR ONT DE PREFERENCE DES EPAISSEURS RESPECTIVES DE 0,025 A 0,4, 0,025 A 0,3 ET 1 A 10 MICRONS. QUAND LES METAUX DE BASE ET NOBLE SONT RESPECTIVEMENT LE TITANE ET LE PALLADIUM, LE TRAITEMENT THERMIQUE EST EFFECTUE A L'AIR DE 850C A 950C PENDANT 5 A 10 MINUTES.
Description
17503
1. Cette invention a trait à un substrat câblé et
à un procédé pour le fabriquer En particulier, cette in-
vention est souhaitable pour la fabrication de circuits dits "LSI" (intégration à grande échelle) utilisés dans des installations de communication et des appareils de
traitement de données.
On connaît déjà des structures variées pour les substrats câblés, qui sont aussi connus sous le nom de circuits imprimés Un certain nombre de procédés ont été inventés pour fabriquer un motif conducteur ou de câblage
sur une surface de base pour fournir un substrat câblé.
Ordinairement, des dispositifs semi-conducteurs sont for-
més au préalable dans le substrat.
Dans le brevet des Etats-Unis d'Amérique N O
3 461 347 au nom de Jérome H Lemelson, on décrit un en-
semble de circuit imprimé dans lequel un motif métallique formé sur une base isolante est isolé électriquement par des parties diélectriques contiguës faites d'un oxyde non
conducteur du métal du motif L'ensemble électrique du ty-
pe révélé par Lemelson a beaucoup contribué à la fabrica-
tion des circuits intégrés La structure est, cependant, défectueuse quand elle est appliquée à la fabrication de LSI Ceci est dû au fait qu'il est nécessaire selon la technique donnée en exemple par l'enseignement de Lemelson 2. que le métal soit un métal de base,tel que l'aluminium, qui peut être anodisé Le motif conducteur d'un tel métal de base est sujet à une oxydation et à une corrosion de
nature à affecter défavorablement la fiabilité des LSI.
Dans le brevet des Etats-Unis d'Amérique N O 3.386 894 au nom de Christian Heinrich Maximilian Steppat, on décrit une méthode de fabrication des substrats câblés par placage et gravure sélectifs D'abord, une première sous-couche d'un premier matériau conducteur est formée sur une surface de base Une seconde sous-couche d'un second
matériau conducteur est formée sur la première sous-cou-
che Un matériau conducteur supplémentaire est-électrodé-
posé sélectivement sur la seconde sous-couche en utilisant
une photorésistance Après qu'on ait enlevé la photorésis-
tance, la seconde sous-couche est gravée sélectivement en
utilisant le matériau conducteur plaqué sélectivement com-
me une couche de masque Par conséquent, la première sous-
couche est convertie en couche non conductrice aux endroits
o la seconde sous-couche est enlevée par gravure Un mo-
tif conducteur est formé de trois couches, typiquement des couches de titane, d'argent et d'or successivement empilées
sur la surface de base, La première sous-couche adhère for-
tement à la surface de base et doit être convertible en par-
ties non conductrices.
La méthode décrite par Steppat est encore inadé-
quate pour une application à la fabrication de LSI Cela
est dé au fait que la deuxième sous-couche est inévitable-
ment attaquée latéralement L'attaque latérale résulte de la corrosion dite galvanique qui se produit quand différents métaux sont mutuellement en contact dans une solution
d'électrolyte telle qu'une solution de gravure Consécuti-
vement à l'attaque latérale, les couches empilées n'adhè-
rent plus de façon tenace les unes aux autres quand un mo-
tif conducteur a une largeur de motif étroite, de 50 mi-
crons ou moins De plus, il n'est pas possible de rendre la
largeur de motif inférieure à 20 microns.
Dans le brevet des Etats-Unis d'Amérique n
3.663 279 au nom de Martin P Lepselter, on décrit une mé-
3. thode de fabrication d'un motif conducteur sur un corps semiconducteur Selon Lepselter, une première couche d'un
premier métal est formée sur le corps semi-conducteur.
Une seconde couche d'un second métal est formée sur la pre-
mière couche La seconde couche peut comprendre deux sous- couches Grâce à l'utilisation d'une photorésistance, la seconde couche est gravée sélectivement Après enlèvement de la photorésistance, la première couche est oxydée aux endroits o la seconde couche est sélectivement enlevée à la suite de la gravure La totalité de la surface exposée de la première couche oxydée et du reste de la seconde
couche est couverte avec un film de passivation.
Dans la mesure o on utilise la photorésistance, la corrosion galvanique ne'se produit pas quand la seconde couche est formée seulement d'un métal unique Cependant, une légère attaque latérale,dé l'ordre de 1 à 2 microns, est inévitable Dans un mode de réalisation de l'invention
de Lepselter, la première couche est faite de zirconium.
Une couche de platine est formée sur la couche de zirco-
nium comme une des deux sous-couches, Après gravure sélec-
tive de la couche de platine, une couche d'or est plaquée sélectivement sur le reste de la couche de platine comme autre sous-couche Avec cette structure, l'adhésion entre les couches de platine et d'or s'affaiblit quand la largeur
de motif est inférieure ou égale à 5 microns.
Selon un article donné par A Pfahnl et collabo-
rateurs à "The Solid Films", 13 ( 1972), pages 51-55 sous
le titre "Préparation et Propriétés de croisements de fais-
ceaux pour interconnexions dans les circuits à couche min-
ce", on décrit une méthode de préparation de croisements de faisceaux Dans la mesure o un motif conducteur est concerné, des couches de titane et de palladium sont formées
successivement sur un substrat de verre ou de céramique.
On plaque sélectivement de l'or sur la couche de palladium en utilisant une photorésistance Après enlèvement de la photorésistance, les couches de titane et de palladium sont gravées sélectivement en utilisant la couche d'or plaquée sélectivement comme une résistance de gravure L'attaque 4 ' latérale de la couche de palladium dans un motif conducteur s'élève à 7 à 10 microns de chaque côté du motif quand la couche de palladium est épaisse de 0,1 micron, L'adhésion entre les couches conductrices devient douteuse quand la largeur de motif est de 50 microns ou moins Il est impos- sible de fournir un motif conducteur ayant une largeur de motif inférieure ou égale à 20 microns,
Dans un article donné par K B Heber au "Jour-
nal of the Electroch-imical Society", Volume 120, N O 10 (octobre 1973), Notes Techniques, pages 1434-1435, et ayant pour titre "Une technique d'anodisation des couches
d'aluminium pour circuits intégrés", on décrit un disposi-
tif de contact entre une électrode et une couche d'alumi-
nium L'électrode est destinée à anodiser sélectivement des portions contiguës de la couche d'aluminium et est
logée dans un tampon de succion de caoutchouc aux silico-
nes ayant une surface en ménisque Les matériaux pour le motif conducteur et la couche isolante contiguë ne diffè
rent pas de ceux utilisés dans le brevet Lemelson mention-
né ci-dessus Le tampon a un diamètre de 3 à 5 mm.
Un objet de la présente invention est de fournir un substrat câblé qui n'est pas détérioré par l'oxydation
et/ou la corrosion mais est trè-s fiable.
Un autre objet de cette invention est de fournir un substrat câblé du type décrit, dans lequel l'adhésion entre les couches n'est pas affectée défavorablement par
une attaque latérale.
Un autre objet de la présente invention est de fournir un substrat câblé du type décrit, qui comprend un motif conducteur d'une largeur de motif aussi étroite que,
par exemple, quelques microns ou moins.
Un autre objet de cette invention est de fournir
un procédé de fabrication d'un substrat câblé du type dé-
crit.
Il est possible de décrire un substrat câblé au-
quel l'invention est applicable comme comprenant un subs-
trat ayant une surface isolante, un motif conducteur direc-
tement sur la surface isolante et une couche isolante qui 5. s'étend directement sur la surface isolante et contigument
au motif conducteur et est plus fine que le motif conduc-
teur Selon l'invention, le motif conducteur est formé d'un alliage consistant essentiellement d'or, d'un métal de base, et d'un métal noble, le métal de base et le métal noble étant inclus dans l'alliage en proportion totale inférieure
à celle de l'or.
Il est possible de décrire un procédé de fabrica-
tion d'un substrat câblé auquel l'invention est applicable comme comprenant les étapes de fournir un substrat ayant
une surface isolante, former un motif conducteur sur la sur-
face isolante, et former une couche isolante sur la surface
isolante et contiguë au motif conducteur Selon cette inven-
tion, les étapes consistant à former le motif conducteur et la couche isolante comprennent les étapes de former une
première couche d'un métal de base directement sur la sur-
face isolante, former une seconde couche d'un métal noble directement sur la surface isolante, former une troisième couche d'or sélectivement directement sur-la seconde couche jusqu'à une épaisseur qui est plus épaisse que l'épaisseur totale de la première et de la seconde couche et traiter à chaud au moins la première jusqu'à la troisième couche
pour convertir la troisième couche et des parties sélec-
tionnées de la première et de la seconde couche en motif
conducteur et pour convertir concurremment les parties res-
tantes de la première et de la seconde couche en couche isolante Les parties sélectionnées sont les parties de la
première et de la seconde couche sur lesquelles la troi-
sième couche est formée Les parties restantes sont les par-
ties de la première et de la seconde couche qui sont autres que les parties sélectionnées Le motif conducteur est ainsi formé d'un alliage de l'or, du métal de base et du métal noble Le métal noble doit être autre que l'or La couche isolante est ainsi formée d'oxydes des métaux nobles
et de base.
La présente invention sera bien comprise lors de
la description suivante faite en liaison avec les dessins
ci-joints dans lesquels: La figure 1 est une vue en coupe verticale schématique d'un substrat câblé selon un premier mode de réalisation de la présente invention;
Les figures 2 A et 2 B représentent, en coupe ver-
ticale schématique, des étapes de fabrication du substrat câblé décrit en figure 1; et La figure 3 est une vue en coupe schématique
verticale d'un substrat c&blé selon un second mode de réali-
sation de l'invention.
En liaison avec la figure 1, un substrat câblé
selon un premier mode de réalisation de la présente inven-
tion comprend un substrat 11 ayant une surface isolante.
De préférence, le substrat 11 est formé d'un matériau iso-
lant réfractaire, tel que de l'alumine, au-moins dans une portion comprenant la surface'isolante -De la manière qui
apparaîtra clairement au fil de la description, une couche
conductrice 12 est formée directement sur les zones souhai-
tées de la surface isolante Les zones souhaitées doivent être en conformité avec une configuration géométrique ou un
motif de câblage De plus, une couche isolante 13 est for-
mée directement sur les autres zones de la surface isolan-
te,sur lesquelles la couche conductrice ou le motif 12 n'est pas formé Le motif conducteur 12 est adjacent à la couche
isolante 13 sur la surface isolante Comme le motif con-
ducteur du substrat câblé selon l'un des brevets Steppat ou Lepselter mentionnés ci-dessus, la couche isolante 13
est plus fine que le motif conducteur 12.
Le motif conducteur 12 est fait d'un alliage d'or comprenant une petite proportion totale de titane et de palladium De préférence, la quantité totale est choisie entre 0,2 et 2 % en poids de l'alliage L'alliage d'or
préféré a des caractéristiques électriques qui sont sensi-
blement identiques à celles de l'or.
La couche isolante 13 est faite d'oxydes de ti-
tane et de palladium Plus particulièrement, la couche
isolante 13 est formée d'un mélange du titane et des oxy-
des de palladium Le mélange a d'excellentes caractéris-
tiques isolantes électriques et ne dégrade pas l'isolation 7. électrique entre deux motifs conducteurs adjacents de la couche conductrice 12 On a représenté ci-dessous un tableau pour mettre en évidence le fait que l'isolation électrique n'était pas affectée défavorablement par la présence de la couche isolante 13 L'isolation a été me- surée en ohm pour une couche isolante d'une épaisseur de
0,1 micron en appliquant 10 volts entre deux motifs con-
ducteurs distants de 150 microns, chacun ayant une lon-
gueur de 2,5 mm.
TABLEAU
Avec la couche 13 Sans la couche 13 1 1,0 x 109 1,5 x 109 2 1,5 x 109 1,5 x 109 échantillon 3 1,0 x 109 1,5 x 109 4 1,5 x 109 0,8 x 109 moyenne 1, 25 x 10 1,33 x 10 '
En se référant à la figure 2 A, un procédé de fa-
brication d'un substrat câblé illustré en référence-à la figure 1 est mis à exécution en formant en premier une
fine pellicule de titane 16 et une fine pellicule de pal-
ladium 17 successivement sur la surface isolante du subs-
trat 11 Il est possible de former lés pellicules 16 et 17 par pulvérisation ou par évaporation sous vide Il est préféré que chacune des pellicules 16 et 17 ait une
épaisseur telle que décrite à présent.
En se référant à la figure 2 B, une couche de mas-
que 18 est formée avec une photorésistance sur la pellicu-
le de palladium 17 pour laisser une zone exposée de la
pellicule de palladium 17 en conformité avec le motif con-
ducteur 12 Une couche d'or 19 est plaquée sur la surface exposée de la pellicule de palladium 17 La couche d'or 19 doit avoir une épaisseur déterminée en accord avec les exigences relatives au motif conducteur 12 L'épaisseur préférée est entre environ 1 et 10 microns Un ensemble ainsi formé est soumis à un traitement thermique dans une atmosphère oxydante Par exemple, le traitement thermique est effectué à l'air à une température élevée située entre 8. environ 850 WC et 950 QC, pendant une durée d'oxydation
située entre 5 et 10 minutes Il est habituel que la tempé-
rature élevée soit atteinte en environ une demi-heure,
pendant laquelle la photorésistance est complètement brû-
lée pour exposer les zones découvertes de la pellicule 17 de palladium qui ne sont pas couvertes par la couche d'or
19 Pendant la durée d'oxydation, le titane et le palla-
dium diffusent dans l'or depuis les parties "sélectionnées"
des pellicules 16 et 17 de titane et de palladium sur les-
quelles la couche d'or 19 est formée La diffusion fournit un alliage consistant essentiellement en or, titane et palladium Concurremment, le titane et le palladium sont
convertis en leurs oxydes respectifs dans les zones res-
tantes des pellicules de titane et de palladium 16 et 17 qui sont autres que les parties sélectionnées De plus, les oxydes de titane et de palladium diffusent l'un dans l'autre.
On comprend maintenant que la couche conductri-
ce ou motif 12 est formé à partir de la couche d'or 19 et des parties sélectionnées des couches 16 et 17 de titane et de palladium Le motif conducteur 12 est formé de l'alliage comprenant le titane et le palladium qui proviennent des parties sélectionnées La couche isolante 13 est formée des parties restantes qui sont convertiés en un mélange des oxydes de titane et de palladium La
quantité de titane et de palladium contenue dans l'allia-
ge est déterminée par l'épaisseur des pellicules 16 et 17
de titane et de palladium et de la couche d'or 19.
De préférence, la pellicule de titane 16 a une épaisseur choisie entre environ 0,025 et 0,2 micron La
pellicule de palladium 17 a une épaisseur choisie entre envi-
ron 0,025 et 0,2 micron La pellicule de titane 16 a été rendue aussi fine que 0,4 micron sans effet défavorable sur le substrat câblé fabriqué par la méthode illustrée en référence avec les figures 2 A et 2 B, D'autre part, la pellicule de palladium 17 ne doit pas être plus épaisse que environ 0,3 micron sans quoi l'oxydation des parties restantes des pellicules 16 et 17 de titane et de palladium 9. et la diffusion des oxydés de titane et de palladium
l'un dans l'autre sont affectées défavorablement La pel-
licule de titane 16 peut avoir une épaisseur égale à l'épaisseur de la pellicule de palladium 17 ou non Il est préféré que les pellicules 16 et 17 de titane et de palla- dium aient des épaisseurs relatives à l'épaisseur de la couche d'or 19 telles que l'alliage comprenne le titane et
le palladium dans une proportion totale choisie entre envi-
ron 0,2 et 2 % en poids comme décrit précédemment Il est préféré généralement que les pellicules 16 et 17 de titane et de palladium aient une épaisseur totale d'environ 0,1
micron quand la cuche d'or 19 est épaisse de 1 à 10 mi-
crons.
Comme on peut le voir à partir de la description
relative aux figures 2 A et 2 B, il est possible de fabriquer le substrat câblé représenté en figure 1 sans le procédé
d'attaque En conséquence, le substrat cablé n'est pas dé-
térioré par l'attaque latérale La plus petite largeur de motif possible dépend uniquement de la résolution de la photorésistance et est aisément rendue aussi étroite que quelques microns ou même une fraction de micron Il est reconnu que la structure des couches ou des pellicules est
similaire à celle décrite dans l'article de Pfahnl et col-
laborateurs cité précédemment La ressemblance n'existe,
cependant,qu'avant le traitement thermique.
En relation avec la figure 3, un substrat câblé selon un second mode de réalisation de l'invention comprend un substrat Il ayant une surface isolante, une première couche conductrice 12 directement sur la surface isolante, et une première couche isolante 13 qui s'étend directement sur la surface isolante et contig Ument à la première couche
conductrice 12 et est plus fine que la première couche con-
ductrice 12 Cette dernière a une configuration géométri-
que conforme à un premier motif conducteur Une couverture isolante 21 est formée sur la couche isolante 13 et sur la couche conductrice 12 sauf aux parties de contact ou le
contact doit être établi avec la première couche conductri-
ce 12, Une seconde couche conductrice 22 est formée directe-
10. ment sur la couverture isolante 21 selon un second motif conducteur à mettre en contact avec la première couche conductrice 12 aux parties de contact En coopération
avec le premier motif conducteur et les parties de con-
tact, le second motif conducteur forme un motif conducteur global pour un câblage Une seconde couche isolante 23
est formée directement sur les autres parties de la couver-
ture isolante 21 sur lesquelles la seconde couche isolante ou motif 22 n'est pas formée La seconde couche isolante
23 est contiguë au second motif conducteur 22.
La couverture isolante 21 est formée d'un maté-
riau isolant non organique comme par agglomération d'un mélange de poudre de verre et de poudre d'alumine de la manière connue dans l'art antérieur, le verre comprenant
du dioxyde de silicium comme constituant principal Les se-
condes couches conductrices et isolantes 22 et 23 sont
formées comme les premières couches conductrice et isolan-
te 12 et 13 comme il a été décrit en relation avec les figures 1, 2 A et 2 B. Tandis que quelques modes de réalisation préférés de cette invention ont ainsi été décrits en relation avec les figures 1 à 3, il sera maintenant aisément possible
pour l'homme de métier de réaliser cette invention de dif-
férentes autres manières Par exemple, un substrat câblé
peut avoir trois couches de câblage ou plus Il est possi-
ble de substituer un autre métal de base au titane et un
autre métal noble au palladium On obtient un motif conduc-
teur très fin grâce à la structure selon l'invention,o
un motif conducteur d'un alliage d'or est formé sur une ba-
se isolante, l'alliage d'or étant fait pour consister es-
sentiellement en or, une petite proportion de métal de ba-
se et une autre petite proportion d'un métal noble et les autres zones de la base étant couvertes avec une couche isolante formée d'un mélange d'oxydes des métaux noble et
de base,sur laquelle le motif conducteur n'est pas formé.
A titre d'exemple,le métal de base peut être choisi dans
un groupe coisititue du tit=e, de laluminium et du cui-
vre Le métal noble peut être choisi dans un groupe consti-
11.
tué du palladium, du ruthénium, du rhodium et du nickel.
Il importe de remarquer que le cuivre et le nickel sont
classés ici dans les métaux de base et noble, respective-
ment. La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle
est au contraire susceptible de modifications et de varian-
tes qui apparaîtront à l'homme de l'art.
12.
Claims (10)
1 Substrat câblé, caractérisé en ce qu'il comprend un substrat comportant une surface isolante, un motif conducteur directement sur la surface isolante, et une couche isolante qui s'étend directement sur la surfa- ce isolante et contigument au motif conducteur et est plus
fine que le motif conducteur, et en ce que le motif con-
ducteur est formé d'un alliage constitué essentiellement d'or,d'un métal de base, et d'un métal noble, les métaux
de base et noble étant inclus dans l'alliage dans une pro-
portion totale inférieure à celle de l'or, le métal noble étant autre que l'or, la couche isolante étant formée d'un
mélange d'oxydes des métaux de base et noble.
2 Substrat câblé selon la revendication 1, caractérisé en ce que la proportion totale est choisie entre
environ 0,2 et 2 % en poids de l'alliage.
3 Substrat câblé selon les revendications 1 ou
2, caractérisé en ce que le métal de-base est choisi dans
un groupe constitué du titane, de l'aluminium, et du cui-
vre, le métal noble étant choisi dans un groupe constitué
du palladium, du ruthénium, du rhodium et du nickel.
4 Substrat câblé selon la revendication 3,
caractérisé en ce que les métaux de base et nobles sont res-
pectivement le titane et le palladium.
5 Substrat cablé selon la revendication 4, caractérisé en ce que le motif conducteur a une épaisseur
comprise entre environ 1 et 10 microns, la couche isolan-
te ayant une épaisseur comprise entre environ 0,05 et 0,4 micron. 6 Procédé de fabrication d'un substrat câblé,
comprenant les é tapes de fournir un substrat ayant une sur-
face isolante, former une couche conductrice sur la surfa-
ce isolante, et former une couche isolante sur la surface isolante et contig Ument à un motif conducteur, caractérisé en ce que les étapes de formation du motif conducteur et de la couche isolante comprennent les étapes de: former une première couche d'un métal de base directement sur la couche isolante; 13. former une seconde couche d'un métal noble directement sur la première couche;
former une troisième couche d'or sélective-
ment directement sur la seconde couche jusqu'à une épais-
seur qui est supérieure à une épaisseur totale des premiè- re et seconde couches; et traiter thermiquement au moins la première jusqu'à la troisième couche pour convertir la troisième
couche et des parties sélectionnées des première et secon-
de couches enla couche conductrice et pour convertir
concurremment les parties restantes des première et secon-
de couches en la couche isolante, les parties sélection-
nées étant les zones des première et seconde couches sur
lesquelles la troisième couche est formée, les parties res-
tantes étant les zones des première et seconde couches qui
sont autres que les parties choisies, la couche conductri-
ce étant ainsi formée d'un alliage de l'or, du métal de base et du métal noble, le métal noble étant autre que l'or, la couche isolante étant ainsi formée d'un mélange
d'oxydes des métaux de base et noble.
7 Procédé selon la revendication 6, caractéri-
sé en ce que l'alliage comprend les métaux noble et de
base dans une proportion totale qui est choisie entre envi-
ron 0,2 et 2 % en poids de l'alliage.
8 Procédé selon la revendication 7, caractéri-
sé en ce que la première couche est formée avec une épais-
seur choisie entre environ 0,025 et 0,4 micron, la secon-
de couche étant formée avec une épaisseur choisie entre environ 0,025 et 0,3 micron, la troisième couche étant formée avec une épaisseur choisie entre environ 1 et 10 microns.
9 Procédé selon la revendication 8, caractéri-
sé en ce que la première couche a une épaisseur choisie entre environ 0, 025 et 0,2 micron, la seconde couche ayant
une épaisseur choisie entre environ 0,025 et 0,2 micron.
Procédé selon l'une quelconque des reven-
dications 6 à 9, caractérisé en ce que le métal de base
est choisi dans un groupe constitué du titane, de l'alumi-
14. nium et du cuivre, le métal noble étant choisi dans un groupe constitué du palladium, du ruthénium, du rhodium
et du nickel.
11 Procédé selon la revendication 10, caractérisé en ce que les vétaux de base et noble sont res-
pectivement le titane et le palladium.
12 Procédé selon la revendication 11, caractérisé en ce que l'étape de traitement thermique est effectuée à l'air à une température située entre environ 8500 C et 950 WC pendant une durée comprise entre 5 et 10 minutes.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19051881A JPS5893297A (ja) | 1981-11-30 | 1981-11-30 | 導体回路の形成方法 |
JP8291782A JPS58199589A (ja) | 1982-05-17 | 1982-05-17 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2517503A1 true FR2517503A1 (fr) | 1983-06-03 |
FR2517503B1 FR2517503B1 (fr) | 1986-02-07 |
Family
ID=26423947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8219980A Expired FR2517503B1 (fr) | 1981-11-30 | 1982-11-29 | Substrat comportant un motif constitue d'un alliage d'or, d'un metal noble et d'un metal de base, le motif etant isole par des oxydes des metaux nobles et de base |
Country Status (2)
Country | Link |
---|---|
US (2) | US4628149A (fr) |
FR (1) | FR2517503B1 (fr) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4628149A (en) * | 1981-11-30 | 1986-12-09 | Nippon Electric Co., Ltd. | Substrate having a pattern of an alloy of gold and a noble and a base metal with the pattern isolated by oxides of the noble and the base metals |
DE3675321D1 (de) * | 1985-08-16 | 1990-12-06 | Dai Ichi Seiko Co Ltd | Halbleiteranordnung mit packung vom steckerstifttyp. |
CN1003524B (zh) * | 1985-10-14 | 1989-03-08 | 株式会社日立制作所 | 无电浸镀金溶液 |
US4855871A (en) * | 1987-03-05 | 1989-08-08 | Optical Materials, Inc. | Thin film semiconductor interconnect module |
JPS6418246A (en) * | 1987-07-14 | 1989-01-23 | Shinko Electric Ind Co | Lead frame for semiconductor device |
US4931144A (en) * | 1987-07-31 | 1990-06-05 | Texas Instruments Incorporated | Self-aligned nonnested sloped via |
JPH02324A (ja) * | 1987-12-18 | 1990-01-05 | Mitsui Mining & Smelting Co Ltd | 導電膜回路およびその製造方法 |
US4910643A (en) * | 1988-06-06 | 1990-03-20 | General Electric Company | Thick film, multi-layer, ceramic interconnected circuit board |
KR920005459B1 (ko) * | 1988-08-30 | 1992-07-04 | 가부시기가이샤 히다찌세이사꾸쇼 | 금속의 균질화방법 및 회로기판 |
US5183973A (en) * | 1989-08-14 | 1993-02-02 | Santa Barbara Research Center | Flexible cable for interconnecting electronic components |
JPH0383398A (ja) * | 1989-08-26 | 1991-04-09 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
US5127998A (en) * | 1990-01-02 | 1992-07-07 | General Electric Company | Area-selective metallization process |
US5230965A (en) * | 1990-01-02 | 1993-07-27 | General Electric Company | High density interconnect with electroplated conductors |
JP3271272B2 (ja) * | 1991-11-12 | 2002-04-02 | 日本電気株式会社 | 半導体装置の製造方法 |
US5619018A (en) * | 1995-04-03 | 1997-04-08 | Compaq Computer Corporation | Low weight multilayer printed circuit board |
US6515233B1 (en) * | 2000-06-30 | 2003-02-04 | Daniel P. Labzentis | Method of producing flex circuit with selectively plated gold |
US6890629B2 (en) * | 2001-09-21 | 2005-05-10 | Michael D. Casper | Integrated thin film capacitor/inductor/interconnect system and method |
WO2002025709A2 (fr) * | 2000-09-21 | 2002-03-28 | Casper Michael D | Systeme et procede de condensateurs/inducteurs/interconnexions en couches minces integres |
DE102006060408A1 (de) * | 2006-12-20 | 2008-06-26 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung korrosionsbeständiger Metalloberflächen und Reflektor mit metallischer Oberfläche |
KR101148226B1 (ko) * | 2010-05-24 | 2012-05-22 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US9425090B2 (en) * | 2014-09-19 | 2016-08-23 | Infineon Technologies Austria Ag | Method of electrodepositing gold on a copper seed layer to form a gold metallization structure |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2015615A1 (fr) * | 1968-08-14 | 1970-04-30 | Ibm | |
US3576722A (en) * | 1969-03-26 | 1971-04-27 | Bendix Corp | Method for metalizing ceramics |
FR2118752A5 (fr) * | 1970-12-18 | 1972-07-28 | Hitachi Ltd | |
GB1287791A (en) * | 1968-10-31 | 1972-09-06 | Honeywell Inf Systems | A microcircuit and manufacture of same |
US3808049A (en) * | 1972-06-02 | 1974-04-30 | Microsystems Int Ltd | Multi-layer thin-film circuits |
EP0011406A1 (fr) * | 1978-11-08 | 1980-05-28 | Fujitsu Limited | Carte de circuit imprimé à couches multiples et procédé pour sa fabrication |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2780543A (en) * | 1955-05-17 | 1957-02-05 | Baker & Co Inc | High resistivity alloy |
US3386894A (en) * | 1964-09-28 | 1968-06-04 | Northern Electric Co | Formation of metallic contacts |
US3621442A (en) * | 1968-11-07 | 1971-11-16 | Allen Bradley Co | Terminal connection of electronic devices |
US3663279A (en) * | 1969-11-19 | 1972-05-16 | Bell Telephone Labor Inc | Passivated semiconductor devices |
US4014689A (en) * | 1972-05-10 | 1977-03-29 | Siemens Aktiengesellschaft | Method of fabricating a contact material for high-power vacuum circuit breakers |
US4016050A (en) * | 1975-05-12 | 1977-04-05 | Bell Telephone Laboratories, Incorporated | Conduction system for thin film and hybrid integrated circuits |
US4153518A (en) * | 1977-11-18 | 1979-05-08 | Tektronix, Inc. | Method of making a metalized substrate having a thin film barrier layer |
JPS54127414A (en) * | 1978-03-27 | 1979-10-03 | Tokyo Shibaura Electric Co | Metallizing ceramic substrate |
JPS55115392A (en) * | 1979-02-27 | 1980-09-05 | Tokyo Shibaura Electric Co | Method of fabricating hybrid circuit board |
JPS5649535A (en) * | 1979-09-28 | 1981-05-06 | Tanaka Kikinzoku Kogyo Kk | Bonding wire for semiconductor device |
FR2476913B1 (fr) * | 1980-02-25 | 1985-09-13 | Nippon Electric Co | Circuit a plusieurs couches pour integration a grande echelle et procede de fabrication de ce circuit |
DE3280233D1 (de) * | 1981-09-11 | 1990-10-04 | Toshiba Kawasaki Kk | Verfahren zum herstellen eines substrats fuer multischichtschaltung. |
US4628149A (en) * | 1981-11-30 | 1986-12-09 | Nippon Electric Co., Ltd. | Substrate having a pattern of an alloy of gold and a noble and a base metal with the pattern isolated by oxides of the noble and the base metals |
-
1982
- 1982-11-24 US US06/444,097 patent/US4628149A/en not_active Expired - Fee Related
- 1982-11-29 FR FR8219980A patent/FR2517503B1/fr not_active Expired
-
1986
- 1986-12-09 US US06/940,165 patent/US4786523A/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2015615A1 (fr) * | 1968-08-14 | 1970-04-30 | Ibm | |
GB1287791A (en) * | 1968-10-31 | 1972-09-06 | Honeywell Inf Systems | A microcircuit and manufacture of same |
US3576722A (en) * | 1969-03-26 | 1971-04-27 | Bendix Corp | Method for metalizing ceramics |
FR2118752A5 (fr) * | 1970-12-18 | 1972-07-28 | Hitachi Ltd | |
US3808049A (en) * | 1972-06-02 | 1974-04-30 | Microsystems Int Ltd | Multi-layer thin-film circuits |
EP0011406A1 (fr) * | 1978-11-08 | 1980-05-28 | Fujitsu Limited | Carte de circuit imprimé à couches multiples et procédé pour sa fabrication |
Also Published As
Publication number | Publication date |
---|---|
US4786523A (en) | 1988-11-22 |
FR2517503B1 (fr) | 1986-02-07 |
US4628149A (en) | 1986-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2517503A1 (fr) | Substrat comportant un motif constitue d'un alliage d'or, d'un metal noble et d'un metal de base, le motif etant isole par des oxydes des metaux nobles et de base | |
KR900007691B1 (ko) | 로듐피복금 ic 금속처리방법 | |
US4851895A (en) | Metallization for integrated devices | |
US5407863A (en) | Method of manufacturing semiconductor device | |
US5164332A (en) | Diffusion barrier for copper features | |
US4847445A (en) | Zirconium thin-film metal conductor systems | |
US4434544A (en) | Multilayer circuit and process for manufacturing the same | |
JPH03214717A (ja) | 電気的セラミック酸化物装置用電極 | |
US3386894A (en) | Formation of metallic contacts | |
JPH0750699B2 (ja) | 高密度集積回路におけるチタン・窒化チタン二重層の製造方法 | |
JPH02324A (ja) | 導電膜回路およびその製造方法 | |
JP2006114917A (ja) | 接着力に優れた多層薄膜を含む素子及びその製造方法 | |
EP0103855B1 (fr) | Procédé pour la formation sur des circuits intégrés d'une métallisation à basse résistance transversale | |
JPH07130736A (ja) | 半導体装置およびその製造方法 | |
US4613404A (en) | Materials which exhibit a surface active effect with vacuum baked photoresists and method of using the same | |
EP0168609B1 (fr) | Procédé pour réparer des trous de rupture se trouvant dans des couches diélectriques | |
JP2509175B2 (ja) | 配線構造体の製造方法 | |
US4539434A (en) | Film-type electrical substrate circuit device and method of forming the device | |
CA1058330A (fr) | Methode de depose de couches conductrices sur des supports | |
FR2620860A1 (fr) | Procede et structure pour obtenir une faible resistance de contact avec l'aluminium et ses alliages avec depot selectif de tungstene | |
JPH0611042B2 (ja) | 半導体装置の製造方法 | |
JP2570835B2 (ja) | 半導体装置の製造方法 | |
JP2565351B2 (ja) | 電子回路部品 | |
JPH06302600A (ja) | 半導体装置 | |
JP2023535769A (ja) | 温度センサ、及びこの種の温度センサを製造するための方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |