JPS5893297A - 導体回路の形成方法 - Google Patents
導体回路の形成方法Info
- Publication number
- JPS5893297A JPS5893297A JP19051881A JP19051881A JPS5893297A JP S5893297 A JPS5893297 A JP S5893297A JP 19051881 A JP19051881 A JP 19051881A JP 19051881 A JP19051881 A JP 19051881A JP S5893297 A JPS5893297 A JP S5893297A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- conductor
- palladium
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、導体回路の形成方法に関し、特に高密度多層
回路基板の導体回路の作成方法に関する。
回路基板の導体回路の作成方法に関する。
従来、回路基板の導体回路の形成方法の一つとして、選
択メッキ法が知られている。選択メッキ法は、第１図＜
ａ）に示すように、ｅ縁基板１の上に基板との密着性を
良好にするための密着金属層２およびメッキ下地層８を
形成する。密着金属層２には一般にチタンが使用され、
メッキ下地層３にはパラジウムが使用される例が多い。
択メッキ法が知られている。選択メッキ法は、第１図＜
ａ）に示すように、ｅ縁基板１の上に基板との密着性を
良好にするための密着金属層２およびメッキ下地層８を
形成する。密着金属層２には一般にチタンが使用され、
メッキ下地層３にはパラジウムが使用される例が多い。
そして、同図（ｂ）に示すように前記メッキ下地ＩＷｉ
８の上にフォトレジスト４を用いて所望の部分に導体金
属５をメッキして導体パターンを形成する。導体金属５
には金が使用されることが多い。金は、酸化、腐食に強
く化学的に安定であシかっ電気の良導体であり導体回路
材料として優れた特性を持っているからである。次に剥
離液によってフォトレジスト４を除去して同図（ｃ）に
示すように密着金属層２およびメッキ下地Ｎ３の上に金
メッキによる導体パターンが形成された中間体を得る。
８の上にフォトレジスト４を用いて所望の部分に導体金
属５をメッキして導体パターンを形成する。導体金属５
には金が使用されることが多い。金は、酸化、腐食に強
く化学的に安定であシかっ電気の良導体であり導体回路
材料として優れた特性を持っているからである。次に剥
離液によってフォトレジスト４を除去して同図（ｃ）に
示すように密着金属層２およびメッキ下地Ｎ３の上に金
メッキによる導体パターンが形成された中間体を得る。
剥離液はフォトレジストの種類に応じて各種の液が使用
される。
される。
例えば溶剤可溶タイプのドライフィルムフォトレジスト
には塩化メチレンを用い、ＡＺ等のポジタイプのドライ
フィルムフォトレジストにはメチルエチルケトン（ＭＥ
Ｋ）等が使用される。次に、第１図（ｃ）に示した中間
体を、エツチングによって導体パターン５が形成された
部分以外を除去して導体パターン間を屯゛砥的に分離し
て所望の導体回路が形成される。
には塩化メチレンを用い、ＡＺ等のポジタイプのドライ
フィルムフォトレジストにはメチルエチルケトン（ＭＥ
Ｋ）等が使用される。次に、第１図（ｃ）に示した中間
体を、エツチングによって導体パターン５が形成された
部分以外を除去して導体パターン間を屯゛砥的に分離し
て所望の導体回路が形成される。
しかし、上述のスヘ択メッキ法によるときは、密層金Ａ
Ｕｍ２およびメッキ下地層３をエツチングするとき、導
体回路５の下の部分の金ノ、−Ａ層２．下地層３がサイ
ドエツチングされるため、微ボ用な導体回路の形成が困
難であるという欠点がある。すなわち、微、Ｙ、ｌＩＩ
な導体回路を形成したときは密着性が劣化し、甚だしい
ど＠け導体金属５が剥離するおそれがある。
Ｕｍ２およびメッキ下地層３をエツチングするとき、導
体回路５の下の部分の金ノ、−Ａ層２．下地層３がサイ
ドエツチングされるため、微ボ用な導体回路の形成が困
難であるという欠点がある。すなわち、微、Ｙ、ｌＩＩ
な導体回路を形成したときは密着性が劣化し、甚だしい
ど＠け導体金属５が剥離するおそれがある。
本発明の目的は、上述の従来の欠点を解決し、倣細な導
体回路の形［戊が可能な導体回路の形成方法を提供する
ことにある。
体回路の形［戊が可能な導体回路の形成方法を提供する
ことにある。
本発明の導体回路の形１１２方法は、耐熱性絶縁基板又
は該基板上に形成された絶縁層上に、チタン薄膜金属層
を１し成し、１仮チタン薄膜金属層上にパラジウム薄１
換金属）曽を形成し、フォトレジストを用いて前Ａ己パ
ラジウム薄ノ良金属１−上に金メッキによって任意の導
体パターンを形成したのち、高温（８） 加熱して前記チタン薄）換金属層および前記パラジウム
薄膜金属層を酸化させることにより前記金メッキの導体
パターン間を心気的に分離絶縁することを特徴とする。
は該基板上に形成された絶縁層上に、チタン薄膜金属層
を１し成し、１仮チタン薄膜金属層上にパラジウム薄１
換金属）曽を形成し、フォトレジストを用いて前Ａ己パ
ラジウム薄ノ良金属１−上に金メッキによって任意の導
体パターンを形成したのち、高温（８） 加熱して前記チタン薄）換金属層および前記パラジウム
薄膜金属層を酸化させることにより前記金メッキの導体
パターン間を心気的に分離絶縁することを特徴とする。
次に、本発明について、図面を参照して詳細に説明する
。
。
第２図（ａ）、（ｂ）、（ｅ）は、本発明の一実施例に
おける＃！造途中および製品を示す断面図である。すな
わち、先ず、第２図（ａ）に示すように、耐熱性絶縁基
板１１の表向にチタン薄膜金属層１２およびパラジウム
薄１１％金橋層１３を形成する。耐熱性絶縁基板１１に
はアルミナ基板、ベリリヤ等が用いられる。チタン薄膜
およびパラジウム薄膜は、スパッタリング法又は真空蒸
着法等によって、それぞれ５００〜２０００オングスト
ロームの厚さに形成する。
おける＃！造途中および製品を示す断面図である。すな
わち、先ず、第２図（ａ）に示すように、耐熱性絶縁基
板１１の表向にチタン薄膜金属層１２およびパラジウム
薄１１％金橋層１３を形成する。耐熱性絶縁基板１１に
はアルミナ基板、ベリリヤ等が用いられる。チタン薄膜
およびパラジウム薄膜は、スパッタリング法又は真空蒸
着法等によって、それぞれ５００〜２０００オングスト
ロームの厚さに形成する。
次に、第２図（ｂ）に示すように、フォトレジスト１４
を用いて金メッキによって導体パターン１５：１：１ を形成する。導体パターン１５の金の厚さｖ′ｉ３〜ｌ
Ｏμｍ程度である（嘔気回路的要求から定まる）。
を用いて金メッキによって導体パターン１５：１：１ を形成する。導体パターン１５の金の厚さｖ′ｉ３〜ｌ
Ｏμｍ程度である（嘔気回路的要求から定まる）。
メッキは、パラジウム層１３をメッキ電極にして（４）
電解メッキによって行なうことができる。
次に、空気中でＭ ＩＩＡ加熱すると、フォトレジスト
１４が焼却除去さルると共に、チタン薄膜層１２および
パラジウム薄腺啼１３が酸化されて、それぞれチタンを
俊イい勿ノ曽】６コ？よびパラジウム酸化物層１７に変
化する。これらの酸化物は、良好な電気絶縁１勿である
から、導体パターン１５相堡間は電気的に絶縁されて導
体回路が形成される。
１４が焼却除去さルると共に、チタン薄膜層１２および
パラジウム薄腺啼１３が酸化されて、それぞれチタンを
俊イい勿ノ曽】６コ？よびパラジウム酸化物層１７に変
化する。これらの酸化物は、良好な電気絶縁１勿である
から、導体パターン１５相堡間は電気的に絶縁されて導
体回路が形成される。
上述の実施例では、従来のようにエツチングを行なわな
いため、サイドエツチングの問題は全くない。従って、
容易に微＋＃ＩＩＩなパターンの導体回路が形成できる
効果がある。
いため、サイドエツチングの問題は全くない。従って、
容易に微＋＃ＩＩＩなパターンの導体回路が形成できる
効果がある。
上述の実施例では、導体が一層の場合について説明した
が、この導体層の上に絶縁層を形成し、さらにその上に
上記方法によって導体回路を形成すれば容易に微細１パ
ターンの多層回路を形成することができる。すカわち、
耐熱性絶縁基板（および導体層）の上に絶縁層を形成し
、その上に上述と同僚な方法によって導体回路を形成す
ることもできる。
が、この導体層の上に絶縁層を形成し、さらにその上に
上記方法によって導体回路を形成すれば容易に微細１パ
ターンの多層回路を形成することができる。すカわち、
耐熱性絶縁基板（および導体層）の上に絶縁層を形成し
、その上に上述と同僚な方法によって導体回路を形成す
ることもできる。
また、上述の実施例では、フォトレジスト１４を高温加
熱時に焼却除去したが、フォトレジストの不完全燃焼に
よって炭素が絶縁物中に残留して絶縁劣化するおそれが
ある。しかし、フォトレジス）ｋ４らかしめ剥離液によ
って除去した後に高温加熱すれば上述の心配Ｆ′ｉない
。本発明は、勿論このような方法をも含むものである。
熱時に焼却除去したが、フォトレジストの不完全燃焼に
よって炭素が絶縁物中に残留して絶縁劣化するおそれが
ある。しかし、フォトレジス）ｋ４らかしめ剥離液によ
って除去した後に高温加熱すれば上述の心配Ｆ′ｉない
。本発明は、勿論このような方法をも含むものである。
以上のように１本発明においては、耐熱性絶縁基板上に
チタンおよびパラジウムの薄膜層を形成した上に金メッ
キで導体パターンを形成したのち、高温加熱により上記
チタンおよびパラジウムの薄膜層を酸化させることによ
り上記導体パターン間の絶縁を得る方法を採用したから
、従来のようにサイドエツチングによる密着性の劣化を
生じる欠点が解決され、微細な導体回路を形成すること
が可能となる効果がある。
チタンおよびパラジウムの薄膜層を形成した上に金メッ
キで導体パターンを形成したのち、高温加熱により上記
チタンおよびパラジウムの薄膜層を酸化させることによ
り上記導体パターン間の絶縁を得る方法を採用したから
、従来のようにサイドエツチングによる密着性の劣化を
生じる欠点が解決され、微細な導体回路を形成すること
が可能となる効果がある。
第１図は従来の選択メッキ法による工程途中および製品
を示す前面図であシ、第２図は本発明の一実施例による
工程途中および製品を示す断面図である。 図において、１■・・・耐熱注杷縁基板、１２・・・チ
タン博）模金属層、■３・・・パラジウム薄膜金属層、
１４・・・フォトレジスＩ−，１５・・・導体パターン
、１６・・・チタン酸化物層、１７・・・パラジウム散
化物１伽。 代理人 ｊＰ理士住出陵宗 （７） 第１図 （ｄ）
を示す前面図であシ、第２図は本発明の一実施例による
工程途中および製品を示す断面図である。 図において、１■・・・耐熱注杷縁基板、１２・・・チ
タン博）模金属層、■３・・・パラジウム薄膜金属層、
１４・・・フォトレジスＩ−，１５・・・導体パターン
、１６・・・チタン酸化物層、１７・・・パラジウム散
化物１伽。 代理人 ｊＰ理士住出陵宗 （７） 第１図 （ｄ）
Claims (1)
- 耐熱性絶縁基板又は該基板上に形成された絶縁ｊ−上に
、チタン薄膜金属層を形成し、該チタン薄ノ模金１１Ｊ
ｇｌ−上にパラジウム薄膜金属層を形成し、フォトレジ
ストを用いて前記パラジウム薄膜金属層上に金メッキに
よって任慧の導体パターンを形成したのち、商温加熱し
て前記チタン薄膜金属層および＠記パラジウムｉｌ Ｉ
Ｉ！金属層を酸化させることにより前記金メッキの導体
パターン間を電気的に分離絶縁することを＃徴とする導
体回路の形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19051881A JPS5893297A (ja) | 1981-11-30 | 1981-11-30 | 導体回路の形成方法 |
| US06/444,097 US4628149A (en) | 1981-11-30 | 1982-11-24 | Substrate having a pattern of an alloy of gold and a noble and a base metal with the pattern isolated by oxides of the noble and the base metals |
| FR8219980A FR2517503B1 (fr) | 1981-11-30 | 1982-11-29 | Substrat comportant un motif constitue d'un alliage d'or, d'un metal noble et d'un metal de base, le motif etant isole par des oxydes des metaux nobles et de base |
| US06/940,165 US4786523A (en) | 1981-11-30 | 1986-12-09 | Substrate having a pattern of an alloy of gold and a noble and a base metal with the pattern isolated by oxides of the noble and the base metals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19051881A JPS5893297A (ja) | 1981-11-30 | 1981-11-30 | 導体回路の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893297A true JPS5893297A (ja) | 1983-06-02 |
Family
ID=16259419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19051881A Pending JPS5893297A (ja) | 1981-11-30 | 1981-11-30 | 導体回路の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893297A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56118396A (en) * | 1980-02-25 | 1981-09-17 | Nippon Electric Co | Method of forming conductive layer of circuit board |
| JPS56118397A (en) * | 1980-02-25 | 1981-09-17 | Nippon Electric Co | Method of forming conductive layer of circuit board |
-
1981
- 1981-11-30 JP JP19051881A patent/JPS5893297A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56118396A (en) * | 1980-02-25 | 1981-09-17 | Nippon Electric Co | Method of forming conductive layer of circuit board |
| JPS56118397A (en) * | 1980-02-25 | 1981-09-17 | Nippon Electric Co | Method of forming conductive layer of circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3386894A (en) | Formation of metallic contacts | |
| GB1527108A (en) | Methods of forming conductors on substrates involving electroplating | |
| US4963389A (en) | Method for producing hybrid integrated circuit substrate | |
| JP4984855B2 (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
| JPS5893297A (ja) | 導体回路の形成方法 | |
| JPS6260662A (ja) | サ−マルヘツドの製造方法 | |
| JP3152469B2 (ja) | 導体膜の製造方法 | |
| JPS6155797B2 (ja) | ||
| JPS6155799B2 (ja) | ||
| JPH08250858A (ja) | 回路基板 | |
| JPS6038024B2 (ja) | 半導体装置の製造方法 | |
| JPS63199487A (ja) | 配線基板の製造方法 | |
| JPS6155800B2 (ja) | ||
| JP2778885B2 (ja) | 多層回路基板及びその製造方法 | |
| JPS6230396A (ja) | 回路パタ−ン形成方法 | |
| JPH0896865A (ja) | 電気接点 | |
| JPS6285496A (ja) | 回路基板の製造方法 | |
| JPS6261334A (ja) | パタ−ンの形成方法 | |
| JPS62295494A (ja) | 高速素子実装用回路基板の製造方法 | |
| JPS61121389A (ja) | セラミツク配線板 | |
| JPH01160202A (ja) | 配線板の製造法 | |
| JPH01293693A (ja) | 抵抗体層付きプリント配線板用基板 | |
| JPS5946439B2 (ja) | 多層セラミツク回路基板の製造方法 | |
| JPH05243222A (ja) | 半導体装置の製造方法 | |
| JPS634360B2 (ja) |