JPS6155800B2 - - Google Patents

Info

Publication number
JPS6155800B2
JPS6155800B2 JP2247280A JP2247280A JPS6155800B2 JP S6155800 B2 JPS6155800 B2 JP S6155800B2 JP 2247280 A JP2247280 A JP 2247280A JP 2247280 A JP2247280 A JP 2247280A JP S6155800 B2 JPS6155800 B2 JP S6155800B2
Authority
JP
Japan
Prior art keywords
metal layer
conductor
layer
forming
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2247280A
Other languages
English (en)
Other versions
JPS56118397A (en
Inventor
Akihiro Dotani
Mitsuo Abe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2247280A priority Critical patent/JPS56118397A/ja
Priority to FR8103559A priority patent/FR2476913B1/fr
Publication of JPS56118397A publication Critical patent/JPS56118397A/ja
Priority to US06/429,636 priority patent/US4434544A/en
Publication of JPS6155800B2 publication Critical patent/JPS6155800B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 本発明は回路基板の導体層の形成方法に関し、
特に高密度多層回路基板の導体層の形成方法に関
する。
従来回路基板の導体層の形成方法の1つとして
選択メツキ法が採用されている。この方法ではま
ず、第1図aに示す工程で、絶縁基板1の上に密
着金属層2およびメツキ下地金属層3が形成され
る。次に、第1図bに示す工程で、ホトレジスト
4を用いて必要な部分のみに金属がメツキされ導
体回路5が形成される。さらに、第1図cに示す
工程で、ホトレジスト4が剥離される。次に、第
1図dに示す工程で導体回路5の下以外の密着金
属層2およびメツキ下地金属層3がエツチングで
除去され、導体層の形成は完了する。しかしなが
ら、上述の方法では、導体回路が微細になるにと
もない、サイドエツチングの問題が無視できなく
なつてきている。すなわち、密着金属層2がエツ
チングされるときに導体回路5の下部分の密着金
属層までエツチングされて導体回路の密着が劣化
するという欠点がある。
本発明の目的は密着劣化をまねくことなく微細
な導体回路の形成が可能となる回路基板の導体層
の形成方法を提供することにある。
本発明の方法は、耐熱性絶縁基板上に密着金属
層およびメツキ下地金属層からなる複層金属層を
形成する第1の工程と、 前記ホトレジストを用いて前記金属層上の所望
の部分に貴金属をメツキして導体回路を形成第2
の工程と、 前記ホトレジストを除去し前記導体回路部分の
下以外のメツキ下地金属層をエツチングで除去す
る第3の工程と、 前記密着金属層を酸化絶縁物にかえる第4の工
程とを有することを特徴とする。
次に本発明について図面を参照して詳細に説明
する。
第2図は本発明の一実施例を示す工程断面図で
ある。第2図aに示す工程では、耐熱性絶縁基板
11の上に密着金属層12およびメツキ下地金属
層13が形成されている。耐熱性絶縁基板11と
してはアルミナまたはベリリヤなどが適当であ
る。密着金属層12としては、チタン、銅または
アルミニウムなどがメツキ下地金属層13として
はパラジウム、プラチナまたはニツケルなどが適
当である。本実施例では、アルミナ基板11上に
チタンおよびパラジウムが形成されている。
次に、第2図bに示す工程では、ホトレジスト
14を用いて必要部分に貴金属がメツキされ、導
体回路15が形成される。貴金属としては、金、
金合金またはロジウムなどがあげられる。本実施
例では金が使用されている。
次に、第2図cに示す工程では、ホトレジスト
14が除去され、また、メツキ下地金属層13が
エツチングされる。このとき、導体回路15の下
の部分は、エツチングされないで残される。
次に、第2図dに示す工程では、密着金属層1
3が酸化され絶縁物16が形成される。本実施例
では、900℃以上の高温焼成工程によりチタンの
酸化物が形成される。こうして、密着金属層13
をエツチングする必要がなくなるため、密着金属
層のサイドエツチも必要もなくこれによる密着劣
化もおこらなくなる。
本実施例では導体が一層の場合を説明したが、
この導体層の上に絶縁層を形成しさらに本発明の
導体層を形成することにより、本発明は多層回路
基板の導体層の形成方法にも適用できる。
本発明には、密着金属層を絶縁酸化物してか
え、密着金属層のエツチング工程を削除すること
により、サイドエツチをなくし、導体回路の基板
上または絶縁層上に対する密着劣化を防ぐことが
できるという効果がある。
【図面の簡単な説明】
第1図a〜dは従来の導体層の形成方法を示す
工程断面図および第2図a〜dは本発明の一実施
例を示す工程断面図である。第1図aから第2図
dにおいて、 1,11…絶縁基板、2,12…密着金属層、
3,13…メツキ下地金属層、4,14…ホトレ
ジスト、5,15…導体回路、16…絶縁物。

Claims (1)

  1. 【特許請求の範囲】 1 耐熱性絶縁基板上または該基板上に形成され
    た絶縁層上に密着金属層およびメツキ下地金属層
    からなる複層金属層を形成する第1の工程と、 ホトレジストを用いて前記金属層上の所望の部
    分に貴金属をメツキして導体回路を形成する第2
    の工程と、 前記ホトレジストを除去し前記導体回路部分の
    下以外のメツキ下地金属層をエツチングで除去す
    る第3の工程と、 前記密着金属層を酸化絶縁物にかえる第4の工
    程とを有することを特徴とする回路基板の導体層
    の形成方法。
JP2247280A 1980-02-25 1980-02-25 Method of forming conductive layer of circuit board Granted JPS56118397A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2247280A JPS56118397A (en) 1980-02-25 1980-02-25 Method of forming conductive layer of circuit board
FR8103559A FR2476913B1 (fr) 1980-02-25 1981-02-23 Circuit a plusieurs couches pour integration a grande echelle et procede de fabrication de ce circuit
US06/429,636 US4434544A (en) 1980-02-25 1982-09-30 Multilayer circuit and process for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2247280A JPS56118397A (en) 1980-02-25 1980-02-25 Method of forming conductive layer of circuit board

Publications (2)

Publication Number Publication Date
JPS56118397A JPS56118397A (en) 1981-09-17
JPS6155800B2 true JPS6155800B2 (ja) 1986-11-29

Family

ID=12083647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2247280A Granted JPS56118397A (en) 1980-02-25 1980-02-25 Method of forming conductive layer of circuit board

Country Status (1)

Country Link
JP (1) JPS56118397A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893297A (ja) * 1981-11-30 1983-06-02 日本電気株式会社 導体回路の形成方法
JPS58128797A (ja) * 1982-01-27 1983-08-01 日本電気株式会社 多層セラミツク基板の製造方法
JPH0642592B2 (ja) * 1986-02-05 1994-06-01 電気化学工業株式会社 微細回路基板の製造法

Also Published As

Publication number Publication date
JPS56118397A (en) 1981-09-17

Similar Documents

Publication Publication Date Title
JP4178077B2 (ja) 配線回路基板
US4628149A (en) Substrate having a pattern of an alloy of gold and a noble and a base metal with the pattern isolated by oxides of the noble and the base metals
GB1265375A (ja)
GB1527108A (en) Methods of forming conductors on substrates involving electroplating
KR970060427A (ko) 리드프레임의 제조방법
JPS6155800B2 (ja)
JPH0240233B2 (ja)
JPS6155799B2 (ja)
JPS6155797B2 (ja)
US3554876A (en) Process for etching and electro plating a printed circuit
JPH0245996A (ja) 混成集積回路の製造方法
JP2773288B2 (ja) プリント配線板
JPS6352796B2 (ja)
JPH07161712A (ja) パターン形成方法
JPS63199487A (ja) 配線基板の製造方法
JP3095857B2 (ja) 電子部品搭載用基板
JPS6156879B2 (ja)
JP2000299202A (ja) 厚膜回路基板及びその製造方法
JP2023073270A5 (ja)
JPS634360B2 (ja)
JPS6097691A (ja) 厚膜薄膜配線基板の製造方法
JP2937676B2 (ja) 多層回路基板
JPS63275196A (ja) 回路基板の製造方法
JPS6285496A (ja) 回路基板の製造方法
JPS61193315A (ja) 平滑スイツチ基板の製造方法