JPS58128797A - 多層セラミツク基板の製造方法 - Google Patents

多層セラミツク基板の製造方法

Info

Publication number
JPS58128797A
JPS58128797A JP1136682A JP1136682A JPS58128797A JP S58128797 A JPS58128797 A JP S58128797A JP 1136682 A JP1136682 A JP 1136682A JP 1136682 A JP1136682 A JP 1136682A JP S58128797 A JPS58128797 A JP S58128797A
Authority
JP
Japan
Prior art keywords
conductor
layer
multilayer ceramic
metal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1136682A
Other languages
English (en)
Inventor
満 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1136682A priority Critical patent/JPS58128797A/ja
Publication of JPS58128797A publication Critical patent/JPS58128797A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は多層セラミック基板の製造方法に関し、特にそ
の材料および形成方法に関する。
従来技術 この種の多層セラミック基板の従来の製造方法としては
グリーンシート法や、厚層印刷法があり。
これらの方法により多層セラi、り基板は製造されてい
九が、グリーンシート法では14000〜1600℃の
高温焼結に耐えるためにタングステンやモリブデンなど
の高耐熱金@r使用しなければならない、これらの金属
は導体釡楓として電気抵抗が大きく、ま良導体パターン
の形成はそれらの金I14粉末をペースト状とし、スク
リーン印刷によ9行なわれるため、約100μm以下の
輪のパターンを得ることが困離であシ、さらに焼結の除
の補正できない焼結みバラツキかあり、高Wf健実鋲を
行う上で必賛な高鞘監wL細パターンの形成が難かしい
、グリーンシート法や厚膜印刷法では、上述の欠点があ
る。
他方、厚展印桐法では、金、プラチナ、銀およびバッジ
、−五などの賞金IIIYr導体パターンとし。
空気中で焼結する絶縁ペーストにょシ絶縁層が形成され
ているため、導体材料が非常に高価であり。
を友、これもスクリーン印刷によるために、約100μ
鋼以下のパターンを形成することは困−である楕買値細
パターンにより、よシ高密度高性能の実装管可能とする
多層セラミック基板の製造方法全提供することにある。
発明の構成 本発明の製造方法は、複数の導体層とこれらの層間を絶
縁するr8縁層とを有する多層セラi1#り基板の製造
方法において。
微細パターンの導体層をホトレジストを用いた選択的メ
ッキ技術によp形成するwJlの工程と。
この導体層の上に上層導体層との接続のためのスルーホ
ール管有しかつ導体層間を絶縁する絶縁層を窒素雰囲気
中で焼結する#!3−ペーストによシ形成する第2の工
程と、 #J紀スルーホー°ルの少なくとも一部に接続すべき導
体の金輌と適合性のめる金楓會っめ込み、さらにこの上
に前記導体層と同律に執細パターンをホトレジストを用
いて選択的メッキf打なうこと明する。
纂1図管参照すると1本発明の第lの実施例は高装置ア
ルミナの基板lの9111に真′!j!蒸膚やスパッタ
リングによp、基板lとの強い′f!看會得るために、
クロムやチタンなどの1000に程鍵の薄い下地金属層
2が形成され、さらにその上にメッキ金属の付着を良好
にするためにパラシ、−ムや銅などの金属が下地金@膜
2の形成と同様な方法で下地金属maとして形成される
。矢にホトレジスh @ 4が形成され、必要な導体パ
ターンf腿元および現像することにより、ホトレジスト
腺4に選択的な開孔s41が杉敗され、下地曾J!l1
i2および3を電極として開孔部41に銅などの金属が
メ。
キ技術により導体5として形成される0次に、必要のな
くなりたホトレジスト42が剥龜され、さらKfi択的
にメッキされた導体5以外の部分の下地金属11s12
がエツチングにより除去される。この結果、安価で10
0#調輪以下の微細パターンが比軟的容易に得られる。
次に第2図を参照すると絶縁層の製造方法では導体5の
形成された基板l上にNm雰囲気中で焼結する絶縁ペー
スト、例えばデ、ボン社で市販している曲品番号427
5やエレクトロサイエンス社の商品査号4901などの
ような絶縁ペーストで、導体層間の接続を得るためのス
ルーホール61を有する未焼結絶縁膜6が形成される。
これがN。
ガス管流入してTh N、雰囲気にした焼成炉に入れら
れ、 850’O〜950℃程度の温度で焼結され1g
8結膜7が得られる。一般に、この鴇の絶縁層は。
ピンホールが存在し、不必要な部分での層間シートを起
こすことがあるので、これ管防止し、また。
必要なm厚を得るために2同根度四憾の未焼結絶域J[
8の形成およびN、雰囲気での焼結が繰返えされ、mM
によって一体となる焼+kJG!9が形成される。
このように、杷威展の焼結fN8雰囲気中で行うことに
より、糖化することがないため、鋼などのような安価な
卑金属を導体層に用いることが可能となる。
ならに、絶縁層の形成された基板の上に、前記導体層の
形成と1WJfiの方法でm2の導体層がその上に、さ
らにStl配絶縁層の形成と−j憬の方法で第20杷緻
層がというように必要な層叙だけ繰返し積層されること
により安価で頷細な1b号パターン管有する多層セラミ
、り基板がM造できる。
次にWA3図を奈照すると、纂2の実施例は導体層間の
接@′fr蓚実にし1歩留りおよび侶籾性を同上させる
ためにスルーホールに接続する導体の金属と適合性の有
る金f4ヶつめ込む工程を訓えた多層セラきツク基板の
製造方法である。なお、導体層の形成および絶縁層の形
成は謝1の実施例と同様でToシ、また多数のスルーホ
ールに関しても同じであるので、それら會/4略し、1
個のスルーホ−ル部に関して説明する。
IN3図において基板lの上に選択的メツΦ技術によ〕
導体5が形成され、その上にスルーホール61を有する
Nm雰髄気中で焼結された絶縁層9が形成されている。
これらは第1の実施例で述べた製造方法と同一の方法で
ある。
本実緬例は久の導体層管形成する前にスルーホール61
の中に導体すおよび次に形成される導体11との適合性
の有る金属、一般的には同種金属をつめ込んだビアフィ
ルlOが選択的メツ命技術を九はペーストにより形成さ
れ、その後に導体層が形成される。このようにすること
により、下層の導体5と上層の導体11とはビアフィル
10を介して接続されるため、ビアフィルlO管形成し
ない場合に生じる段差により発生していた不完全な接続
がなくな〕1歩留りが向上し、信頼性が改譬される。
なおこのビアフィル10tf必ずしも全てのピアホール
に形成する公費はなく、歩留シや信頼性を低下させる部
分にのみ形成すればよい。
さらに多層化する場合は、絶縁層の形成、ビアフィルの
形成、導体層の形FiLf順次繰返すことによシ、倣細
な信号パターンを有し1歩留りや信輔性の高い多層セ、
ランツク基板がIIR造できる。
他方、tSバスやグランドバスなどのような寸法的に大
きなパターンはホトレジストt−柑いた選択的メッキ技
術によらなくとも良いので部分的に鋼ペーストなどをス
クリーン印J11J して、N、焼成して形成してもよ
く、また最上鳩の導体層には必た選択的メッキ技術で形
成し、N冨雰囲気中で焼結する絶縁ペーストを絶縁層に
用いることにより。
安価で高装置高性能の実装を可能とする多層セラξ、り
基板Yrj+!!造できるという効果がある。
【図面の簡単な説明】
) 第1図は本発明の第1の実施例の倣細な導体パターンの
製造方法f下す図、第2幽は纂lの実施例の絶縁層の製
造方法を示す図、第3図は襖2の実施例の製造方法管示
す図である。 図において、l・・・・・・基板、2.3・旧・・下地
金属。 4・・・・・・ホトレジスト族、b・・・・・・導体%
41・・・・・・開孔部、42・・・・・・ホトレジス
トb12・・・・・・下地金属WiA、6.8・・・・
・・未焼結絶縁層、61・・・・・・スルーホール%7
.9・・・・・・焼結114s l 1・・・・・・導
体%10・・・・・・ビアフィル。 第 /I¥] $2 閉 第3 m

Claims (1)

  1. 【特許請求の範囲】 複数の導体層と、これらの層間管絶縁する絶縁層と1有
    する多層セラ建、り基板の製造方法において、 微細パターンの導体N會ホトレジストを用いた選択的メ
    ッキ技術によシ形成するIIlの工程と。 この導体層の上に上層導体層との接続のためのスルーホ
    ールを有し、かつ導体層間を絶縁する絶縁層を窒素雰囲
    気中で焼結する#A緻ペーストにより形成する第2の工
    程と。 前記スルーホールの少なくとも一部に接続すべき導体の
    金属と適合性のある金1I4t一つめ込み、さらにこの
    上に前記導体層と同様に微細パターン管ホトレジス)?
    用いて選択的メッキを行うことにより導体層を形成する
    第3の工程と1有することを特徴とする多層セラミック
    基板の製造方法。
JP1136682A 1982-01-27 1982-01-27 多層セラミツク基板の製造方法 Pending JPS58128797A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1136682A JPS58128797A (ja) 1982-01-27 1982-01-27 多層セラミツク基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1136682A JPS58128797A (ja) 1982-01-27 1982-01-27 多層セラミツク基板の製造方法

Publications (1)

Publication Number Publication Date
JPS58128797A true JPS58128797A (ja) 1983-08-01

Family

ID=11776019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1136682A Pending JPS58128797A (ja) 1982-01-27 1982-01-27 多層セラミツク基板の製造方法

Country Status (1)

Country Link
JP (1) JPS58128797A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654097A (en) * 1979-10-09 1981-05-13 Nippon Electric Co Method of forming bias hole
JPS5662398A (en) * 1979-10-26 1981-05-28 Nippon Electric Co Method of manufacturing high density multilayer board
JPS5662397A (en) * 1979-10-26 1981-05-28 Nippon Electric Co Method of manufacturing high density multilayer circuit board
JPS5674995A (en) * 1979-11-22 1981-06-20 Nippon Electric Co Method of fabricating multilyaer circuit board
JPS56116697A (en) * 1980-02-19 1981-09-12 Nippon Electric Co Method of forming conductor layer on multilayer circuit board
JPS56118396A (en) * 1980-02-25 1981-09-17 Nippon Electric Co Method of forming conductive layer of circuit board
JPS56118397A (en) * 1980-02-25 1981-09-17 Nippon Electric Co Method of forming conductive layer of circuit board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654097A (en) * 1979-10-09 1981-05-13 Nippon Electric Co Method of forming bias hole
JPS5662398A (en) * 1979-10-26 1981-05-28 Nippon Electric Co Method of manufacturing high density multilayer board
JPS5662397A (en) * 1979-10-26 1981-05-28 Nippon Electric Co Method of manufacturing high density multilayer circuit board
JPS5674995A (en) * 1979-11-22 1981-06-20 Nippon Electric Co Method of fabricating multilyaer circuit board
JPS56116697A (en) * 1980-02-19 1981-09-12 Nippon Electric Co Method of forming conductor layer on multilayer circuit board
JPS56118396A (en) * 1980-02-25 1981-09-17 Nippon Electric Co Method of forming conductive layer of circuit board
JPS56118397A (en) * 1980-02-25 1981-09-17 Nippon Electric Co Method of forming conductive layer of circuit board

Similar Documents

Publication Publication Date Title
KR970004759B1 (ko) 다층회로를 제작하는 방법
US4521449A (en) Process for forming a high density metallurgy system on a substrate and structure thereof
KR840001994A (ko) 세라믹 다층 배선판의 제조방법
JPH08307052A (ja) 高度に伝導性のビアを製造するための方法
US4828961A (en) Imaging process for forming ceramic electronic circuits
US3571923A (en) Method of making redundant circuit board interconnections
US4562513A (en) Process for forming a high density metallurgy system on a substrate and structure thereof
US5084323A (en) Ceramic multi-layer wiring substrate and process for preparation thereof
JPS58128797A (ja) 多層セラミツク基板の製造方法
JPH0245996A (ja) 混成集積回路の製造方法
JPS5864093A (ja) 多層配線基板
JPS62171197A (ja) 高密度混成集積回路の製造方法
JPH09283654A (ja) ガラスセラミック基板とその製造方法
JPS5873195A (ja) セラミツク多層配線基板
JPH0645758A (ja) 多層セラミック基板およびその製造方法
JPS60154595A (ja) 多層回路基板の製造方法
JPS60164395A (ja) 多層回路基板およびその製造方法
JPH01257397A (ja) 金属プリント基板
JP2569716B2 (ja) 多層厚膜ic基板の製造法
JP2023167062A (ja) プリント配線板およびその製造方法
JPS6052095A (ja) 多層配線基板およびその製造方法
JPH0685468B2 (ja) セラミツク多層基板の製造方法
JPS61174696A (ja) セラミツク多層配線板の製造方法
JPH03157990A (ja) 配線基板の製造方法
JPS59161093A (ja) 厚膜配線基板