JPH03157990A - 配線基板の製造方法 - Google Patents
配線基板の製造方法Info
- Publication number
- JPH03157990A JPH03157990A JP29801089A JP29801089A JPH03157990A JP H03157990 A JPH03157990 A JP H03157990A JP 29801089 A JP29801089 A JP 29801089A JP 29801089 A JP29801089 A JP 29801089A JP H03157990 A JPH03157990 A JP H03157990A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- paste
- baked
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000007639 printing Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
- 238000010304 firing Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 abstract description 14
- 229910052751 metal Inorganic materials 0.000 abstract description 14
- 239000004020 conductor Substances 0.000 abstract description 10
- 239000000919 ceramic Substances 0.000 abstract description 6
- 238000010017 direct printing Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子装置等に使用される配線基板の製造方法に
関し、特に高密度多層配線基板の製造方法に関する。
関し、特に高密度多層配線基板の製造方法に関する。
従来この種の高密度多層配線基板の製造は、「セラミッ
ク多層配線基板とその応用」電子通信学会技術研究報告
Ｖｏ １．７５Ｎｏ ２２９等に見られる様にセラミッ
ク基板上にたとえば、金あるいは銅からなる導体ペース
トと酸化シリコン等からなる絶縁ペーストを交互に印刷
・焼成をくりかえして作られる。
ク多層配線基板とその応用」電子通信学会技術研究報告
Ｖｏ １．７５Ｎｏ ２２９等に見られる様にセラミッ
ク基板上にたとえば、金あるいは銅からなる導体ペース
トと酸化シリコン等からなる絶縁ペーストを交互に印刷
・焼成をくりかえして作られる。
以下第３図を用いて従来の高密度多層配線基板の製造方
法を示す。セラミック基板１上に所定の形状の第１のメ
タル層２を印刷・焼成し、その上に第１の絶縁層３′を
印刷・焼成し、開孔部（パイ７ホール）５に導体ペース
トを埋め込み焼成した後、第２のメタル層７を形成して
いた。
法を示す。セラミック基板１上に所定の形状の第１のメ
タル層２を印刷・焼成し、その上に第１の絶縁層３′を
印刷・焼成し、開孔部（パイ７ホール）５に導体ペース
トを埋め込み焼成した後、第２のメタル層７を形成して
いた。
上述した従来の高密度多層配線基板の製造方法では、段
差のある基板配線導体上とに同時に絶縁ペースト印刷印
刷を行なうので、導体上が高く盛り上ってしまう。上層
の配線層はこの絶縁層上に形成されるため、配線導体の
断線を起こしやすい。また断線を回避するために配線導
体のパターン巾を増せば、配線密度が下がり、高密度化
ができないという欠点がある。
差のある基板配線導体上とに同時に絶縁ペースト印刷印
刷を行なうので、導体上が高く盛り上ってしまう。上層
の配線層はこの絶縁層上に形成されるため、配線導体の
断線を起こしやすい。また断線を回避するために配線導
体のパターン巾を増せば、配線密度が下がり、高密度化
ができないという欠点がある。
本発明の目的は、複数層の配線導体層、および絶縁層の
積層に対しても段差の発生を抑制できる多層配線基板の
製造方法を提供するものである。
積層に対しても段差の発生を抑制できる多層配線基板の
製造方法を提供するものである。
本発明の高密度多層配線基板の製造方法は、絶縁基板上
に導体ペーストを印刷・焼成して、所定の形状の第１の
配線層を形成する工程と、第１の配線層及びその近傍を
除いた部分に絶縁ペーストを印刷・焼成して、第１の絶
縁層を形成する工程と、第１の配線層と第１の絶縁層と
の間隙に絶縁ペーストを埋め込み焼成する工程と、所定
の開孔部以外の部分に絶縁ペーストを印刷・焼成して第
２の絶縁層を形成する工程と、開孔部に導体ペーストを
埋め込み焼成する工程と、導体ペーストを印刷・焼成し
て所定の形状の第２の配線層を形成する工程とを有して
いる。
に導体ペーストを印刷・焼成して、所定の形状の第１の
配線層を形成する工程と、第１の配線層及びその近傍を
除いた部分に絶縁ペーストを印刷・焼成して、第１の絶
縁層を形成する工程と、第１の配線層と第１の絶縁層と
の間隙に絶縁ペーストを埋め込み焼成する工程と、所定
の開孔部以外の部分に絶縁ペーストを印刷・焼成して第
２の絶縁層を形成する工程と、開孔部に導体ペーストを
埋め込み焼成する工程と、導体ペーストを印刷・焼成し
て所定の形状の第２の配線層を形成する工程とを有して
いる。
このような製造方法により、配線層によって生じる段差
が絶縁層により緩和され、複数層からなる配線基板にお
いても、段差の発生を抑えることができる。
が絶縁層により緩和され、複数層からなる配線基板にお
いても、段差の発生を抑えることができる。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（「）は、本発明の一実施例を示す工程
断面図である。セラミック基板１上に導体ペーストを１
０〜２０μｍの厚さで印刷・焼成し、第１のメタル層２
を形成する。次に第１のメタル層２のパターン及びその
近傍を除いた部分、すなわち、第１のメタル層２間の間
隙に絶縁ペーストを１０〜２０μｍの厚さで印刷・焼成
して第１の絶縁層３を形成する。次に第１のメタル層２
と第１の絶縁層３との間隙１２に絶縁ペーストを埋め込
み焼成する。次にバイアホール５形成部以外の部分に絶
縁ペーストを印刷・焼成して第２の絶縁層６を形成する
。次にパイ７ホール５に導体ペーストを埋め込み焼成す
る。次に第２のメタル層７を印刷・焼成し、２層の配線
板を得る。
断面図である。セラミック基板１上に導体ペーストを１
０〜２０μｍの厚さで印刷・焼成し、第１のメタル層２
を形成する。次に第１のメタル層２のパターン及びその
近傍を除いた部分、すなわち、第１のメタル層２間の間
隙に絶縁ペーストを１０〜２０μｍの厚さで印刷・焼成
して第１の絶縁層３を形成する。次に第１のメタル層２
と第１の絶縁層３との間隙１２に絶縁ペーストを埋め込
み焼成する。次にバイアホール５形成部以外の部分に絶
縁ペーストを印刷・焼成して第２の絶縁層６を形成する
。次にパイ７ホール５に導体ペーストを埋め込み焼成す
る。次に第２のメタル層７を印刷・焼成し、２層の配線
板を得る。
上述した製造方法では印刷法として、スクリーン印刷を
行っているため、その精度上第１のメタル層２と第１の
絶縁層３間には、余裕を持たせるために間隙を設けてい
る。そのため、配線層間の間隙が非常に狭い領域では絶
縁層を形成する必要はなく絶縁ペーストを埋め込み、焼
成すれば良い。
行っているため、その精度上第１のメタル層２と第１の
絶縁層３間には、余裕を持たせるために間隙を設けてい
る。そのため、配線層間の間隙が非常に狭い領域では絶
縁層を形成する必要はなく絶縁ペーストを埋め込み、焼
成すれば良い。
第２図は本発明を３層の多層配線構造に適用した場合の
断面図である。製造方法は前述の実施例と同様の工程を
くり返し行なったものである。この様に、層数な増して
も段差は発生せず、高密度化・高信頼性化が達成できる
。
断面図である。製造方法は前述の実施例と同様の工程を
くり返し行なったものである。この様に、層数な増して
も段差は発生せず、高密度化・高信頼性化が達成できる
。
以上説明したように、本発明は、導体パターン間を絶縁
層で埋め込むことにより、導体パターン上に直接絶縁層
を印刷する事による段差の発生を＝５ 回避し、高密度かつ信頼性の高い、高密度多層配線基板
を製造できるという効果がある。
層で埋め込むことにより、導体パターン上に直接絶縁層
を印刷する事による段差の発生を＝５ 回避し、高密度かつ信頼性の高い、高密度多層配線基板
を製造できるという効果がある。
第１図（ａ）〜（ｆ）は本発明の一実施例を示す工程断
面図、第２図は、本発明の適用例を示す断面図、第３図
（ａ）〜（ｄ）は従来の高密度多層配線基板の製造方法
を示す工程断面図である。 １・・・・・・セラミック基板、２・・・・・・第１の
メタル層、３・・・・・・第１の絶縁層、３′・・・・
・・絶縁層、４・・・・・・間隙、訃・・・・・パイ７
ホール、６・・・・・・第２の絶縁層、７・・・・・・
第２のメタル層、８−・・・第３のメタル層。
面図、第２図は、本発明の適用例を示す断面図、第３図
（ａ）〜（ｄ）は従来の高密度多層配線基板の製造方法
を示す工程断面図である。 １・・・・・・セラミック基板、２・・・・・・第１の
メタル層、３・・・・・・第１の絶縁層、３′・・・・
・・絶縁層、４・・・・・・間隙、訃・・・・・パイ７
ホール、６・・・・・・第２の絶縁層、７・・・・・・
第２のメタル層、８−・・・第３のメタル層。
Claims (1)
- 絶縁基板上に導体ペーストを印刷・焼成して、所定の形
状の第１の配線層を形成する工程と、該第１の配線層及
び該第１の配線層近傍を除いた部分に絶縁ペーストを印
刷・焼成して第１の絶縁層を形成する工程と、前記第１
の配線層と前記第１の絶縁層の間隙に絶縁ペーストを埋
め込み焼成する工程と、所定の開孔部以外の部分に絶縁
ペーストを印刷・焼成して第２の絶縁層を形成する工程
と、前記開孔部に導体ペーストを埋め込み焼成する工程
と、導体ペーストを印刷・焼成して所定の形状の第２の
配線層を形成する工程とを含むことを特徴とする配線基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29801089A JPH03157990A (ja) | 1989-11-15 | 1989-11-15 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29801089A JPH03157990A (ja) | 1989-11-15 | 1989-11-15 | 配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03157990A true JPH03157990A (ja) | 1991-07-05 |
Family
ID=17853959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29801089A Pending JPH03157990A (ja) | 1989-11-15 | 1989-11-15 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03157990A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005107349A1 (de) * | 2004-03-30 | 2005-11-10 | Sefar Ag | Multilayer-leiterplatte sowie verfahren zum herstellen einer solchen |
-
1989
- 1989-11-15 JP JP29801089A patent/JPH03157990A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005107349A1 (de) * | 2004-03-30 | 2005-11-10 | Sefar Ag | Multilayer-leiterplatte sowie verfahren zum herstellen einer solchen |
| DE102004016205B4 (de) * | 2004-03-30 | 2008-02-21 | Sefar Ag | Multilayer-Leiterplatte sowie Verfahren zum Herstellen einer solchen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
| US4521449A (en) | Process for forming a high density metallurgy system on a substrate and structure thereof | |
| KR20040043736A (ko) | 세라믹 다층기판 및 그 제조방법 | |
| JP2001251024A (ja) | 多層集合基板および多層セラミック部品の製造方法 | |
| US4562513A (en) | Process for forming a high density metallurgy system on a substrate and structure thereof | |
| JP2002324962A (ja) | インダクタ内蔵のプリント配線板及びその製造方法 | |
| JPH03157990A (ja) | 配線基板の製造方法 | |
| JPH0983141A (ja) | セラミック多層基板の製造方法 | |
| JPH01298796A (ja) | 混成集積回路 | |
| JPS61172353A (ja) | セラミツク多層基板 | |
| JPH06252556A (ja) | 多層セラミック基板 | |
| JPH09237855A (ja) | セラミックス多層配線基板 | |
| JP4285751B2 (ja) | 配線基板、及びその製造方法 | |
| JPH03215995A (ja) | 多層配線モジュール | |
| JPH01257397A (ja) | 金属プリント基板 | |
| JP2542128B2 (ja) | セラミック多層配線基板およびその製造法 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPH03288494A (ja) | 多層セラミック基板のバイヤ形成方法 | |
| JPH06326471A (ja) | 多層配線基板 | |
| JPS63102398A (ja) | セラミツク回路基板の製造方法 | |
| JPS6244536Y2 (ja) | ||
| JP2001160683A (ja) | 多層セラミック基板およびその製造方法 | |
| JPS62149189A (ja) | セラミツク湿式印刷多層基板 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JPH0537156A (ja) | 多層回路基板及びその製造方法 |