JPH03215995A - 多層配線モジュール - Google Patents

多層配線モジュール

Info

Publication number
JPH03215995A
JPH03215995A JP31301190A JP31301190A JPH03215995A JP H03215995 A JPH03215995 A JP H03215995A JP 31301190 A JP31301190 A JP 31301190A JP 31301190 A JP31301190 A JP 31301190A JP H03215995 A JPH03215995 A JP H03215995A
Authority
JP
Japan
Prior art keywords
wiring module
multilayer wiring
pattern
conductor
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31301190A
Other languages
English (en)
Other versions
JPH0716100B2 (ja
Inventor
Dudley A Chance
ダッドレイ・オウガスタス・チャンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH03215995A publication Critical patent/JPH03215995A/ja
Publication of JPH0716100B2 publication Critical patent/JPH0716100B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ，産業トの利用分野 本発明は、多面すなわち多層配線構造の垂直あるいは層
間導体におけるインピーダンス・マッチングに関するも
のである。
特に半導体集積回路の分野では、バンケージング密度お
よび動作速度に対する要求はますまず厳しくなり、配線
構造の設計が難しくなっているので、木発明はこの分野
に特に有益である。
Ｂ．従来の技術と発明が解決しようとする課題多面すな
わち多層配線技術では、複数の比較的薄い基板が導体パ
ターンを支持するために用いられる。そし゛Ｃ、これら
の基板は積層され、ハイア伸張として近年知られるよう
になった方法により各層間の接続が行われ、各基板に形
成された配線が互いに接続される。この技術は、パター
ン化導体デボジシクン技術を用いて実施され、基板を積
層した後、各パターンは、いくつかの基板あるいハすべ
ての基板を貫くスルーホール・パターンによって接続さ
れ、積層基板は一つの配線バンケージとなる。半導体技
術では通常、半導体チップはごの積層配線パソケージの
上面に配置される。
全体の性能に関する仕様が増大すると、配線構造の組の
立てには高周波インピーダンス・パラメータを考慮する
ことが重要となる。”Ｍｉｃｒｏｃｌｅｃｔｒｏｎｉｃ
ｓ　Ｐａｃｋａｇｉｎｇ　ｌｌａｎｄｂｏｏｋ（Ｒ．Ｒ
．Ｔｕｍｍａｌａ，　Ｅ．．Ｊ．Ｒｙｍａｓｚｅｗｓｋ
ｉ，　Ｖａｎ　Ｎｏｓｔｒａｎｄ，　１９８５年，ペー
ジ１８１３８．　１５４）　”ではこのインピーダンス
の問題が認識されている。
層の数がざらに増加し、そして電源導体に流せる電流を
、信号導体に１し較して、大きくすることが必要になっ
た場合には、配線構造を構成する信号導体と電源導体と
を区別するという方法が米国特許第４，６４９，４１７
号明細書および米国特許第４，８２７，３２７号明細書
に示されている。この手法の限界は、どちらのタイプの
導体をどこに配置するかを非常に早い段階で決めなけれ
ばならないという点にあり、その結果、配線形態の組み
立てにおける柔軟性が失われる。
このインピーダンスの問題を有する従来の技術では、基
準導体を用いて各層表面の導体のインピーダンスを制御
している。その結果、層の厚さが数ミルでは、バイアが
誘電体を通過しているところでの大きな信号の遅延は発
生しない。
しかし、現在要求されている性能では、複数の誘電体層
を通過するハイアのインピーダンスの不整合で生じる信
号遅延は、ピコ秒のレンジでももはや許容できない。
Ｃ．課題を解決するための手段 本発明ば、面貫通ハイアのパターンを標準′゛特性イン
ピーダンス゜゛タイプの形態とすることにより、バイア
のインピーダンス・マッヂングを可能とするものである
。上記パターンは中心ハイアを複数の周辺ハイアで囲ん
だものとすることができる。そして多層構成において、
５つの配線“特性インピーダンス゛をくり返す形態とし
、５番目のハイアを格子上の４つのパイアで囲むように
したとき、本発明は特に有利である。
Ｄ、実施例 従来の多面配線組み立てあるいはモジュールは、絶縁材
の比較的薄い層により分離された配線パターン層により
構成され、面間を走るバイアと呼ばれる導体により各層
の点どうしが接続されていた。
そして、信月伝送電気特性、すなわち誘導性インピーダ
ンスおよび容量性インピーダンスの影響は、平面対とし
て知られるタイプの構成を用い、基準導電面を導体面の
間に配置して制御されていた。
このタイプの多面すなわち多層配線を第９図〜第１１図
に示し、第９図には平面対タイプのモジュール構成の平
面図を、第１０図および第１１図にはその断面図を示す
。
第９図について説明すると、モジュール面のセクション
１には、電気的基準となる導電性金属の頌域２がある。
これらのモジュールでは、各面上の配線は通常、直交し
て分布している。このごとを第９図に、エレメント３と
して点線で表したＸ配線と、エレメンｌ−　４として点
線で表したＹ配線とにより示す。各面上の配線の接続は
、Ｚ方向の導体、すなわちバイア５のパターンにより行
われる。第９図には６つのノ箇アを示した。基準面部材
２は、エレメン１・６として示した隙間によって各ハイ
ア５から分離されている。
第１０図に、第９図のモジュールのＡ−Ａ線に沿った断
面を示す。第１０図に示すように、電気的基準２ば、絶
縁体あるいは誘電体の層７にょりＸ配線３から分離され
、さらにＸ配線３より下の層がら分離されている。ただ
し、図には２番目の層８の部分のみを示した。
次に第１１図には、第９図のモジュールのハイアを通る
Ｂ−Ｂ線に沿った断面を示し、導電性領域２は、各ハイ
ア５を囲む隙間６と、絶縁層８．９により隣接する面か
ら分離ざれたＹ配線４と共に示されている。製造時には
、絶縁材は配線およびバイアセグメントと共にグリーン
状態、すなわち未硬化状態で作成される。積層されたち
の全体に対して処理が行われ、絶縁層、導体、ならびに
ハイアは癒着され、１つのエレメントすなわち１つのモ
ジュールとなる。この処理により絶縁層間の境界は無《
なり、したがって第１１図には境界線は示されていない
。
モジュールが大きくなると、誘導性リアクタンスオヨび
容Ｍ性＋７アクタンスのインピーダンスの影響により、
信号伝達の遅延が生じろ。第９図〜第１１図の平面対タ
イプのモジュールでは、誘導性インピーダンスおよび容
量性インピーダンスの影響は、配線の形状寸法およびそ
れらの電気的基準領域に対する位置、ならびに絶縁材料
の誘電率および厚さの伝送線タイプの設計により制御さ
れていた。このような努力により、Ｘ−Ｙ平面」二のド
ライブ回路と終端回路のインピーダンス・マッチングが
得られるが、層の数が多くなると、ハイアによるＺ方向
すなわぢ垂直方向の接続の影響が大きくなる。平面を接
近させ、密度を高めるため、クリアランス・ポールを小
さくすると、インピーダンスの不整合が生じ、信号速度
は低下する。
本発明によれば、標準特性インピーダンス・クイブの形
態に従うパターンでハイアを配列することにより、面貫
通バイアのインピーダンス・マッチングが可能となる。
このパターンは、１つのハイアとその周辺に設けた複数
のハイアとで構成できる。電気設計に関して、ハンドブ
ックにさまざまな形態に対する特性インピーダンスが示
されている。平面対タイプ構造の基準面は、従来より知
られている帯域の特性インピーダンスにもとづいている
。本発明では、多導体に対する特性インピーダンス・タ
イプの形態で、モジュールのハイアのパターンを繰り返
している。この発明は５配線特性インピーダンス形態を
用いたとき、特に有利となる。この５配線形態では、繰
り返し格子にお９ ける４つの部材からなる組の各部利から等距離に配置し
た信号伝達バイアが追加されている。この５配線形態を
第１図に示す。図中、互いに距離Ｄだけ離れた４つのハ
イア１０〜１３があり、その中心に、各ハイア１０〜１
３から距離Ｓだげ離してハイア１４が配置されている。
バイア１０〜１４の直径ぱすべて等しく、その値はｄで
ある。
５配線形態の特性インピーダンスＺ。ぱ、”ｔｈｅｔｅ
ｘｔ　Ｒｅｆｅｒｅｎｃｅ　Ｄｅｔａ　ｆｏｒ　Ｒａｄ
ｉｏ　Ｅｎｇｉｎｅｅｒｓ（１９６３年＋　Ｔｅｌｅｐ
ｈｏｎｅ　ａｎｄ　Ｔｅｌｅｇｒａｐｈ　Ｃｏｒｐｏｒ
ａｔｉｏｎ発行，第４版、ページ５９１）“に示されて
いる。それによると、ハイアの直径ｄが分離距離Ｄより
小さいときは、特性インピーダンスは第１式により表さ
れる。
ただし、εは誘電率 本発明では、絶縁材料あるいは誘電材料として誘電率が
５のガラスセラミックを用いるので、特性インピーダン
スは第２弐により表される。
■ Ｏ 第２式：　　Ｚｏ　＝７７．４ｌｏｇ＋ｏ（１．５１６
　　　　）ｄ ただし、中心バイアと格子部材との距離は、Ｓ＝０．７
０７Ｄ さらに本発明では、特性インピーダンスの設計目標値を
５０オームとするので、パイア間の距離ばハイアの直径
の２．８７倍とする。
したがって、第１図で、中心バイア１４の直径を３．４
８ミルとし、周辺の同種バイ７１１〜１４からの距離を
１０ミルとすると、伝送線の特性インピーダンスは５０
オームとなる。
誘電率が５のガラス・セラミックを用い、特性インピー
ダンスを５０オームとし、分離距離のハイア直径に対す
る比を２．８７とした場合の種々の例を表１に示す。
表１ ハイアの直径（ｄ）　　　　ハイアの間隔（Ｓ）単位は
ミル　　　　　　　単位はミル ３．９　　　　　　　　　　　１１．３３．５　　　　
　　　　　　　１０ １ １ ２８　　　　　　　　　　　　　　　８２．１６ 第２図〜第４図に、本発明の特性インピーダンス形態の
ハイア配列を用いた多層モジュールのー・部を示す。第
２図は平面図、第３図，第４図は異なる部分の断面図で
あり、５配線ハイア形態を示している。第２図において
、ハイアの繰り返し格子のハイア２０〜４４のそれぞれ
の特性インピーダンスは上記設計値となっている。電気
的基準導電領域４６には、円形の隙間領域４７〜５５が
ハイア２ｏ２２２４．　３０，　３２，　３４，　４０
．　４２．　４４の周囲に設しノられている。そして繰
り返しパターンの間に、バイ７２６２８，　３６．　３
８を囲む空き領域が設けられ、したがってカバーされた
パターン領域が交互に繰り返す形になっている。埋め込
まれているＸ配線導体およびＹ配線導体にはそれぞれ符
号５６．　５７を付した。
第３図は、第２図のハイア３５〜３９を通るｃ−ｃ線に
沿った断面図である。第３図では、第２図の電気的基準
領域４６の部分には符号５９．　６０を付した。
Ｘ配線には符号５６を付した。第４図には、第２図■ ２ のＹ配線５７の下の領域に拡張した断面図を示し、符号
６１を付した次の電気的基準領域を、その符号６２．　
６３を付したＤ−Ｄ線上の部分と共に示す。
第２図の信号パイアの数は総数の４分の１であり、チッ
プ下のパターン領域は、Ｘ，Ｙ，Ｚのすべての方向で整
合した伝送線を存する導体として、またチップに十分電
力を供給できるバイアとして使用できる。
なお、空き領域のパターンを有する第２図の電気的基準
領域４６の導電性部分は、一定の条件のもとでは信号線
に沿う代わりに、ジグザグの経路とすることができる。
それが問題となる場合には、短いストリップの配線を、
信号線の経路に対応してレイアウＩ・に組み込むことが
できる。
構造の各面に対して、および用いられる導電材料に対し
て、導体の位置、電気的基準領域の形、ならびに導体と
ハイア・セグメントの選択は、積層体全体を組み立て、
癒着させて１つのモジュールとするのに先だって行う。
第５図〜第７図に、選択した短いス１・リップの、１３ 電気的基ｊ′＃領域の空き領域への配置を示す。各図は
モジュールの−・部を示し、第５図は平面図、第６図，
第７図は異なる位置の断面図である。第５図の短いス１
・リップ６５．　６６は、埋め込まれたＸ配線７０に隣
接する空き領域６７．　６８を横断するようにこの面上
で導電性材料６９のレイアウ１・に組み入れられたもの
である。埋め込まれたＹ配線には符号７１をイ］した。
第５図のＦ−Ｆ線に沿った断面図を第６図に示す。この
図はＸ配線７０と電気的基準領域６９のス１・リップ６
５．　６６を示す。
第７図に第５図のＥ−Ｅ線に沿った断面図を示す。この
図は、Ｙ配線７１の下でこれに近接する面の電気的基準
領域７２に組み入れられた追加月料を示す。
本発明によるハイアのインピーダンス・マッチングによ
り、チップの下の領域を、３方向のすべてにおいて、整
合した伝送線インピーダンス特性を有する導体として、
またチップに十分な電力を供給するハイアとする導体と
して用いるごとが可１４ 能となる。誘電率が５のガラス・セラミンクなどの絶縁
材料を用いたモジュールでは、平面対を貫通する各整合
インピーダンス・ハイアにより、約３ピコ秒の信号遅延
を削減することができる。本発明を実施する場合には、
ハイアの直径は、チップのサイズと入出力信号の数に応
じて設定する。
第８図は直交対数スケールのグラフであり、３種類の大
きさのチップについて、その関係を示す。
Ｅ．発明の効果 以上、ハイア、あるいぱ積層配線モジュールのＺ方向に
関するインピーダンス・マッチングについて説明した。
このインピーダンス・マッチングにより、電圧の異なる
複数の面を通して信号が伝送されるとき、誘導あるいは
容量性負荷のために生じる遅延を無くずことができる。
【図面の簡単な説明】
第１図は〜５配線゛′特性インピーダンス゛タイブ形態
の寸法を示す図、 第２図〜第４図は、本発明の実施例を示す平面図および
異なる位置の断面図であり、ガラスセラ■ ５ ミンク・モジュール集積回路のパターン化したハイア構
成を示す図、 第５図〜第７図は、本発明の実施例であるガラスセラミ
ノク・モジュール集積回路を示す平面図および異なる位
置の断面図であり、基準面」二のシグザグ電流経路を改
善するだめの配線の位置を示す図、 第８図は対数スケールのグラフであり、本発明の実施例
であるガラスセラミック・モジュール集積回路における
チップザイズと、ハイア入出力（Ｉ／Ｏ）端子の数と、
バ・イアの直径との関係を示す図、 第９図〜第１１回は従来の“平面対゛タイプの積層配線
構造を示す平面図および異なる位置の断面図である。 ２０〜２４・・・・ハイア ４６．　６１〜６３・・電気的基準導体４７〜５５・・
・・隙間領域 ５６７０・・・・χ配線導体 ５７７１・・・・Ｙ配線導体 １ ６ ６５．　６６・・・・ス１・リップ ６７．　６８・・・・空き領域

Claims (12)

    【特許請求の範囲】
  1. （１）電気導体を備えた複数の層を有する誘電材料体と
    、 少なくとも１つの前記層のマッチング伝送線導体に電気
    的に接続された少なくとも１つの直交伝送線構造とを備
    えた多層配線モジュール。
  2. （２）前記誘電材料体は配線モジュールであり、前記伝
    送線は標準インピーダンス形態に対応する導体のパター
    ンであることを特徴とする請求項１記載の多層配線モジ
    ュール。
  3. （３）前記パターンは、複数の周辺導体に囲まれた中心
    導体を備えたことを特徴とする請求項２記載の多層配線
    モジュール。
  4. （４）前記パターンは、４つの周辺導体に囲まれた中心
    導体を備えたことを特徴とする請求項３記載の多層配線
    モジュール。
  5. （５）前記パターンは複数の周辺導体に囲まれた中心導
    体を備え、前記複数の周辺導体の１つは異なる基準電圧
    面に接続されていることを特徴とする請求項２記載の多
    層配線モジュール。
  6. （６）複数の平面誘電層を備え、これら誘電体層はその
    上にそれぞれ導電材料のパターンを有し、前記層の少な
    くとも２つの間に少なくとも１つの接続を備え、この接
    続は、平面導体の特性にマッチングする電気的伝送線特
    性を有することを特徴とする多層配線モジュール。
  7. （７）前記接続は、標準特性インピーダンス形態に対応
    する導体のパターンであることを特徴とする請求項６記
    載の多層配線モジュール。
  8. （８）前記パターンは、複数の周辺導体に囲まれた中心
    導体を備えたことを特徴とする請求項７記載の多層配線
    モジュール。
  9. （９）４つの周辺導体を備えたことを特徴とする請求項
    ８記載の多層配線モジュール。
  10. （１０）少なくとも１つの層の上の導電パターンは、中
    心導体と４つの周辺導体の繰り返しパターンの間のもう
    １つの領域に、導電材料を有していないことを特徴とす
    る請求項９記載の多層配線モジュール。
  11. （１１）前記誘電体層は癒着ガラス・セラミックからな
    ることを特徴とする請求項９記載の多層配線モジュール
    。
  12. （１２）半導体チップ配線モジュールであって、誘電体
    層を含む複数の電気導体の癒着体と、マッチング電気的
    伝送線特性を有し、少なくとも１つの前記層から、前記
    モジュールの表面チップ取り付け位置に伸張する少なく
    とも１つの層間導体を備えた半導体チップ多層配線モジ
    ュール。
JP2313011A 1990-01-10 1990-11-20 多層配線モジュール Expired - Lifetime JPH0716100B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US46306890A 1990-01-10 1990-01-10
US463,068 1990-01-10

Publications (2)

Publication Number Publication Date
JPH03215995A true JPH03215995A (ja) 1991-09-20
JPH0716100B2 JPH0716100B2 (ja) 1995-02-22

Family

ID=23838740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2313011A Expired - Lifetime JPH0716100B2 (ja) 1990-01-10 1990-11-20 多層配線モジュール

Country Status (3)

Country Link
EP (1) EP0436848B1 (ja)
JP (1) JPH0716100B2 (ja)
DE (1) DE69019713T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07123150B2 (ja) * 1992-03-06 1995-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション ハイブリッド半導体モジュール
US5338970A (en) * 1993-03-24 1994-08-16 Intergraph Corporation Multi-layered integrated circuit package with improved high frequency performance
DE4412467C2 (de) * 1994-04-08 1999-07-22 Ind Tech Res Inst Integrierter Schaltkreis und Verfahen zur Anordnung eines integrierten Schaltkreises
US6225568B1 (en) * 1998-08-31 2001-05-01 Advanced Flexible Circuits Co., Ltd. Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time
CN114501823B (zh) * 2022-04-15 2022-07-01 成都万创科技股份有限公司 一种pcb板叠层优化方法及pcb板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5373364A (en) * 1976-12-13 1978-06-29 Fujitsu Ltd Multilayer printed circuit board
JPS58173890A (ja) * 1982-04-05 1983-10-12 株式会社日立製作所 多層配線基板
JPS60211897A (ja) * 1984-04-05 1985-10-24 日本電気株式会社 多層配線基板
JPS6413796A (en) * 1987-07-07 1989-01-18 Fujitsu Ltd Multilayer interconnection board
JPS6423598A (en) * 1987-07-20 1989-01-26 Sony Corp Multilayer circuit board

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
JPH0812887B2 (ja) * 1985-04-13 1996-02-07 富士通株式会社 高速集積回路パツケ−ジ
JPS63245952A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd マルチチップモジュ−ル構造体
US4956749A (en) * 1987-11-20 1990-09-11 Hewlett-Packard Company Interconnect structure for integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5373364A (en) * 1976-12-13 1978-06-29 Fujitsu Ltd Multilayer printed circuit board
JPS58173890A (ja) * 1982-04-05 1983-10-12 株式会社日立製作所 多層配線基板
JPS60211897A (ja) * 1984-04-05 1985-10-24 日本電気株式会社 多層配線基板
JPS6413796A (en) * 1987-07-07 1989-01-18 Fujitsu Ltd Multilayer interconnection board
JPS6423598A (en) * 1987-07-20 1989-01-26 Sony Corp Multilayer circuit board

Also Published As

Publication number Publication date
DE69019713D1 (de) 1995-06-29
DE69019713T2 (de) 1996-01-25
EP0436848A3 (en) 1991-10-09
JPH0716100B2 (ja) 1995-02-22
EP0436848A2 (en) 1991-07-17
EP0436848B1 (en) 1995-05-24

Similar Documents

Publication Publication Date Title
KR100295933B1 (ko) 비아형성방법및이에의한비아구조체
KR970005707B1 (ko) 다층 배선 기판, 이 기판을 이용한 반도체 장치 및 다층 배선 기판의 제조방법
US6297460B1 (en) Multichip module and method of forming same
US5488542A (en) MCM manufactured by using thin film multilevel interconnection technique
US5132878A (en) Customizable circuitry
US6573600B2 (en) Multilayer wiring substrate having differential signal wires and a general signal wire in different planes
US5132613A (en) Low inductance side mount decoupling test structure
US4652974A (en) Method and structure for effecting engineering changes in a multiple device module package
US20060216866A1 (en) Universal interconnect die
US7407883B2 (en) Electronic package with improved current carrying capability and method of forming the same
JPH0236285Y2 (ja)
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
US5157477A (en) Matched impedance vertical conductors in multilevel dielectric laminated wiring
US4136356A (en) Wiring substrate for a matrix circuit
US4652065A (en) Method and apparatus for providing a carrier termination for a semiconductor package
JPH03215995A (ja) 多層配線モジュール
JPH0817965A (ja) 電子コンポーネントおよびその製造方法
EP0375869A2 (en) Monolithic semiconductor chip interconnection technique and arragement
JP3408590B2 (ja) 多層プリント基板の配線構造
JP3670515B2 (ja) 多層配線基板
JPH09237855A (ja) セラミックス多層配線基板
JPH07123150B2 (ja) ハイブリッド半導体モジュール
JPS62261156A (ja) 導電性バイア経路の形成方法
JPH08241935A (ja) 多層回路基板
JPH01143230A (ja) 半導体装置