JPS60211897A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPS60211897A JPS60211897A JP6801084A JP6801084A JPS60211897A JP S60211897 A JPS60211897 A JP S60211897A JP 6801084 A JP6801084 A JP 6801084A JP 6801084 A JP6801084 A JP 6801084A JP S60211897 A JPS60211897 A JP S60211897A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- thin film
- ground
- ceramic
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は多層配線基板に関する。
（従来技術）
情報処理装置等に用いる配線基板においては、その配線
の高密度化およびこの配線を伝播する信号の高速化を同
時に達成できることが要求されている。主に電源配線パ
ターンを形成したセラミック積層配線部と薄膜法によシ
形成した微細な信号配線パターンを有する複数の薄膜配
線層を持ち前記セラミック積層配線部上に形成した薄膜
多層配線部＾から構成した基板が上記要求を満足させ得
る基板として用いられており、特に、薄膜配線層間の絶
縁材料として、ポリイミド系樹脂等の銹電率の低いもの
を用いたときにはよシ一層の高速化が可能である。
の高密度化およびこの配線を伝播する信号の高速化を同
時に達成できることが要求されている。主に電源配線パ
ターンを形成したセラミック積層配線部と薄膜法によシ
形成した微細な信号配線パターンを有する複数の薄膜配
線層を持ち前記セラミック積層配線部上に形成した薄膜
多層配線部＾から構成した基板が上記要求を満足させ得
る基板として用いられており、特に、薄膜配線層間の絶
縁材料として、ポリイミド系樹脂等の銹電率の低いもの
を用いたときにはよシ一層の高速化が可能である。
このような従来の多層配線基板を第１図に示す。
第１図を８照すると、従来の基板は、複数のセラミック
層１２と該セラミック層間の予め定めた部分に形成され
た接地配線１１．電源配線１３およびスルーホール１４
とを有するセラミック積層配線部１０と、薄膜法によ多
形成した微細な信号配線２１および２３と複数の絶縁薄
膜２２とを有する複数の薄膜配線層を持つ薄膜多層配線
部２０と、配線部２０上に形成した部品取付端子２５と
、配線部１０と配線部２０との間に形成された接続パッ
ド１５と、配線部１０上に形成された端子ピン接続パッ
ド１６と、パッド１６に接続された端子ピン１７とから
構成されている。
層１２と該セラミック層間の予め定めた部分に形成され
た接地配線１１．電源配線１３およびスルーホール１４
とを有するセラミック積層配線部１０と、薄膜法によ多
形成した微細な信号配線２１および２３と複数の絶縁薄
膜２２とを有する複数の薄膜配線層を持つ薄膜多層配線
部２０と、配線部２０上に形成した部品取付端子２５と
、配線部１０と配線部２０との間に形成された接続パッ
ド１５と、配線部１０上に形成された端子ピン接続パッ
ド１６と、パッド１６に接続された端子ピン１７とから
構成されている。
しかしガから、このような従来の多層配線基板において
は、薄膜多層配線部１０内に形成された薄膜配線２１お
よび２３とセラミック積層配線部２０内の接地配線１１
との距離がセラミック層１２の厚さによシ変化するので
、これにより薄膜配線２１および２３の特性インピーダ
ンスは設計値に対してばらつく。また、このセラミック
層１２はセラミック・グリーンシートを焼成してつくら
れるため、その厚さは、通常、あまり薄くできず、０．
１ミリメートル〜０．３ミリメートルの間にあシ、この
結果、薄膜配線の特性インピーダンスが所定の値まで下
らず、この配線と接続される回路素子とのインピーダン
ス不整合やクロストーク特性の悪化が生じるという欠点
がある。
は、薄膜多層配線部１０内に形成された薄膜配線２１お
よび２３とセラミック積層配線部２０内の接地配線１１
との距離がセラミック層１２の厚さによシ変化するので
、これにより薄膜配線２１および２３の特性インピーダ
ンスは設計値に対してばらつく。また、このセラミック
層１２はセラミック・グリーンシートを焼成してつくら
れるため、その厚さは、通常、あまり薄くできず、０．
１ミリメートル〜０．３ミリメートルの間にあシ、この
結果、薄膜配線の特性インピーダンスが所定の値まで下
らず、この配線と接続される回路素子とのインピーダン
ス不整合やクロストーク特性の悪化が生じるという欠点
がある。
（発明の目的）
本発明の目的はセラミック積層配線部と薄膜多層配線部
との境界面に予め定めた形状の接地配線を形成すること
によシ上述の欠点を除去した多層配線基板を提供するこ
とにある。
との境界面に予め定めた形状の接地配線を形成すること
によシ上述の欠点を除去した多層配線基板を提供するこ
とにある。
（発明の構成）
本発明の基板は、複数のセラミック配線層が積層された
セラミック積層配線部と、該セラミック積層配線部上に
形成され予め定め九ノ（ターンを有する接地配線と、薄
膜法によ）形成しｆｃ複数の薄膜配線層を有し前記接地
配線上に形成された薄膜多層配線部とから構成される。
セラミック積層配線部と、該セラミック積層配線部上に
形成され予め定め九ノ（ターンを有する接地配線と、薄
膜法によ）形成しｆｃ複数の薄膜配線層を有し前記接地
配線上に形成された薄膜多層配線部とから構成される。
（実施例）
次に゛本発明について、図面を紗照して詳細に説明する
。
。
第２図を８照すると、本発明の第１の実施例は、仮数の
セラミック層１２とこのセラミック層１２間の予め定め
た部分に形成された接地配線１１゜電源配線１３および
スルーホール１４とを有するセラミック多層配線部１０
と、薄膜法によ多形成した微細な信号配線２１および２
３とグイア２４と複数の絶縁薄膜２２とを有する複数の
薄膜配線層を持つ薄膜多層配線部２０と、配線部１０と
配線部２０との間に形成され予め定めた形状を有する接
地配線１８および接続パッド１５と、配線部２０上に形
成した部品取付端子２５と、配線部上に形成された端子
ピン接続パッド１６と、ノくラド１６に接続された端子
ピン１７とから構成されている。
セラミック層１２とこのセラミック層１２間の予め定め
た部分に形成された接地配線１１゜電源配線１３および
スルーホール１４とを有するセラミック多層配線部１０
と、薄膜法によ多形成した微細な信号配線２１および２
３とグイア２４と複数の絶縁薄膜２２とを有する複数の
薄膜配線層を持つ薄膜多層配線部２０と、配線部１０と
配線部２０との間に形成され予め定めた形状を有する接
地配線１８および接続パッド１５と、配線部２０上に形
成した部品取付端子２５と、配線部上に形成された端子
ピン接続パッド１６と、ノくラド１６に接続された端子
ピン１７とから構成されている。
接地配線１８はセラミック積層配線部１００表面に厚膜
法によ多形成されている。この同じ表面に形成された接
続パッド１５はセラミック積層配線部１０内の配線と薄
膜多層配線部２０内の配線２１および２３とをグイア２
４を介して接続するだめのものである。薄膜多層配線部
２０の底部全域にわたって接地配線１Ｂが分布している
ので、薄膜配線２１および２３の特性インピーダンスは
均一となシ、その値は薄膜配線２１および２３内体の幅
寸法と絶縁薄膜２２の膜厚および材質とからだけで定ま
る。すなわち、第１０図に示すように、絶縁層全体の厚
さをＨ９信号配線の線幅をＷ。
法によ多形成されている。この同じ表面に形成された接
続パッド１５はセラミック積層配線部１０内の配線と薄
膜多層配線部２０内の配線２１および２３とをグイア２
４を介して接続するだめのものである。薄膜多層配線部
２０の底部全域にわたって接地配線１Ｂが分布している
ので、薄膜配線２１および２３の特性インピーダンスは
均一となシ、その値は薄膜配線２１および２３内体の幅
寸法と絶縁薄膜２２の膜厚および材質とからだけで定ま
る。すなわち、第１０図に示すように、絶縁層全体の厚
さをＨ９信号配線の線幅をＷ。
信号配線間の間隔を８．信号配線ピッチをり、信号配線
の厚さをＴおよび接地配線と信号配線との距離をｈとす
ると、薄膜多層配線の特性インピーダンスｚＯは、 Ｚｏ：＝（Ｚｏｅ ｅ Ｚｏｏ ） ”／２（Ω〕ここ
で、ｚＯｅは奇数次伝播項であＪ、Ｚｏｏは偶数次伝播
項であり、それぞれ次のように表せる。
の厚さをＴおよび接地配線と信号配線との距離をｈとす
ると、薄膜多層配線の特性インピーダンスｚＯは、 Ｚｏ：＝（Ｚｏｅ ｅ Ｚｏｏ ） ”／２（Ω〕ここ
で、ｚＯｅは奇数次伝播項であＪ、Ｚｏｏは偶数次伝播
項であり、それぞれ次のように表せる。
１２０π ま
ただし、ｇｒｅ＝ｇｒ （１−ｅｘｐ（−１，５５Ｈ／
ｈ） ）ａｒ：絶縁層の比誘電率 絶縁薄膜２２の膜厚および材質は、配線２１および２３
が薄膜法でつくられることから、かなシ自由に選択する
ことができる。材質がガラス・セラミック系の場合には
、誘電率は約１０で膜厚は５０〜１００マイクロメート
ル、材質が有機高分子の場合には、誘電率は３〜７で膜
厚は１〜５０マイクロメートルとなシ、薄膜配線の特性
インピーダンスは幅広い値のなかから決定することがで
きる。接続パッド１５と接地配線１８とは薄膜法で形成
されるために、精密微細なパターン形成が可能である。
ｈ） ）ａｒ：絶縁層の比誘電率 絶縁薄膜２２の膜厚および材質は、配線２１および２３
が薄膜法でつくられることから、かなシ自由に選択する
ことができる。材質がガラス・セラミック系の場合には
、誘電率は約１０で膜厚は５０〜１００マイクロメート
ル、材質が有機高分子の場合には、誘電率は３〜７で膜
厚は１〜５０マイクロメートルとなシ、薄膜配線の特性
インピーダンスは幅広い値のなかから決定することがで
きる。接続パッド１５と接地配線１８とは薄膜法で形成
されるために、精密微細なパターン形成が可能である。
このため、薄膜配線２１および２３の特性インピーダン
スをきめ細かに制御することができる。また、接地配線
１８は直流的に接地されていなくても、交流的に接地さ
れてさえいれば、薄膜配線の特性インピーダンスを補正
するように働く。すなわち、接地配線１８はセラミック
積層配線部１０内の接地配線１１と接続されているが、
電源配線１３と接続されていても同様に働く。
スをきめ細かに制御することができる。また、接地配線
１８は直流的に接地されていなくても、交流的に接地さ
れてさえいれば、薄膜配線の特性インピーダンスを補正
するように働く。すなわち、接地配線１８はセラミック
積層配線部１０内の接地配線１１と接続されているが、
電源配線１３と接続されていても同様に働く。
本発明の第２の実施例を示す第３図を８照すると、本実
施例は、接地配線１８と接続パッド１５とが、セラミッ
ク積層配線部１０の研磨された表面に薄膜法で形成され
ている点が第１の実施例と異なるだけであるので説明は
省略する。
施例は、接地配線１８と接続パッド１５とが、セラミッ
ク積層配線部１０の研磨された表面に薄膜法で形成され
ている点が第１の実施例と異なるだけであるので説明は
省略する。
また、セラミック積層配線部１０の表面に形成される接
地配線１８の形状としては、第４図に示スヨウなシート
状パターン、第５図に示すよう々網目状パターン、第６
図に示すような縞状パターン、第７図および第８図に示
すような複数の島状（発明の効果） 以上、本発明には、薄膜多層配線部内に形成された薄膜
配線の特性インピーダンスの設計値からのバラツキおよ
び誤差を低減できるという効果がある。
地配線１８の形状としては、第４図に示スヨウなシート
状パターン、第５図に示すよう々網目状パターン、第６
図に示すような縞状パターン、第７図および第８図に示
すような複数の島状（発明の効果） 以上、本発明には、薄膜多層配線部内に形成された薄膜
配線の特性インピーダンスの設計値からのバラツキおよ
び誤差を低減できるという効果がある。
第１図は従来の多層配線基板を示す断面図、第２図は本
発明の第１の実施例を示す断面斜視図、第３図は本発明
の第２の実施例を示す断面斜視図、第４図〜第９図は各
種の接地配線パターンを示す平面図および第１０図は特
性インピーダンスを説明するだめの断面図である。 図において、１０・・・・・・セラミック積層配線部、
１１・・・・・・接地配線、１２・・・・・・セラミッ
ク層、１３・・・・・・電源配線、１４．・・・・・・
ばルーホール、１訃出・・接続パッド、１６・・・・・
・端子ピン接続パッド、１７・・・・・・端子ピン、１
８・・・・・・接地配線、２ｏ・・・・・・薄膜多層配
線部、２１・・・・・・薄膜配線、２２・・・・・・絶
縁薄膜、２３・・・・・・薄膜配線、２４・・・・・・
ヴイア、２５・・・殆１幻 ７ 殆２ワ
発明の第１の実施例を示す断面斜視図、第３図は本発明
の第２の実施例を示す断面斜視図、第４図〜第９図は各
種の接地配線パターンを示す平面図および第１０図は特
性インピーダンスを説明するだめの断面図である。 図において、１０・・・・・・セラミック積層配線部、
１１・・・・・・接地配線、１２・・・・・・セラミッ
ク層、１３・・・・・・電源配線、１４．・・・・・・
ばルーホール、１訃出・・接続パッド、１６・・・・・
・端子ピン接続パッド、１７・・・・・・端子ピン、１
８・・・・・・接地配線、２ｏ・・・・・・薄膜多層配
線部、２１・・・・・・薄膜配線、２２・・・・・・絶
縁薄膜、２３・・・・・・薄膜配線、２４・・・・・・
ヴイア、２５・・・殆１幻 ７ 殆２ワ
Claims (1)
- 【特許請求の範囲】 （１３複数のセラミック配線層が積層されたセラミック
積層配線部と、該セラミック積層配線部上に形成され予
め定めたパターンを有する接地配線と、薄膜法によシ形
成した複数の薄膜配線層を有し前記接地配線上に形成さ
れた薄膜多層配線部とから構成したことを特徴とする多
層配線基板。 （り 前記接地配線が、表面を研磨した前記セラミック
積層配線部のこの表面上に薄膜法により形成されたこと
を特徴とする特許請求の範囲第（１）項記載の多層配線
基板。 特許請求の範囲第（１）項記載の多層配線基板。 （４前記接地配線のパターンが、シート形状、網目形状
、鍋形状、島形状またはこれらを組み合わせた形状であ
ることを特徴とする特許請求の範囲第（１）項記載の多
層配線基板。 （５）前記接地配線は、交流的あるいは直流的あるいは
交流的または直流的に接地されていることを特徴とする
特許請求の範囲第（１）項記載の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6801084A JPS60211897A (ja) | 1984-04-05 | 1984-04-05 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6801084A JPS60211897A (ja) | 1984-04-05 | 1984-04-05 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60211897A true JPS60211897A (ja) | 1985-10-24 |
| JPH0137879B2 JPH0137879B2 (ja) | 1989-08-09 |
Family
ID=13361448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6801084A Granted JPS60211897A (ja) | 1984-04-05 | 1984-04-05 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211897A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03215995A (ja) * | 1990-01-10 | 1991-09-20 | Internatl Business Mach Corp <Ibm> | 多層配線モジュール |
| JPH03102766U (ja) * | 1990-02-08 | 1991-10-25 | ||
| JPH04127598A (ja) * | 1990-09-19 | 1992-04-28 | Nec Corp | 多層配線基板 |
| JPH04132295A (ja) * | 1990-09-21 | 1992-05-06 | Nec Corp | 多層配線基板 |
| JPH04252095A (ja) * | 1991-01-28 | 1992-09-08 | Fujitsu Ltd | セラミックプリント配線板 |
| JPH0685106A (ja) * | 1992-03-06 | 1994-03-25 | Internatl Business Mach Corp <Ibm> | ハイブリッド半導体モジュール |
| EP1137333A1 (en) * | 1998-09-17 | 2001-09-26 | Ibiden Co., Ltd. | Multilayer build-up wiring board |
| US20160163611A1 (en) * | 2014-12-03 | 2016-06-09 | International Business Machines Corporation | Laminate substrates having radial cut metallic planes |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56160100A (en) * | 1980-05-13 | 1981-12-09 | Nippon Electric Co | Multilayer thick film circuit board |
| JPS5957976A (ja) * | 1982-09-27 | 1984-04-03 | 日本特殊陶業株式会社 | 金属膜積層セラミツクス |
| JPS6437879A (en) * | 1987-07-17 | 1989-02-08 | Suisse Electronique Microtech | Ionized particle detector |
-
1984
- 1984-04-05 JP JP6801084A patent/JPS60211897A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56160100A (en) * | 1980-05-13 | 1981-12-09 | Nippon Electric Co | Multilayer thick film circuit board |
| JPS5957976A (ja) * | 1982-09-27 | 1984-04-03 | 日本特殊陶業株式会社 | 金属膜積層セラミツクス |
| JPS6437879A (en) * | 1987-07-17 | 1989-02-08 | Suisse Electronique Microtech | Ionized particle detector |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03215995A (ja) * | 1990-01-10 | 1991-09-20 | Internatl Business Mach Corp <Ibm> | 多層配線モジュール |
| JPH03102766U (ja) * | 1990-02-08 | 1991-10-25 | ||
| JPH04127598A (ja) * | 1990-09-19 | 1992-04-28 | Nec Corp | 多層配線基板 |
| JPH04132295A (ja) * | 1990-09-21 | 1992-05-06 | Nec Corp | 多層配線基板 |
| JPH04252095A (ja) * | 1991-01-28 | 1992-09-08 | Fujitsu Ltd | セラミックプリント配線板 |
| JPH0685106A (ja) * | 1992-03-06 | 1994-03-25 | Internatl Business Mach Corp <Ibm> | ハイブリッド半導体モジュール |
| EP1137333A1 (en) * | 1998-09-17 | 2001-09-26 | Ibiden Co., Ltd. | Multilayer build-up wiring board |
| EP1137333A4 (en) * | 1998-09-17 | 2004-03-24 | Ibiden Co Ltd | MULTILAYER ACCUMULATION WIRING PANEL |
| EP1868423A1 (en) * | 1998-09-17 | 2007-12-19 | Ibiden Co., Ltd. | Multilayer build-up wiring board |
| US7514779B2 (en) | 1998-09-17 | 2009-04-07 | Ibiden Co., Ltd. | Multilayer build-up wiring board |
| US7847318B2 (en) | 1998-09-17 | 2010-12-07 | Ibiden Co., Ltd. | Multilayer build-up wiring board including a chip mount region |
| US20160163611A1 (en) * | 2014-12-03 | 2016-06-09 | International Business Machines Corporation | Laminate substrates having radial cut metallic planes |
| US9818682B2 (en) * | 2014-12-03 | 2017-11-14 | International Business Machines Corporation | Laminate substrates having radial cut metallic planes |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0137879B2 (ja) | 1989-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095407A (en) | Double-sided memory board | |
| US5396034A (en) | Thin film ceramic multilayer wiring hybrid board | |
| JP3230953B2 (ja) | 多層薄膜配線基板 | |
| JPS60124987A (ja) | 選択的金属被膜付着方法 | |
| US4884170A (en) | Multilayer printed circuit board and method of producing the same | |
| JPS60211897A (ja) | 多層配線基板 | |
| JP3408590B2 (ja) | 多層プリント基板の配線構造 | |
| JPS5996791A (ja) | 配線板及びその製造方法 | |
| JP2580727B2 (ja) | 多層プリント基板の配線方法 | |
| JPH0367357B2 (ja) | ||
| JPH0433396A (ja) | 空気層を有するセラミック多層プリント板 | |
| JPH0632385B2 (ja) | 多層配線基板 | |
| JPS6319896A (ja) | 多層配線基板 | |
| JPS6168871A (ja) | フレキシブル印刷配線板 | |
| JPH06216477A (ja) | 配線基板及びこれを用いた電子回路装置 | |
| JPS6314494A (ja) | 多層回路基板 | |
| JPS582091A (ja) | 印刷配線基板 | |
| JPH04118991A (ja) | 多層配線基板の構造 | |
| JPS6185896A (ja) | 多層配線板 | |
| JPH0691164B2 (ja) | 高密度ｌｓｉ基板 | |
| JPS60113995A (ja) | 多層プリント配線基板 | |
| JPS5815288A (ja) | 多層配線基板 | |
| JPS59225590A (ja) | 高密度多層配線基板 | |
| JPS60167395A (ja) | 部品搭載用配線基板 | |
| JPH05102661A (ja) | 薄膜多層回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |