JPH0691164B2 - 高密度ｌｓｉ基板 - Google Patents
高密度ｌｓｉ基板Info
- Publication number
- JPH0691164B2 JPH0691164B2 JP60094915A JP9491585A JPH0691164B2 JP H0691164 B2 JPH0691164 B2 JP H0691164B2 JP 60094915 A JP60094915 A JP 60094915A JP 9491585 A JP9491585 A JP 9491585A JP H0691164 B2 JPH0691164 B2 JP H0691164B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- lsi substrate
- clock
- wirings
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子装置に使用される高密度LSI基板に関す
る。
る。
従来の高密度LSI基板は搭載されたLSI間の電気的接続の
ために表面層および内層の複数層からなる配線層に一般
信号配線、クロック配線および電源配線を有したLSI基
板を含んでおり、第４図に示すように全体の過半数を占
める一般信号配線とクロック配線は同一パターン形状を
している。
ために表面層および内層の複数層からなる配線層に一般
信号配線、クロック配線および電源配線を有したLSI基
板を含んでおり、第４図に示すように全体の過半数を占
める一般信号配線とクロック配線は同一パターン形状を
している。
しかしながら、このような上述した従来の高密度LSI基
板は一般信号配線およびクロック配線が断線または短絡
したときには全工程終了後に布線という細いケーブルに
よる修理をしているが、電子装置が高性能になり、クロ
ック信号が高速になると電気的制約からクロック配線に
ついては布線による修理ができなく、LSI基板内に多数
あるクロック配線のうち１本でも断線または短絡がある
と高密度LSI基板全体が不良品になってしまう。
板は一般信号配線およびクロック配線が断線または短絡
したときには全工程終了後に布線という細いケーブルに
よる修理をしているが、電子装置が高性能になり、クロ
ック信号が高速になると電気的制約からクロック配線に
ついては布線による修理ができなく、LSI基板内に多数
あるクロック配線のうち１本でも断線または短絡がある
と高密度LSI基板全体が不良品になってしまう。
このため、クロック配線の製造過程でその断線短絡を修
理する必要があるが、クロック配線と一般信号配線の区
別がつかないため、線幅が通常数＋μｍという微細なパ
ターンでありまた非常に多数な全配線について、断線、
短絡をチェックするのは、たいへんな工数がかかりまた
チェック漏れも多くなるという欠点があった。
理する必要があるが、クロック配線と一般信号配線の区
別がつかないため、線幅が通常数＋μｍという微細なパ
ターンでありまた非常に多数な全配線について、断線、
短絡をチェックするのは、たいへんな工数がかかりまた
チェック漏れも多くなるという欠点があった。
本発明の高密度LSI基板は、複数のLSIを搭載し表面層お
よび内層からなる配線層に多数の一般信号配線、クロッ
ク配線および電源配線をし前記クロック配線の一部に１
個または複数の特殊形状部（たとえば円形部又は矩形
部）を有したLSI基板を含んで構成される。
よび内層からなる配線層に多数の一般信号配線、クロッ
ク配線および電源配線をし前記クロック配線の一部に１
個または複数の特殊形状部（たとえば円形部又は矩形
部）を有したLSI基板を含んで構成される。
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す平面図、第２図は第１
図に示す実施例の断面図、第３図は第２図に示す信号層
の拡大平面図である。
図に示す実施例の断面図、第３図は第２図に示す信号層
の拡大平面図である。
第１図および第２図に示す高密度LSI基板は、信号層３
を含むLSI基板２と、前記LSI基板２に搭載されたLSI1と
を含んで構成される。
を含むLSI基板２と、前記LSI基板２に搭載されたLSI1と
を含んで構成される。
LSI1はLSI基板２に多数実装され、各LSI1間は表面層お
よび内層の導体パターンによって電気的に接続されてい
る。表面層および内層の導体パターンには、一般信号線
4,クロック配線5,電源配線があり、このうち一般信号配
線４とクロック配線５は同一層に配線されている。
よび内層の導体パターンによって電気的に接続されてい
る。表面層および内層の導体パターンには、一般信号線
4,クロック配線5,電源配線があり、このうち一般信号配
線４とクロック配線５は同一層に配線されている。
本発明の特徴は第３図に示すようにクロック配線５の一
部に特殊形状部６（たとえば円形部、矩形部）が設けら
れ、クロック配線５が一般信号配線４と明確に区別され
ているところにある。これにより信号層３の製造段階で
は、目印の特殊形状部６を有するクロック配線５のみに
注目して、この断線・短絡を修理すればよく、チェック
工数の大幅な削減ができるだけでなく、チェック漏れに
よる不良品の製造も防止でき、製造歩留りを向上するこ
とができる。
部に特殊形状部６（たとえば円形部、矩形部）が設けら
れ、クロック配線５が一般信号配線４と明確に区別され
ているところにある。これにより信号層３の製造段階で
は、目印の特殊形状部６を有するクロック配線５のみに
注目して、この断線・短絡を修理すればよく、チェック
工数の大幅な削減ができるだけでなく、チェック漏れに
よる不良品の製造も防止でき、製造歩留りを向上するこ
とができる。
本発明の高密度LSI基板は、各種配線のうちクロック配
線だけに特殊形状部を設けることにより、製造工数を削
減できるとともに製造歩留りを向上することができると
いう効果がある。
線だけに特殊形状部を設けることにより、製造工数を削
減できるとともに製造歩留りを向上することができると
いう効果がある。
第１図は本発明の一実施例を示す平面図、第２図は第１
図に示す実施例の断面図、第３図は第２図に示す信号層
の拡大平面図、第４図は従来の一例における信号層の拡
大平面図である。 １……LSI、２……LSI基板、３……信号層、４……一般
信号配線、５……クロック配線、６……特殊形状部
図に示す実施例の断面図、第３図は第２図に示す信号層
の拡大平面図、第４図は従来の一例における信号層の拡
大平面図である。 １……LSI、２……LSI基板、３……信号層、４……一般
信号配線、５……クロック配線、６……特殊形状部
Claims (1)
- 【請求項１】表面層および内層からなる配線層に多数の
一般信号配線、クロック配線および電源配線を有して前
記クロック配線の一部に１個以上の特殊形状部を有する
LSI基板と、前記LSI基板に搭載されたLSIを含むことを
特徴とする高密度LSI基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60094915A JPH0691164B2 (ja) | 1985-05-02 | 1985-05-02 | 高密度ｌｓｉ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60094915A JPH0691164B2 (ja) | 1985-05-02 | 1985-05-02 | 高密度ｌｓｉ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61253837A JPS61253837A (ja) | 1986-11-11 |
| JPH0691164B2 true JPH0691164B2 (ja) | 1994-11-14 |
Family
ID=14123295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60094915A Expired - Fee Related JPH0691164B2 (ja) | 1985-05-02 | 1985-05-02 | 高密度ｌｓｉ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691164B2 (ja) |
-
1985
- 1985-05-02 JP JP60094915A patent/JPH0691164B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61253837A (ja) | 1986-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847936A (en) | Optimized routing scheme for an integrated circuit/printed circuit board | |
| JP3417808B2 (ja) | Ｌｓｉパッケージの配線構造 | |
| US5095407A (en) | Double-sided memory board | |
| JP2000307005A (ja) | 半導体集積回路およびプリント配線基板ならびに電子機器 | |
| JPS60500111A (ja) | 半導体チツプパツケ−ジ | |
| JPH10341080A (ja) | 一次スルー・ホールおよび二次スルー・ホールを有する回路板および方法 | |
| US6407343B1 (en) | Multilayer wiring board | |
| JPS6318697A (ja) | 多層配線基板 | |
| US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
| JPH09232697A (ja) | プリント配線板 | |
| JP3610262B2 (ja) | 多層回路基板及び半導体装置 | |
| JP2664485B2 (ja) | セラミック多層配線板 | |
| JPS60211897A (ja) | 多層配線基板 | |
| JPH0691164B2 (ja) | 高密度ｌｓｉ基板 | |
| JP3408590B2 (ja) | 多層プリント基板の配線構造 | |
| JPH1140698A (ja) | 配線基板 | |
| JPH01260884A (ja) | 補助パターンを有するプリント配線板 | |
| JPH11112152A (ja) | フリップチップ実装の多層プリント基板 | |
| JPH09172105A (ja) | 集積回路装置 | |
| JPH0223031Y2 (ja) | ||
| JPS5845974A (ja) | サ−マルヘツド | |
| JPS63501996A (ja) | 多層印刷回路ボ−ド | |
| JPS582091A (ja) | 印刷配線基板 | |
| JPH0955450A (ja) | 実装基板 | |
| JPS6028293A (ja) | 配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |