JPH10341080A - 一次スルー・ホールおよび二次スルー・ホールを有する回路板および方法 - Google Patents

一次スルー・ホールおよび二次スルー・ホールを有する回路板および方法

Info

Publication number
JPH10341080A
JPH10341080A JP10145496A JP14549698A JPH10341080A JP H10341080 A JPH10341080 A JP H10341080A JP 10145496 A JP10145496 A JP 10145496A JP 14549698 A JP14549698 A JP 14549698A JP H10341080 A JPH10341080 A JP H10341080A
Authority
JP
Japan
Prior art keywords
circuit board
wiring layer
wiring
electrical contact
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10145496A
Other languages
English (en)
Other versions
JP3111053B2 (ja
Inventor
Irving Memis
アービング・メミス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10341080A publication Critical patent/JPH10341080A/ja
Application granted granted Critical
Publication of JP3111053B2 publication Critical patent/JP3111053B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 高い配線密度の多層プリント回路板を提供す
る。 【解決手段】 格子によって画定されたチップ・キャリ
ヤ３０上のコンタクト・パッド３４に係合するように配
列されたコンタクト２０を表面上に有する回路板１０が
提供される。複数の一次スルー・ホール２２が格子内の
回路板位置に形成され、その上のチップ・コンタクト・
パッドに電気接続される。格子の外側に配置され、チッ
プ・コンタクト・パッドの内側に電気接続される複数の
二次スルー・ホール２６が形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高度の配線密度を
達成することができる改善された多層プリント回路板に
関する。
【０００２】
【発明が解決しようとする課題】現代のチップ・キャリ
ヤは、よりコンパクトになるにつれて、隣接する電気コ
ンタクト間の短絡なしにキャリヤを下地の回路板に接続
することが一層困難になる。したがって、過去において
可能であったよりも一層さらに高い配線密度を可能にす
る回路板用の新しい設計を開発することが望ましい。
【０００３】
【課題を解決するための手段】本発明によれば、新規の
多層回路板が提供される。この回路板は、チップ・キャ
リヤの電気コンタクト・パッドによって画定された格子
内に配置された一次スルー・ホールを含み、これらの一
次スルー・ホールは、チップ・キャリヤ上のコンタクト
・パッドのサブセットに対応する間隙アレイ中に配置さ
れる。これらの一次スルー・ホールの１つに接続されて
いないキャリヤ上のコンタクト・パッドは、チップ・キ
ャリヤ格子の外側に配置された二次スルー・ホールに接
続される。
【０００４】一部のチップ・キャリヤ・コンタクト・パ
ッドだけをチップ・キャリヤによって画定された格子内
のスルー・ホールに接続すると、この領域内の隣接する
スルー・ホール間の間隔が開き、それにより多くのトレ
ースおよびより広いトレース幅、スペースおよびランド
・サイズをこれらの領域内の隣接するスルー・ホール間
領に収容することができる。これにより、より高い配線
密度およびフレキシビリティが得られる。残りのチップ
・キャリヤ・コンタクト・パッドをチップ・キャリヤ格
子の外側に配置されたスルー・ホールに接続すると、チ
ップ・キャリヤ上のアレイの密度を高くすることがで
き、それによりコンパクトさが得られる。したがって、
めくらビアを使用することによって配線密度およびフレ
キシビリティが著しく改善され、かつ全体的なデバイス
・コンパクトさも維持される。
【０００５】
【発明の実施の形態】図１を参照すると、一般に１０で
示される本発明による新規の多層回路板は、ＦＲ４、ガ
ラス強化エポキシなど電気絶縁材料の３つの層１２、１
３、１４から構成される。層１２は上面１５を有し、層
１４は下面１６を有し、２つの中間内表面１７および１
８がそれぞれ層１２／層１３と層１３／層１４との間に
画定される。さらに、回路板１０は、基板の表面１５上
に複数のコンタクト２０を含む。これらのコンタクト２
０は、以下で格子とも呼ばれる取り付けるべきＩ／Ｃチ
ップ・キャリヤ上のコンタクトのパターン中に配置され
る。で一部のコンタクト２０は、めくらビア２１によっ
てその真下にある充填めっきスルー・ホール２２に接続
される。これらのホール２２は、中間内表面１８のとこ
ろで終端するか、または図１に示すように表面１６まで
続く。これらのホール２２は、一次ホールとも呼ばれ
る。他のコンタクト２０は、ビア２１によって表面１７
または１８上の配線２４に接続される。表面１７または
表面１８はめっきスルー・ホール２６に接続され、スル
ー・ホール２６は、基板を貫通して延びるか、または任
意の表面１５、１６、１７または１８から任意の他の表
面まで延びる。さらに、ホール２２または２６またはビ
ア２１またはパッド２０を相互接続する配線トレース２
４が表面１５、１６、１７および１８のいずれかの上に
形成される。やがて説明するが、ホール２２および２６
の間隔はこの配線を可能にする。やがてより詳細に説明
するが、めっきスルー・ホール２２はチップ・キャリヤ
の格子パターン内に配置され、まためっきスルー・ホー
ル２６は格子パターンの外側に配置される。図２に示す
ように、要素１３は、多数の誘電体材料の層からなり、
その中にめっきスルー・ホール２２および２６に連絡す
る多数の配線層２４を有する。はんだボール２８が回路
板１０を構成要素（図示せず）上のパッド２９に接続す
ることを可能にするコンタクト２７が下面１６上に備え
られる（同様の接続が図１の実施形態でも実施され
る）。これにより高密度チップ・キャリヤを基板表面に
接続することが可能になり、また電気接続が間隙格子パ
ターンの先に広がっためっきスルー・ホールから延び、
表面１５および表面１６上に配線用のより多くの余地が
でき、また要素１３の内面上に配線用のより多くの余地
ができる。
【０００６】回路板１０上には高密度チップ・キャリヤ
３０が取り付けられる。チップ・キャリヤ３０は、その
下面３２上で、凝集体中の電気コンタクト・パッド３４
によって画定された格子４４内に配置された電気コンタ
クト・パッド３４の高密度アレイを画定する（図３、図
４、図５参照）。はんだボール３５はパッド３４をパッ
ド２０に接続する。コンタクト・パッド３４は、アレイ
中に一緒にぎっしりと詰められ、図示する特定の実施形
態では、それに直角な列３６および行３８中に配置され
る（図３）。コンタクト・パッド３４は、基板の表面１
５上のコンタクト２０と同じアレイ中にある。
【０００７】図３にさらに示すように、電気コンタクト
・パッド３４は、グループＡおよびグループＢの２つの
グループ中に配置される。特に、各列中の隣接するコン
タクト・パッドおよび各行中の隣接するコンタクト・パ
ッドが異なるグループ中にあるように配置される。これ
を図３に示す。図３において、列３６中の「Ｂ」電気コ
ンタクト・パッド３４のすぐ隣にある２つの電気コンタ
クト・パッド３４がグループＡ中にあり、行３８中の
「Ｂ」電気コンタクト・パッド３４のすぐ隣にある２つ
の電気コンタクト・パッド３４がグループＡ中にあるこ
とが理解できよう。グループＡならびにグループＢのパ
ッドはめくらビアを使用して表面１７に接続される。
【０００８】本発明によれば、スルー・ホールまたは一
次ホール２２は、チップ・キャリヤ３０中の電気コンタ
クト・パッド３４のアレイ３２に対応する間隙パターン
または間隙アレイ中に配置される。「間隙アレイ」と
は、アレイ中の項目が、１つの列中の項目が列中の項目
間の距離の約１／２だけ隣接する列中の項目からずれる
ように列および行中に配置されることを意味する。「ア
レイ３２に対応する」とは、一次スルー・ホール２２が
チップ・キャリヤ３０中の選択された電気コンタクト・
パッド３４と、具体的には図示の特定の実施形態におけ
るチップ・キャリヤの「Ｂ」電気コンタクト・パッド３
４に整列または整合することを意味する。
【０００９】これを図４に示す。図４に、中央層１３中
で観測したときの回路板１０中の一次スルー・ホール２
２のパターンが示されている。この図からわかるよう
に、各一次スルー・ホール２２は、チップ・キャリヤ３
０中の電気コンタクト・パッド３４と同じ形で列および
行中に配置される。さらに、一次スルー・ホール２２
は、チップ・キャリヤ中の対応する電気コンタクト・パ
ッド３４に整合するように配置される。ただし、一次ス
ルー・ホール２２は、対応する間隙アレイが形成される
ように互いにずれており、一次スルー・ホール２２の数
は、チップ・キャリヤ中の電気コンタクト・パッド３４
の数の約１／２である。したがって、一次スルー・ホー
ル２２は、チップ・キャリヤ３０中の１つおきの電気コ
ンタクト・パッド３４にのみ、具体的には図示の実施形
態におけるチップ・キャリヤ３０中の「Ｂ」電気コンタ
クト・パッド３４にのみ整合する。
【００１０】この構成では、チップ・キャリヤ３０の電
気コンタクト・パッド３４の約１／２、すなわち「Ｂ」
コンタクト・パッドのすべては、Ｂコンタクト・パッド
３４の真下にある回路板の一次ホール２２に電気接続さ
れる。これらのホール２２は、チップ・キャリヤ３０上
の接続パッド３４の外側境界である格子４４内に含まれ
る。したがって、チップ・キャリア３０の残りの電気コ
ンタクト・パッドの約１／２、すなわち「Ａ」電気コン
タクト・パッドのすべては、別の形で電気接続するため
に残される。（ほぼ１／２がホール２２に接続される
が、１／２は代表的な構成であることを理解された
い。）
【００１１】本発明によれば、これらの「Ａ」電気コン
タクトは、めくらビア２１によって、配線ラインまたは
配線トレース２４、あるいは表面１５、１６、表面１７
および１８上の図示されていない多数の追加の配線層ま
たは二次配線層、あるいはその両方に接続され、格子４
４の外側に配置された二次スルー・ホール２６に至る。
これを図５に示す。図５は、めっきスルー・ホール２６
が格子４４中の隙間パターンの外側に配置されることを
示す。これは、本発明によれば任意の従来の手段によっ
て実施される。たとえば、米国特許第５４２４４９２
号、第５４５１７２１号、および第５４８７２１８号に
記載されている面実装技術（ＳＭＴ）技法およびめくら
ビア技法がこの目的に使用できる。これらの特許の開示
は、参照により本明細書の一部となる。
【００１２】過去において、配線密度を最大にする多数
の手法がとられた。一次スルー・ホール２２などスルー
・ホールをぎっしり詰めすぎると、隣接するホール間に
収容できるトレースの最大数およびライン幅が特に中間
平面内および回路板の下面内で著しく減少する。これ
は、回路板が、回路板中のスルー・ビアの全部ではない
としても大部分がチップ・キャリヤの格子内に形成され
る、すなわち「落ちる」ように設計される場合、特に問
題になる。格子内の間隙アレイ中のスルー・ホールの一
部および格子の外側の他のスルー・ホールを上述のよう
に配置すれば、隣接するスルー・ホール間にかなり多く
のスペースが形成されるのでこの問題が大いに軽減され
る。
【００１３】したがって、一次スルー・ホール２２の間
隙アレイの外側にスルー・ホール２６を配置すれば、デ
バイス中の隣接するすべてのスルー・ホール間のスペー
スを十分に拡大することができることが理解できよう。
同時に、デバイス幾何形状も全体としてできるだけコン
パクトに保たれる。したがって、デバイスの全体的なサ
イズを過度に増大することなく構成要素配線中のより大
きいフレキシビリティおよびより高い密度の所望の目的
が達成される。これは、小形化が継続する目的である現
代の電子構成要素において特に有利である。
【００１４】以上、本発明のいくつかの実施形態のみに
ついて説明したが、本発明の精神および範囲から逸脱す
ることなく多数の修正を加えることができることを理解
されたい。たとえば、上記の説明では、図３および図４
の間隙アレイを直角に配置された行および列から構成さ
れるものとして説明したが、間隙アレイは、互いに鋭角
をなして配置されるか、または円の形に配置された行お
よび列から構成することもできることを理解されたい。
さらに、ホール２６は、ホール２２のように充填めっき
スルー・ホールにすることもできることを理解された
い。そのようなすべての修正は、首記の請求の範囲によ
ってのみ限定される本発明の範囲内に含まれるものとす
る。
【００１５】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００１６】（１）格子中に配置された電気コンタクト
・パッドの高密度アレイを有するチップ・キャリヤを受
容する多層回路板であって、上面および下面を有する電
気絶縁基板と、前記チップ・キャリヤの電気コンタクト
・パッドに接続するための前記上面上の複数の電気コン
タクトと、電気コンタクトをその中に有する第１の配線
層と、配線トレースをその中に有し、前記基板の上面に
関連する第２の配線層とを含み、前記回路板が、前記格
子内の間隙アレイ中に配置された一次スルー・ホールお
よび前記格子の外側に配置された二次スルー・ホールを
有し、前記一次スルー・ホールが前記上面の各第１の電
気コンタクトに電気連絡し、前記上面上の各第２の電気
コンタクトが前記第２のスルー・ホールに電気接触する
回路板。 （２）前記実装パッド中の電気コンタクトが列および行
中に配置され、各列中の電気コンタクトが隣接する行中
の電気コンタクトに整合し、前記電気コンタクトが第１
の電気コンタクトのグループおよび第２の電気コンタク
トのグループ内に配置され、それにより各コンタクト・
パッドのすぐ隣にあるコンタクト・パッドがそのコンタ
クト・パッドと異なるグループ内にある、上記（１）に
記載の回路板。 （３）前記列および行が互いに直角に配置される上記
（２）に記載の回路板。 （４）前記一次スルー・ホールが充填される上記（２）
に記載の回路板。 （５）第１の配線層を第２の配線層に相互接続するめく
らビアによってさらに特徴付けられる上記（２）に定義
された発明。 （６）前記第１の配線層が前記基板の下面上にある上記
（２）に記載の回路板。 （７）前記第２の配線層が前記基板の上面上に担持され
る上記（５）に記載の回路板。 （８）前記第２の配線層が前記基板の上面と下面との中
間にあり、さらに前記実装パッドの第２の電気コンタク
トがめくらビアによって前記第２の配線層の各配線トレ
ースに電気接続される上記（６）に記載の回路板。 （９）前記回路板が前記上面と前記下面との中間に多数
の第２の配線層を含み、少なくとも１つの第２の電気コ
ンタクトが各前記第２の配線層に電気接触する上記
（８）に記載の回路板。 （１０）前記第２の配線層が前記基板の上面上に担持さ
れる上記（２）に記載の回路板。 （１１）前記第２の配線層が前記基板の上面と下面との
中間にあり、さらに前記実装パッドの第２の電気コンタ
クトがめくらビアによって前記第２の配線層の各配線ト
レースに電気接続される上記（１０）に記載の回路板。 （１２）前記回路板が前記上面と前記下面との中間に多
数の第２の配線層を含み、少なくとも１つの第２の電気
コンタクトが各前記第２の配線層に電気接触する上記
（１１）に記載の回路板。 （１３）前記回路板が前記格子の外側に配置された二次
スルー・ビアを画定し、前記二次スルー・ビアがまた前
記実装パッドの各第１の電気コンタクトに電気連絡し、
かつまた前記第１の配線層の各配線トレースに電気連絡
する上記（１０）に記載の回路板。 （１４）前記二次スルー・ビアが前記一次スルー・ビア
と同じ間隙アレイ中に配置される上記（１３）に記載の
回路板。 （１５）格子中に配列された電気コンタクト・パッドの
高密度アレイを有するチップ・キャリアを受容する多層
回路板を形成する方法であって、上面および下面を有す
る電気絶縁基板を備えるステップと、前記チップ・キャ
リアの電気コンタクト・パッドに接続するための複数の
電気コンタクトを前記上面上に形成するステップと、電
気コンタクトをその中に有する第１の配線層を形成する
ステップと、配線トレースをその中に有し、前記基板の
上面に関連する第２の配線層を形成するステップと、前
記格子内の間隙アレイ中に複数の一次スルー・ホールを
形成し、かつ前記格子の外側に配置される複数の二次ス
ルー・ホールを形成するステップと、前記一次スルー・
ホールを前記上面上の第１の電気コンタクトに電気接続
するステップと、前記上面上の第２の電気コンタクトを
前記二次スルー・ホールに電気接続するステップとを含
む方法。 （１６）前記第１の配線層と前記第２の配線層とがめく
らビアによって相互接続される上記（１５）に定義され
た発明。 （１７）上面と下面とを相互接続する多数の配線層を形
成するステップによってさらに特徴付けられる上記（１
６）に定義された発明。 （１８）配線層がめくらビアによって相互接続される上
記（１７）に定義された発明。
【図面の簡単な説明】
【図１】本発明によって作成される多層回路板の一部の
略縦断面図を示す。回路板上には高密度チップ・キャリ
ヤが取り付けられている。
【図２】図１と同じ図であるが、本発明による追加の誘
電材料層および回路を示す図である。
【図３】チップ・キャリヤ上のコンタクトに結合する回
路板上の電気コンタクト・パッドのアレイの略図であ
る。
【図４】図１のチップ・キャリヤによって画定された格
子内に配置された図１の回路板中の一次スルー・ホール
のアレイを示す略内部平面図である。
【図５】間隙格子の内側ならびに外側に配置されたスル
ー・ホールを示す図３と同じ略内部平面図である。
【符号の説明】
１０ 回路板 １２ 層 １３ 中央層 １４ 層 １５ 上面 １６ 下面 １７ 中間内部層 １８ 中間内部層 ２０ コンタクト ２１ めくらビア ２２ 一次スルー・ホール ２４ 配線トレース ２６ 二次スルー・ホール ２７ コンタクト ２８ はんだボール ２９ パッド ３０ チップ・キャリヤ ３２ チップ・キャリヤの下面 ３４ 電気コンタクト・パッド ３５ はんだボール ３６ 列 ３８ 行 ４０ 列 ４２ 行 ４４ 格子

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】格子中に配置された電気コンタクト・パッ
    ドの高密度アレイを有するチップ・キャリヤを受容する
    多層回路板であって、 上面および下面を有する電気絶縁基板と、 前記チップ・キャリヤの電気コンタクト・パッドに接続
    するための前記上面上の複数の電気コンタクトと、 電気コンタクトをその中に有する第１の配線層と、 配線トレースをその中に有し、前記基板の上面に関連す
    る第２の配線層とを含み、 前記回路板が、前記格子内の間隙アレイ中に配置された
    一次スルー・ホールおよび前記格子の外側に配置された
    二次スルー・ホールを有し、前記一次スルー・ホールが
    前記上面の各第１の電気コンタクトに電気連絡し、 前記上面上の各第２の電気コンタクトが前記第２のスル
    ー・ホールに電気接触する回路板。
  2. 【請求項２】前記実装パッド中の電気コンタクトが列お
    よび行中に配置され、各列中の電気コンタクトが隣接す
    る行中の電気コンタクトに整合し、前記電気コンタクト
    が第１の電気コンタクトのグループおよび第２の電気コ
    ンタクトのグループ内に配置され、それにより各コンタ
    クト・パッドのすぐ隣にあるコンタクト・パッドがその
    コンタクト・パッドと異なるグループ内にある、請求項
    １に記載の回路板。
  3. 【請求項３】前記列および行が互いに直角に配置される
    請求項２に記載の回路板。
  4. 【請求項４】前記一次スルー・ホールが充填される請求
    項２に記載の回路板。
  5. 【請求項５】第１の配線層を第２の配線層に相互接続す
    るめくらビアによってさらに特徴付けられる請求項２に
    定義された発明。
  6. 【請求項６】前記第１の配線層が前記基板の下面上にあ
    る請求項２に記載の回路板。
  7. 【請求項７】前記第２の配線層が前記基板の上面上に担
    持される請求項５に記載の回路板。
  8. 【請求項８】前記第２の配線層が前記基板の上面と下面
    との中間にあり、さらに前記実装パッドの第２の電気コ
    ンタクトがめくらビアによって前記第２の配線層の各配
    線トレースに電気接続される請求項６に記載の回路板。
  9. 【請求項９】前記回路板が前記上面と前記下面との中間
    に多数の第２の配線層を含み、少なくとも１つの第２の
    電気コンタクトが各前記第２の配線層に電気接触する請
    求項８に記載の回路板。
  10. 【請求項１０】前記第２の配線層が前記基板の上面上に
    担持される請求項２に記載の回路板。
  11. 【請求項１１】前記第２の配線層が前記基板の上面と下
    面との中間にあり、さらに前記実装パッドの第２の電気
    コンタクトがめくらビアによって前記第２の配線層の各
    配線トレースに電気接続される請求項１０に記載の回路
    板。
  12. 【請求項１２】前記回路板が前記上面と前記下面との中
    間に多数の第２の配線層を含み、少なくとも１つの第２
    の電気コンタクトが各前記第２の配線層に電気接触する
    請求項１１に記載の回路板。
  13. 【請求項１３】前記回路板が前記格子の外側に配置され
    た二次スルー・ビアを画定し、前記二次スルー・ビアが
    また前記実装パッドの各第１の電気コンタクトに電気連
    絡し、かつまた前記第１の配線層の各配線トレースに電
    気連絡する請求項１に記載の回路板。
  14. 【請求項１４】前記二次スルー・ビアが前記一次スルー
    ・ビアと同じ間隙アレイ中に配置される請求項１３に記
    載の回路板。
  15. 【請求項１５】格子中に配列された電気コンタクト・パ
    ッドの高密度アレイを有するチップ・キャリアを受容す
    る多層回路板を形成する方法であって、 上面および下面を有する電気絶縁基板を備えるステップ
    と、 前記チップ・キャリアの電気コンタクト・パッドに接続
    するための複数の電気コンタクトを前記上面上に形成す
    るステップと、 電気コンタクトをその中に有する第１の配線層を形成す
    るステップと、 配線トレースをその中に有し、前記基板の上面に関連す
    る第２の配線層を形成するステップと、 前記格子内の間隙アレイ中に複数の一次スルー・ホール
    を形成し、かつ前記格子の外側に配置される複数の二次
    スルー・ホールを形成するステップと、 前記一次スルー・ホールを前記上面上の第１の電気コン
    タクトに電気接続するステップと、 前記上面上の第２の電気コンタクトを前記二次スルー・
    ホールに電気接続するステップとを含む方法。
  16. 【請求項１６】前記第１の配線層と前記第２の配線層と
    がめくらビアによって相互接続される請求項１５に定義
    された発明。
  17. 【請求項１７】上面と下面とを相互接続する多数の配線
    層を形成するステップによってさらに特徴付けられる請
    求項１６に定義された発明。
  18. 【請求項１８】配線層がめくらビアによって相互接続さ
    れる請求項１７に定義された発明。
JP10145496A 1997-06-03 1998-05-27 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板 Expired - Fee Related JP3111053B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/868090 1997-06-03
US08/868,090 US6162997A (en) 1997-06-03 1997-06-03 Circuit board with primary and secondary through holes

Publications (2)

Publication Number Publication Date
JPH10341080A true JPH10341080A (ja) 1998-12-22
JP3111053B2 JP3111053B2 (ja) 2000-11-20

Family

ID=25351056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10145496A Expired - Fee Related JP3111053B2 (ja) 1997-06-03 1998-05-27 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板

Country Status (8)

Country Link
US (1) US6162997A (ja)
EP (1) EP0883330B1 (ja)
JP (1) JP3111053B2 (ja)
KR (1) KR100304089B1 (ja)
CN (1) CN1084586C (ja)
DE (1) DE69800514T2 (ja)
MY (1) MY121703A (ja)
TW (1) TW374289B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420131B2 (en) 2003-02-28 2008-09-02 Ngk Spark Plug Co., Ltd. Wiring substrate

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833613B1 (en) 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
US6620731B1 (en) 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
KR100259359B1 (ko) * 1998-02-10 2000-06-15 김영환 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
KR20080017496A (ko) * 1998-02-26 2008-02-26 이비덴 가부시키가이샤 필드 바이어 구조를 갖는 다층프린트 배선판
US6266249B1 (en) * 1998-10-20 2001-07-24 Lsi Logic Corporation Semiconductor flip chip ball grid array package
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6538213B1 (en) * 2000-02-18 2003-03-25 International Business Machines Corporation High density design for organic chip carriers
US7088002B2 (en) * 2000-12-18 2006-08-08 Intel Corporation Interconnect
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US6583517B1 (en) 2002-04-09 2003-06-24 International Business Machines Corporation Method and structure for joining two substrates with a low melt solder joint
JP3527229B2 (ja) 2002-05-20 2004-05-17 沖電気工業株式会社 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法
JP2004282033A (ja) * 2003-02-28 2004-10-07 Ngk Spark Plug Co Ltd 樹脂製配線基板
JP4170137B2 (ja) 2003-04-24 2008-10-22 新光電気工業株式会社 配線基板及び電子部品実装構造
US7196908B2 (en) * 2003-06-05 2007-03-27 International Business Machines Corporation Dual pitch contact pad footprint for flip-chip chips and modules
CN1293793C (zh) * 2003-06-13 2007-01-03 威盛电子股份有限公司 线路基板
GB2405533A (en) * 2003-09-01 2005-03-02 Siemens Ag Printed circuit board having through-hole vias and micro-vias
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
CN100463585C (zh) * 2005-08-12 2009-02-18 鸿富锦精密工业（深圳）有限公司 具有改良过孔的印刷电路板
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US20070274656A1 (en) * 2005-12-30 2007-11-29 Brist Gary A Printed circuit board waveguide
US7996806B2 (en) * 2008-02-06 2011-08-09 Electronics For Imaging, Inc. Methods and apparatus for layout of multi-layer circuit substrates
CN102065645B (zh) * 2009-11-17 2012-10-10 王定锋 带元件的双面电路板及其互连导通方法
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
CN107408786B (zh) 2014-11-21 2021-04-30 安费诺公司 用于高速、高密度电连接器的配套背板
JP6502751B2 (ja) * 2015-05-29 2019-04-17 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
US10349517B2 (en) 2015-06-29 2019-07-09 Hewlett-Packard Development Company, L.P. Pad patterns
US10121734B2 (en) 2016-01-20 2018-11-06 Micron Technology, Inc. Semiconductor device
US10201074B2 (en) 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
WO2017155997A1 (en) 2016-03-08 2017-09-14 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
TWI830739B (zh) 2018-06-11 2024-02-01 美商安芬諾股份有限公司 包含用於高速且高密度之電連接器的連接器佔位面積之印刷電路板和互連系統以及其製造方法
CN110740569A (zh) * 2018-07-19 2020-01-31 鸿富锦精密工业(武汉)有限公司 印刷电路板
EP3973597A4 (en) 2019-05-20 2023-06-28 Amphenol Corporation High density, high speed electrical connector
US11510318B2 (en) * 2020-01-07 2022-11-22 Translarity, Inc. Redistribution plate
CN115298912A (zh) 2020-01-27 2022-11-04 安费诺有限公司 具有高速安装接口的电连接器
CN115315855A (zh) 2020-01-27 2022-11-08 安费诺有限公司 具有高速安装接口的电连接器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
JPS6028296A (ja) * 1983-07-27 1985-02-13 株式会社日立製作所 セラミツク多層配線回路板
JPS62136098A (ja) * 1985-12-09 1987-06-19 富士通株式会社 高密度配線基板
JPH0294460A (ja) * 1988-09-30 1990-04-05 Hitachi Ltd 半導体素子の実装構造
US5001605A (en) * 1988-11-30 1991-03-19 Hughes Aircraft Company Multilayer printed wiring board with single layer vias
US5097593A (en) * 1988-12-16 1992-03-24 International Business Machines Corporation Method of forming a hybrid printed circuit board
US4927983A (en) * 1988-12-16 1990-05-22 International Business Machines Corporation Circuit board
US5264325A (en) * 1988-12-30 1993-11-23 International Business Machines Corporation Composition for photo imaging
US5439766A (en) * 1988-12-30 1995-08-08 International Business Machines Corporation Composition for photo imaging
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
JPH06120623A (ja) * 1992-10-07 1994-04-28 Showa Denko Kk 配線板
WO1994018701A1 (en) * 1993-02-05 1994-08-18 W.L. Gore & Associates, Inc. Stress-resistant semiconductor chip-circuit board interconnect
US5490040A (en) * 1993-12-22 1996-02-06 International Business Machines Corporation Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array
US5424492A (en) * 1994-01-06 1995-06-13 Dell Usa, L.P. Optimal PCB routing methodology for high I/O density interconnect devices
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420131B2 (en) 2003-02-28 2008-09-02 Ngk Spark Plug Co., Ltd. Wiring substrate

Also Published As

Publication number Publication date
DE69800514D1 (de) 2001-03-08
KR100304089B1 (ko) 2001-10-19
US6162997A (en) 2000-12-19
EP0883330B1 (en) 2001-01-31
DE69800514T2 (de) 2001-09-27
MY121703A (en) 2006-02-28
TW374289B (en) 1999-11-11
CN1084586C (zh) 2002-05-08
CN1202794A (zh) 1998-12-23
JP3111053B2 (ja) 2000-11-20
EP0883330A1 (en) 1998-12-09
KR19990006405A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
JP3111053B2 (ja) 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板
US7863526B2 (en) High performance chip carrier substrate
US5847936A (en) Optimized routing scheme for an integrated circuit/printed circuit board
US20150223335A1 (en) Printed circuit board with coextensive electrical connectors and contact pad areas
US7738259B2 (en) Shared via decoupling for area arrays components
US6011695A (en) External bus interface printed circuit board routing for a ball grid array integrated circuit package
US6407343B1 (en) Multilayer wiring board
US7081672B1 (en) Substrate via layout to improve bias humidity testing reliability
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
JP2001144205A (ja) 多端子素子及びプリント配線板
US20050235488A1 (en) Selective area solder placement
US7157647B2 (en) Circuitized substrate with filled isolation border, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US7105926B2 (en) Routing scheme for differential pairs in flip chip substrates
JPH1167396A (ja) 端子ピッチ変換基板
JP2002009449A (ja) プリント配線基板装置
US20040129453A1 (en) Electronic substrate with direct inner layer component interconnection
JPH03233991A (ja) プリント配線板
JPH05218228A (ja) 電子部品搭載用基板
JP2002124742A (ja) プリント配線板、接続部品、及び電子機器
JPH08779Y2 (ja) 多層プリント板
JPH10233462A (ja) 半導体装置および基板ならびに半導体装置の実装構造
JPS582091A (ja) 印刷配線基板
JPH10209641A (ja) Ｌｅｄプリント配線板の配線方法
JPH03184398A (ja) 多層フレキシブルプリント基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees