JPH03184398A - 多層フレキシブルプリント基板 - Google Patents
多層フレキシブルプリント基板Info
- Publication number
- JPH03184398A JPH03184398A JP1321508A JP32150889A JPH03184398A JP H03184398 A JPH03184398 A JP H03184398A JP 1321508 A JP1321508 A JP 1321508A JP 32150889 A JP32150889 A JP 32150889A JP H03184398 A JPH03184398 A JP H03184398A
- Authority
- JP
- Japan
- Prior art keywords
- diameter
- hole
- flexible printed
- copper layer
- layer pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052802 copper Inorganic materials 0.000 claims abstract description 36
- 239000010949 copper Substances 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000035515 penetration Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 58
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の利用分野]
本発明は、多層フレキシブルプリント基板に係り、特に
多層基板の任意の層に搭載部品の端子を半田付けするこ
とができる多層フレキシブルプリント基板に関する。
多層基板の任意の層に搭載部品の端子を半田付けするこ
とができる多層フレキシブルプリント基板に関する。
[従来の技術]
一般に多層プリント基板は、複数の多層構造内部に選択
的に配線された内層パターンを持ち、半導体素子等の端
子(リードビン)を任意の内層パターンに半田付けする
様に構成されている。即ち従来の多層プリント基板は、
第5図に示す如くスルーホール81及び82用に開口さ
れた第1基板層20及び第2基板層21との間に、導電
体の銅による内層パターン40を施した第3基板層10
を接着剤3によって接着し、該内層パターン40に切欠
部41を設けることにより、例えばリードビン84を内
層パターン40の上側の層とハンダ83により電気的に
接続し、リードビン85を内層パターン40の下側の層
とハンダ83により電気的に接続する様に構成されてい
る。この多層プリント基板は、前記のり−ドピン84及
び85を選択的に内層パターン40の任意の層と接続す
るために、内層パターン40の選択的形成及びスルーホ
ールメツキを施す必要がある。
的に配線された内層パターンを持ち、半導体素子等の端
子(リードビン)を任意の内層パターンに半田付けする
様に構成されている。即ち従来の多層プリント基板は、
第5図に示す如くスルーホール81及び82用に開口さ
れた第1基板層20及び第2基板層21との間に、導電
体の銅による内層パターン40を施した第3基板層10
を接着剤3によって接着し、該内層パターン40に切欠
部41を設けることにより、例えばリードビン84を内
層パターン40の上側の層とハンダ83により電気的に
接続し、リードビン85を内層パターン40の下側の層
とハンダ83により電気的に接続する様に構成されてい
る。この多層プリント基板は、前記のり−ドピン84及
び85を選択的に内層パターン40の任意の層と接続す
るために、内層パターン40の選択的形成及びスルーホ
ールメツキを施す必要がある。
尚、前述の多層プリント基板に関する技術としては例え
ば特開昭59−57492号公報記載の技術が挙げられ
る。
ば特開昭59−57492号公報記載の技術が挙げられ
る。
[発明が解決しようとする課題]
上記従来技術による多層プリント基板は、前記内層パタ
ーンの選択的形成及びスルーホールメツキを施すために
、製造行程が複雑化して高価になると言う不具合があっ
た。
ーンの選択的形成及びスルーホールメツキを施すために
、製造行程が複雑化して高価になると言う不具合があっ
た。
本発明の目的は前記従来技術による不具合を除去するこ
とであり、製造行程を簡素化して安価な多層フレキシブ
ルプリント基板を提供することである。
とであり、製造行程を簡素化して安価な多層フレキシブ
ルプリント基板を提供することである。
[課題を解決するための手段]
前記目的を達成するために本発明は、片面に第1の銅層
パターンを形成した第1基材層と片面に第2の銅層パタ
ーンを形成した第2基材層とを貫通する貫通孔に部品リ
ードを押入して任意の銅層パターンに前記リードを電気
的に接続する多層フレキシブルプリント基板において、
前記電気的接続を行なう銅層パターンの貫通径を前記貫
通孔の径と同一にし、且つ接続しない銅層パターンの貫
通径を前記貫通孔の径より大きくしたことを特徴とする
。
パターンを形成した第1基材層と片面に第2の銅層パタ
ーンを形成した第2基材層とを貫通する貫通孔に部品リ
ードを押入して任意の銅層パターンに前記リードを電気
的に接続する多層フレキシブルプリント基板において、
前記電気的接続を行なう銅層パターンの貫通径を前記貫
通孔の径と同一にし、且つ接続しない銅層パターンの貫
通径を前記貫通孔の径より大きくしたことを特徴とする
。
[作用J
前記多層フレキシブルプリント基板は、前記電気的接続
を行なう銅層パターンの径を貫通孔の径と同一にして挿
入されるリードビンとの接続を可能にしたと共に、接続
しない銅層パターンの径を前記貫通孔の径より大きくし
て電気的接続を防止したことにより、製造行程を簡素化
して安価な多層フレキシブルプリント基板を提供するこ
とができる。
を行なう銅層パターンの径を貫通孔の径と同一にして挿
入されるリードビンとの接続を可能にしたと共に、接続
しない銅層パターンの径を前記貫通孔の径より大きくし
て電気的接続を防止したことにより、製造行程を簡素化
して安価な多層フレキシブルプリント基板を提供するこ
とができる。
[実施例J
以下、本発明による多層フレキシブルプリント裁板の一
実施例を図面を用いて詳細に説明する。
実施例を図面を用いて詳細に説明する。
第1図は本実施例による多層フレキシブルプリント基板
の分解組立図であり、第2図は部分断面図である。
の分解組立図であり、第2図は部分断面図である。
この多層フレキシブルプリント基板は、第1図及び第2
図に示す如く、下面に第1銅層パターン4か設けられた
第1基材層1aと第2銅層パターン44が設けられた第
2基材層1bとを接着剤層3によって接着すると共に、
絶縁用の保護層2を積層して構成されるものである。
図に示す如く、下面に第1銅層パターン4か設けられた
第1基材層1aと第2銅層パターン44が設けられた第
2基材層1bとを接着剤層3によって接着すると共に、
絶縁用の保護層2を積層して構成されるものである。
前記第1基材層1aは、同一径r1の部品取付穴6a及
び6bを開口し、下面に貫通径r1の開口部4a及び貫
通径r2の開口部4cを開口した第1銅層パターン4が
設けられており、前記第2基材層1bは、貫通径r2の
ランド用穴7a及び径r1のラント用穴7bを開口し、
下面に貫通径r3の開口部4bと貫通径r1の開口部4
dとを開口した第2層銅パターン44が設けられている
。
び6bを開口し、下面に貫通径r1の開口部4a及び貫
通径r2の開口部4cを開口した第1銅層パターン4が
設けられており、前記第2基材層1bは、貫通径r2の
ランド用穴7a及び径r1のラント用穴7bを開口し、
下面に貫通径r3の開口部4bと貫通径r1の開口部4
dとを開口した第2層銅パターン44が設けられている
。
この第1銅層パターン4は、第3図に示す如く開口部4
aか第1基材層1aと同径であり、開口部4cが核層1
aの一部か露出する様に前記部品取付穴6bより大きく
開口している。
aか第1基材層1aと同径であり、開口部4cが核層1
aの一部か露出する様に前記部品取付穴6bより大きく
開口している。
また第2銅層パターン44は、第4図に示す如く開口部
4bが第1基材層1bの一部が露出する様に大きく開口
され、開口部4dが核層1aの部品取付穴6bと同径に
開口されている。保護層2は、前記各社に対向する位置
に径r3のラント用穴7a及び7bが開口されている。
4bが第1基材層1bの一部が露出する様に大きく開口
され、開口部4dが核層1aの部品取付穴6bと同径に
開口されている。保護層2は、前記各社に対向する位置
に径r3のラント用穴7a及び7bが開口されている。
尚、前記第1及び第2の基板層4及び44は、フレキシ
ブルプリント板に相当するものである。
ブルプリント板に相当するものである。
従って、本実施例の多層フレキシブルプリント基板では
、電気的接続を行なう銅層パターンの径(左側貫通孔の
パターン4の径rl、右側貫通孔のパターン44の径r
l)を貫通孔(部品取付穴6a、部品取付穴6b)の径
と同一にしたと共に、接続しない銅層パターンの径(左
側貫通孔のパターン44の径r3.右側貫通孔のパター
ン4の径r2)を貫通孔の径(ランド用穴7aのr3.
部品取付穴6bの径r2)より大きく設定している。
、電気的接続を行なう銅層パターンの径(左側貫通孔の
パターン4の径rl、右側貫通孔のパターン44の径r
l)を貫通孔(部品取付穴6a、部品取付穴6b)の径
と同一にしたと共に、接続しない銅層パターンの径(左
側貫通孔のパターン44の径r3.右側貫通孔のパター
ン4の径r2)を貫通孔の径(ランド用穴7aのr3.
部品取付穴6bの径r2)より大きく設定している。
さて、この様に構成された多層フレキシブルプリント基
板に前述第5図の同様に集積回路素子等のリードピンを
挿入して半田付けを行なうことにより、左側の貫通孔(
部品取付穴6a及びランド用穴7a)がビンを第1銅層
パターン4のみと電気的接続でき、右側の貫通孔(部品
取付穴6b及びランド用穴7b)がビンを第2銅層パタ
ーン44のみと電気的接続することができる。
板に前述第5図の同様に集積回路素子等のリードピンを
挿入して半田付けを行なうことにより、左側の貫通孔(
部品取付穴6a及びランド用穴7a)がビンを第1銅層
パターン4のみと電気的接続でき、右側の貫通孔(部品
取付穴6b及びランド用穴7b)がビンを第2銅層パタ
ーン44のみと電気的接続することができる。
この様に本実施例による多層フレキシブルプリント基板
は、任意径の銅層パターンを持つ2枚の基材層、即ちフ
レキシブルプリント板を積層することにより、従来のス
ルーホール付きプリント基板と同等な構成を成すことが
できるため、製造行程を簡素化して安価に製造すること
ができる。
は、任意径の銅層パターンを持つ2枚の基材層、即ちフ
レキシブルプリント板を積層することにより、従来のス
ルーホール付きプリント基板と同等な構成を成すことが
できるため、製造行程を簡素化して安価に製造すること
ができる。
尚、前記実施例においては半田接続を確実にするために
接続する銅層パターン(例えば第1銅層パターン4)を
下面に露出する様に前記接続銅層パターンより下の孔径
を大きくする例を説明したが本実施例はこれに限られる
ものではなく、例えば貫通孔の径を全て同一としても良
い。
接続する銅層パターン(例えば第1銅層パターン4)を
下面に露出する様に前記接続銅層パターンより下の孔径
を大きくする例を説明したが本実施例はこれに限られる
ものではなく、例えば貫通孔の径を全て同一としても良
い。
[発明の効果]
以上述べた如く本発明による多層フレキシブルプリント
基板は、電気的接続を行なう銅層パターンの径を貫通孔
の径と同一にし、且つ接続しない銅層パターンの径を前
記貫通孔の径より大きくしたことにより、製造行程を簡
素化して安価な多層フレキシブルプリント基板を提供す
ることができる。
基板は、電気的接続を行なう銅層パターンの径を貫通孔
の径と同一にし、且つ接続しない銅層パターンの径を前
記貫通孔の径より大きくしたことにより、製造行程を簡
素化して安価な多層フレキシブルプリント基板を提供す
ることができる。
第1図は本発明の一実施例による多層フレキシブルプリ
ント基板の分解組立図、第2図は本多層フレキシブルプ
リント基板の断面を示す図、第3図及び第4図は本実施
例の多層フレキシブルプリント基板の銅層パターンを説
明するための図である。第5図は従来技術による多層プ
リント基板を説明するための図である。 1a:第1基材層、1b:第2基材層、2:保護層、3
:接着剤層、 4:第1銅層パターン、5a:第1層ハンダ行用ランド
、5b:第2層ハンダ行用ランド、6a及び6b二部品
取付穴、 7a及び7b:ランド用穴、40:内層パターン、41
:切欠部、44:第2銅層パターン。
ント基板の分解組立図、第2図は本多層フレキシブルプ
リント基板の断面を示す図、第3図及び第4図は本実施
例の多層フレキシブルプリント基板の銅層パターンを説
明するための図である。第5図は従来技術による多層プ
リント基板を説明するための図である。 1a:第1基材層、1b:第2基材層、2:保護層、3
:接着剤層、 4:第1銅層パターン、5a:第1層ハンダ行用ランド
、5b:第2層ハンダ行用ランド、6a及び6b二部品
取付穴、 7a及び7b:ランド用穴、40:内層パターン、41
:切欠部、44:第2銅層パターン。
Claims (1)
- 片面に第1の銅層パターンを形成した第1基材層と片面
に第2の銅層パターンを形成した第2基材層とを備え、
該第1及び第2の基材層を貫通する貫通孔に部品リード
を挿入して任意の銅層パターンに前記リードを電気的に
接続する多層フレキシブルプリント基板であって、前記
電気的接続を行なう銅層パターンの貫通径を前記貫通孔
の径と同一にし、且つ接続しない銅層パターンの貫通径
を前記貫通孔の径より大きくしたことを特徴とする多層
フレキシブルプリント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1321508A JPH03184398A (ja) | 1989-12-13 | 1989-12-13 | 多層フレキシブルプリント基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1321508A JPH03184398A (ja) | 1989-12-13 | 1989-12-13 | 多層フレキシブルプリント基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03184398A true JPH03184398A (ja) | 1991-08-12 |
Family
ID=18133350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1321508A Pending JPH03184398A (ja) | 1989-12-13 | 1989-12-13 | 多層フレキシブルプリント基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03184398A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62160793A (ja) * | 1986-01-10 | 1987-07-16 | 株式会社日立製作所 | 多層印刷配線板 |
-
1989
- 1989-12-13 JP JP1321508A patent/JPH03184398A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62160793A (ja) * | 1986-01-10 | 1987-07-16 | 株式会社日立製作所 | 多層印刷配線板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5036431A (en) | Package for surface mounted components | |
US5677515A (en) | Shielded multilayer printed wiring board, high frequency, high isolation | |
US5819401A (en) | Metal constrained circuit board side to side interconnection technique | |
US4856184A (en) | Method of fabricating a circuit board | |
JPS5826826B2 (ja) | 集積回路用セラミック・パッケ−ジ | |
JPWO2006100764A1 (ja) | プリント配線板 | |
EP0139431B1 (en) | Method of mounting a carrier for a microelectronic silicon chip | |
US7073253B2 (en) | Interconnect for electrically connecting a multichip module to a circuit substrate and processes for making and using same | |
JPS63114299A (ja) | プリント配線板 | |
JPH03184398A (ja) | 多層フレキシブルプリント基板 | |
JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
JPH05218228A (ja) | 電子部品搭載用基板 | |
JPH11163489A (ja) | 電子部品の実装構造 | |
JPH06152137A (ja) | 多層プリント板構造 | |
JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
US20020166697A1 (en) | Circuit board construction | |
JPH08162767A (ja) | ボールグリッドアレイパッケージの実装構造 | |
KR940006436A (ko) | 다층인쇄 배선판 및 그 제조방법 | |
JP2573207B2 (ja) | 表面実装部品用パツケ−ジ | |
JP2002319745A (ja) | プリント配線板 | |
JPH1140948A (ja) | 多層プリント基板 | |
JPH0822853A (ja) | ピンアサイメント変更用プリント基板 | |
JPH06216539A (ja) | プリント配線板及び半導体装置 | |
JPH07211814A (ja) | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 | |
JPH118475A (ja) | 半導体パッケージ実装用多層プリント配線板 |