JPH1140948A - 多層プリント基板 - Google Patents
多層プリント基板Info
- Publication number
- JPH1140948A JPH1140948A JP9195498A JP19549897A JPH1140948A JP H1140948 A JPH1140948 A JP H1140948A JP 9195498 A JP9195498 A JP 9195498A JP 19549897 A JP19549897 A JP 19549897A JP H1140948 A JPH1140948 A JP H1140948A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- board
- multilayer printed
- leadless
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、簡単な工程で、かつ歩留りよく製
造できる、リードレス端子を有する多層プリント基板を
提供する。 【解決手段】 電子部品を実装するための窓を形成し、
スルーホールを方形位置に形成した端子基板と、パター
ンに接続したスルーホールを方形位置に形成した回路基
板と、該回路基板と、前記端子基板とのスルーホールを
重ねて多層基板に積層し、該積層した多層基板のスルー
ホールの中心部の方形位置でカットして外形加工し、該
スルーホールをリードレス端子として形成した解決手
段。
造できる、リードレス端子を有する多層プリント基板を
提供する。 【解決手段】 電子部品を実装するための窓を形成し、
スルーホールを方形位置に形成した端子基板と、パター
ンに接続したスルーホールを方形位置に形成した回路基
板と、該回路基板と、前記端子基板とのスルーホールを
重ねて多層基板に積層し、該積層した多層基板のスルー
ホールの中心部の方形位置でカットして外形加工し、該
スルーホールをリードレス端子として形成した解決手
段。
Description
【０００１】
【発明の属する技術分野】本発明は、親プリント基板に
表面実装して使用する、周辺にリードレス端子を有する
多層プリント基板に関する。
表面実装して使用する、周辺にリードレス端子を有する
多層プリント基板に関する。
【０００２】
【従来の技術】従来技術の例について、図６〜図１２を
参照して説明する。図６の斜視図に示すように、従来の
リードレス端子を有する多層プリント基板は、回路層２
０と、中間層２１と、マスク層２２と、リードレス端子
３４とで構成している。
参照して説明する。図６の斜視図に示すように、従来の
リードレス端子を有する多層プリント基板は、回路層２
０と、中間層２１と、マスク層２２と、リードレス端子
３４とで構成している。
【０００３】また、図１０に断面図を示すように、回路
層２０には配線パターンが両面にあり、例えば、内層パ
ッド４０と、リードレス端子３４に接続されている内層
パターン４２と、外層パッド４１と、外層パターン４３
とがある。
層２０には配線パターンが両面にあり、例えば、内層パ
ッド４０と、リードレス端子３４に接続されている内層
パターン４２と、外層パッド４１と、外層パターン４３
とがある。
【０００４】リードレス端子を有する多層プリント基板
は、電子部品を表面実装して機能ごとにモジュール化し
て、モジュール部品を構成しやすい特徴がある。また、
リードレス端子を有する多層プリント基板は、リード端
子を有する多層プリント基板に比較して、リード端子が
無いので外形が小さくでき、また周辺の４辺に電極が設
けられるので多極化がしやすい。
は、電子部品を表面実装して機能ごとにモジュール化し
て、モジュール部品を構成しやすい特徴がある。また、
リードレス端子を有する多層プリント基板は、リード端
子を有する多層プリント基板に比較して、リード端子が
無いので外形が小さくでき、また周辺の４辺に電極が設
けられるので多極化がしやすい。
【０００５】次に、従来のリードレス端子を有する多層
プリント基板製造方法について説明する。ただし、多層
基板についての製造方法は一般の公知技術と同じである
ので詳細な説明は省略し、主として特徴的な面について
箇条書きで説明する。
プリント基板製造方法について説明する。ただし、多層
基板についての製造方法は一般の公知技術と同じである
ので詳細な説明は省略し、主として特徴的な面について
箇条書きで説明する。
【０００６】（１）両面銅張積層板を、内層配線となる
片面のみをエッチングして、図７に示すように、内層パ
ターン４２と、内層パッド４０とを形成する。
片面のみをエッチングして、図７に示すように、内層パ
ターン４２と、内層パッド４０とを形成する。
【０００７】（２）回路層２０と、中間層２１と、マス
ク層２２とを、層間にプリプレグをはさんで加熱プレス
して、図８に示すように、１枚の多層基板として形成す
る。ここにプリプレグとは、ガラスクロスなどに樹脂な
どを含侵させたもので、銅張積層板の間にはさんで積層
接着するものである。また、中間層は電子部品が内装さ
れる空間部をルータ加工し、窓開け加工をしておく。さ
らに、マスク層は、リードレス端子３４を形成するまで
の工程において、内層パターンを保護する働きをする。
ク層２２とを、層間にプリプレグをはさんで加熱プレス
して、図８に示すように、１枚の多層基板として形成す
る。ここにプリプレグとは、ガラスクロスなどに樹脂な
どを含侵させたもので、銅張積層板の間にはさんで積層
接着するものである。また、中間層は電子部品が内装さ
れる空間部をルータ加工し、窓開け加工をしておく。さ
らに、マスク層は、リードレス端子３４を形成するまで
の工程において、内層パターンを保護する働きをする。
【０００８】（３）スルーホールを形成する位置に、ド
リルにより穴開け加工をする。また、各層間を接続する
ため、ドリルによる穴に、銅メッキと半田メッキをす
る。そして、図９に示すように、エッチング処理によ
り、外層パターン４３と、外層パッドと、リードレス端
子３４のもとになるランドのあるスルーホール３０を形
成している。
リルにより穴開け加工をする。また、各層間を接続する
ため、ドリルによる穴に、銅メッキと半田メッキをす
る。そして、図９に示すように、エッチング処理によ
り、外層パターン４３と、外層パッドと、リードレス端
子３４のもとになるランドのあるスルーホール３０を形
成している。
【０００９】（４）図１１に示すように、マスク層２２
のみをカットするマスクカットライン５２をルータによ
りカットする。また、外形カットライン５０において、
回路層２０と、中間層２１と、マスク層２２とをルータ
によりカットして外形加工をする。
のみをカットするマスクカットライン５２をルータによ
りカットする。また、外形カットライン５０において、
回路層２０と、中間層２１と、マスク層２２とをルータ
によりカットして外形加工をする。
【００１０】（４）図１０に示すように、多層プリント
基板の周辺部において、スルーホール３０が、リードレ
ス端子３４として形成される。
基板の周辺部において、スルーホール３０が、リードレ
ス端子３４として形成される。
【００１１】さらに、従来の多層プリント基板の使用例
について説明する。図１２に示すように、多層プリント
基板は、内層パッド４０と外層パッド４１とには電子部
品８０が表面実装されて、機能を持つモジュール部品と
なる。そして、モジュール部品とした多層プリント基板
は、親プリント基板９０のパッド６０上のはんだ７０に
より表面実装される。
について説明する。図１２に示すように、多層プリント
基板は、内層パッド４０と外層パッド４１とには電子部
品８０が表面実装されて、機能を持つモジュール部品と
なる。そして、モジュール部品とした多層プリント基板
は、親プリント基板９０のパッド６０上のはんだ７０に
より表面実装される。
【００１２】
【発明が解決しようとする課題】上記説明のように、従
来のリードレス端子を有する多層プリント基板は、リー
ドレス端子３４を形成するために、回路層２０と、中間
層２１と、マスク層２２とを積層したあと、スルーホー
ル加工し、外形カットと窓開けする方法で製造していた
ので、良品率が低く歩留りがよくなかった。そこで、本
発明は、こうした問題に鑑みなされたもので、その目的
は、簡単な工程で、かつ歩留りよく製造できる、リード
レス端子を有する多層プリント基板を提供することにあ
る。
来のリードレス端子を有する多層プリント基板は、リー
ドレス端子３４を形成するために、回路層２０と、中間
層２１と、マスク層２２とを積層したあと、スルーホー
ル加工し、外形カットと窓開けする方法で製造していた
ので、良品率が低く歩留りがよくなかった。そこで、本
発明は、こうした問題に鑑みなされたもので、その目的
は、簡単な工程で、かつ歩留りよく製造できる、リード
レス端子を有する多層プリント基板を提供することにあ
る。
【００１３】
【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明は、基板周辺にリードレス端子
を有する多層プリント基板において、電子部品を実装す
るための窓を形成し、スルーホールを方形位置に形成し
た端子基板と、パターンに接続したスルーホールを方形
位置に形成した回路基板と、該回路基板と、前記端子基
板とのスルーホールを重ねて多層基板に積層し、該積層
した多層基板のスルーホールの中心部の方形位置でカッ
トして外形加工し、該スルーホールをリードレス端子と
して形成したことを特徴とした多層プリント基板を要旨
としている。
るためになされた本発明は、基板周辺にリードレス端子
を有する多層プリント基板において、電子部品を実装す
るための窓を形成し、スルーホールを方形位置に形成し
た端子基板と、パターンに接続したスルーホールを方形
位置に形成した回路基板と、該回路基板と、前記端子基
板とのスルーホールを重ねて多層基板に積層し、該積層
した多層基板のスルーホールの中心部の方形位置でカッ
トして外形加工し、該スルーホールをリードレス端子と
して形成したことを特徴とした多層プリント基板を要旨
としている。
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。
施例において説明する。
【００１４】
【実施例】本発明の実施例について、図１〜図５を参照
して説明する。図１に斜視図を示すように、本発明の多
層プリント基板は、回路基板２４と、端子基板２３と、
リードレス端子３５とで構成されている。
して説明する。図１に斜視図を示すように、本発明の多
層プリント基板は、回路基板２４と、端子基板２３と、
リードレス端子３５とで構成されている。
【００１５】次に、本発明のリードレス端子を有する多
層プリント基板の製造方法について箇条書きで以下説明
する。
層プリント基板の製造方法について箇条書きで以下説明
する。
【００１６】（１）端子基板２３は、両面銅張積層板の
スルーホールを形成する位置にドリルによる穴開け加工
し、穴に銅メッキと半田メッキをする。
スルーホールを形成する位置にドリルによる穴開け加工
し、穴に銅メッキと半田メッキをする。
【００１７】（２）図２の（ａ）に示すように、さらに
端子基板２３の両面をエッチング処理し、リードレス端
子３５の一部となる、ランドのあるスルーホール３１を
形成している。
端子基板２３の両面をエッチング処理し、リードレス端
子３５の一部となる、ランドのあるスルーホール３１を
形成している。
【００１８】（３）端子基板２３の内形カットライン５
３でルータにより窓開け加工する。
３でルータにより窓開け加工する。
【００１９】（４）回路基板２４は、両面銅張積層板の
スルーホールを形成する位置にドリルによる穴開け加工
し、穴に銅メッキと半田メッキをする。
スルーホールを形成する位置にドリルによる穴開け加工
し、穴に銅メッキと半田メッキをする。
【００２０】（５）図２の（ｂ）に示すように、回路基
板２４の両面をエッチング処理し、内層パターン４２と
内層パッド４０と、外層パターン４３と外層パッド４１
と、リードレス端子３５の一部となる、ランドのあるス
ルーホール３２を形成している。
板２４の両面をエッチング処理し、内層パターン４２と
内層パッド４０と、外層パターン４３と外層パッド４１
と、リードレス端子３５の一部となる、ランドのあるス
ルーホール３２を形成している。
【００２１】（６）端子基板２３と、回路基板２４と
を、層間にプリプレグをはさんで加熱プレスして、図３
に示すように、１枚の多層基板として積層する。
を、層間にプリプレグをはさんで加熱プレスして、図３
に示すように、１枚の多層基板として積層する。
【００２２】（７）外形カットライン５１において、端
子基板２３と、回路基板２４とのスルーホール３１、３
２をルータによりカットして外形加工をする。
子基板２３と、回路基板２４とのスルーホール３１、３
２をルータによりカットして外形加工をする。
【００２３】（８）図４に示すように、多層プリント基
板の周辺部において、スルーホール３１、３２が、リー
ドレス端子３５として形成され、リードレス端子を有す
る多層プリント基板が完成する。
板の周辺部において、スルーホール３１、３２が、リー
ドレス端子３５として形成され、リードレス端子を有す
る多層プリント基板が完成する。
【００２４】さらに、本発明の多層プリント基板の使用
例について以下説明する。図５に示すように、従来同
様、多層プリント基板は、内層パッド４０と外層パッド
４１とには電子部品８０が表面実装され、機能を持つモ
ジュール部品となる。そして、モジュール部品とした多
層プリント基板は、親プリント基板９０のパッド６０上
のはんだ７０により表面実装される。
例について以下説明する。図５に示すように、従来同
様、多層プリント基板は、内層パッド４０と外層パッド
４１とには電子部品８０が表面実装され、機能を持つモ
ジュール部品となる。そして、モジュール部品とした多
層プリント基板は、親プリント基板９０のパッド６０上
のはんだ７０により表面実装される。
【００２５】一般に、リフロー炉により電子部品を表面
実装する場合は、パッドにペーストはんだをメタルマス
クにより塗り、リフロー炉の中ではんだが上がり、はん
だ付けされる。従って、本発明の多層プリント基板のリ
ードレス端子３５は、一体のスルーホールから形成して
いないが、表面実装のはんだ付けの段階で、リードレス
端子３５のはんだが溶けて接合され一体となる。なお、
少量のモジュール部品とした多層プリント基板を親プリ
ント基板に表面実装する場合は、手はんだによる方法で
も実施できる。
実装する場合は、パッドにペーストはんだをメタルマス
クにより塗り、リフロー炉の中ではんだが上がり、はん
だ付けされる。従って、本発明の多層プリント基板のリ
ードレス端子３５は、一体のスルーホールから形成して
いないが、表面実装のはんだ付けの段階で、リードレス
端子３５のはんだが溶けて接合され一体となる。なお、
少量のモジュール部品とした多層プリント基板を親プリ
ント基板に表面実装する場合は、手はんだによる方法で
も実施できる。
【００２６】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
多層プリント基板を構成する端子基板と回路基板とを独
立してパターンとスルーホール形成したあと、積層して
いるので、ルータによる窓開けの後加工が必要なマスク
層が不要となり、簡単な構成で、しかも歩留りがよい多
層プリント基板が実現できる効果がある。
施され、以下に記載されるような効果を奏する。即ち、
多層プリント基板を構成する端子基板と回路基板とを独
立してパターンとスルーホール形成したあと、積層して
いるので、ルータによる窓開けの後加工が必要なマスク
層が不要となり、簡単な構成で、しかも歩留りがよい多
層プリント基板が実現できる効果がある。
【図１】本発明の多層プリント基板の斜視図である。
【図２】本発明の多層プリント基板を構成する個々の基
板の断面図である。
板の断面図である。
【図３】本発明の多層プリント基板を構成する基板を多
層化した断面図である。
層化した断面図である。
【図４】本発明の多層プリント基板の断面図である。
【図５】本発明の多層プリント基板を使用した具体例の
断面図である。
断面図である。
【図６】従来の多層プリント基板の斜視図である。
【図７】回路層の断面図である。
【図８】多層形成したプリント基板の断面図である。
【図９】従来の多層プリント基板を構成する基板を多層
化した断面図である。
化した断面図である。
【図１０】従来の多層プリント基板の断面図である。
【図１１】従来の多層プリント基板を使用した具体例の
断面図である。
断面図である。
【図１２】従来の多層プリント基板を構成する基板を多
層化した上面図である。
層化した上面図である。
２０ 回路層 ２１ 中間層 ２２ マスク層 ２３ 端子基板 ２４ 回路基板 ３０、３１、３２ スルーホール ３４、３５ リードレス端子 ４０ 内層パッド ４１ 外層パッド ４２ 内層パターン ４３ 外層パターン ５０、５１ 外形カットライン ５２ マスクカットライン ５３ 内形カットライン ６０ パッド ７０ はんだ ８０ 電子部品 ９０ 親プリント基板
Claims (1)
- 【請求項１】 基板周辺にリードレス端子を有する多層
プリント基板において、 電子部品を実装するための窓を形成し、スルーホールを
方形位置に形成した端子基板と、 パターンに接続したスルーホールを方形位置に形成した
回路基板と、 該回路基板と、前記端子基板とのスルーホールを重ねて
多層基板に積層し、 該積層した多層基板のスルーホールの中心部の方形位置
でカットして外形加工し、 該スルーホールをリードレス端子として形成したことを
特徴とした多層プリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9195498A JPH1140948A (ja) | 1997-07-22 | 1997-07-22 | 多層プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9195498A JPH1140948A (ja) | 1997-07-22 | 1997-07-22 | 多層プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140948A true JPH1140948A (ja) | 1999-02-12 |
Family
ID=16342094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9195498A Withdrawn JPH1140948A (ja) | 1997-07-22 | 1997-07-22 | 多層プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1140948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277784A (ja) * | 2008-05-13 | 2009-11-26 | Toshiba Corp | 部品内蔵プリント配線板、同配線板の製造方法および電子機器 |
| US20100244166A1 (en) * | 2009-03-30 | 2010-09-30 | Sony Corporation | Multilayer wiring substrate, stack structure sensor package, and method of manufacturing stack structure sensor package |
-
1997
- 1997-07-22 JP JP9195498A patent/JPH1140948A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277784A (ja) * | 2008-05-13 | 2009-11-26 | Toshiba Corp | 部品内蔵プリント配線板、同配線板の製造方法および電子機器 |
| US20100244166A1 (en) * | 2009-03-30 | 2010-09-30 | Sony Corporation | Multilayer wiring substrate, stack structure sensor package, and method of manufacturing stack structure sensor package |
| US8446002B2 (en) * | 2009-03-30 | 2013-05-21 | Sony Corporation | Multilayer wiring substrate having a castellation structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001053447A (ja) | 部品内蔵型多層配線基板およびその製造方法 | |
| SG174088A1 (en) | Circuit board | |
| JP2001274556A (ja) | プリント配線板 | |
| JPH05343855A (ja) | 多層プリント配線板およびその製造方法 | |
| JP3086332B2 (ja) | 多層プリント配線板の製造方法 | |
| US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
| JP2002344092A (ja) | プリント基板 | |
| KR100699240B1 (ko) | 소자 내장 인쇄회로기판 및 그 제조방법 | |
| JP2005116811A (ja) | 多層配線回路基板およびその作製方法 | |
| JPS63114299A (ja) | プリント配線板 | |
| JPH1140948A (ja) | 多層プリント基板 | |
| CN209861268U (zh) | 同时具有贯孔及盲孔的多层电路板结构 | |
| JP3179572B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JPH11112111A (ja) | プリント配線板 | |
| JP4015900B2 (ja) | チップ抵抗体を内蔵した多層プリント配線板の製造方法 | |
| JPS59774Y2 (ja) | 印刷配線板 | |
| JPH0671143B2 (ja) | 多層プリント配線板の製造方法 | |
| KR100704935B1 (ko) | 소자 내장 인쇄회로기판 및 그 제조방법 | |
| JP2874734B2 (ja) | 高周波デバイス用多層配線基板 | |
| JPH02143498A (ja) | 回路基板のシールド構造 | |
| JPS60180186A (ja) | プリント基板 | |
| JPH0722720A (ja) | 電子回路パッケージ | |
| JPH01100996A (ja) | 多層プリント配線基板 | |
| JP2003298237A (ja) | 多層ビルドアップ基板 | |
| JP2004342930A (ja) | 非貫通導通穴を有する多層基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |