JPWO2006100764A1 - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JPWO2006100764A1
JPWO2006100764A1 JP2007509117A JP2007509117A JPWO2006100764A1 JP WO2006100764 A1 JPWO2006100764 A1 JP WO2006100764A1 JP 2007509117 A JP2007509117 A JP 2007509117A JP 2007509117 A JP2007509117 A JP 2007509117A JP WO2006100764 A1 JPWO2006100764 A1 JP WO2006100764A1
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
substrate body
signal line
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007509117A
Other languages
English (en)
Other versions
JP4283327B2 (ja
Inventor
中村 直樹
直樹 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2006100764A1 publication Critical patent/JPWO2006100764A1/ja
Application granted granted Critical
Publication of JP4283327B2 publication Critical patent/JP4283327B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

基板本体(13)内には信号線(17)や電源パターン(18)、グラウンド層(19)が形成される。基板本体(13)内には外側ビア(27)および内側ビア(28)が形成される。外側ビア(27)は信号線(17)に接続される。内側ビア(28)はグラウンド層(24)に接続される。外側ビアは信号線として機能する。内側ビアはグラウンドとして機能する。グラウンドに邪魔されずにプリント配線板内の信号線は外側ビアに接続されることができる。これまで以上に複雑なパターンで信号線はプリント配線板内に張り巡らされることができる。しかも、インピーダンス整合は確実に確立されることができる。

Description

本発明はプリント配線板に関する。
一般に、プリント配線板では基板の表面や裏面に信号線の配線パターンが形成される。信号線同士は例えば基板を貫通するビアで相互に接続される。ビアの外側にはビアに同軸にグラウンド用のビアが形成される。こうして基板内には同軸ケーブル線が確立される。信号線のノイズはグラウンド用のビアで遮断される。
特開2001−244635号公報 特開2000−216513号公報 特開2000−183541号公報
いわゆる多層構造のプリント配線板は提案される。こういったプリント配線板では複数枚の両面配線板が順番に積み重ねられる。こうした多層構造で前述のように同軸のビアが形成されると、ビアを囲むグラウンド用のビアに起因して基板内で信号線同士は接続されることができない。グラウンド用のビアが形成されなければ、信号の高速伝送は実現されることができない。
本発明は、上記実状に鑑みてなされたもので、信号の高速伝送の実現に大いに役立つプリント配線板を提供することを目的とする。
上記目的を達成するために、第1発明によれば、基板本体と、基板本体内に形成される信号線と、基板本体の表面に形成されるグラウンド層と、基板本体内に形成されて、信号線に接続される外側ビアと、基板本体内で外側ビアの内側に配置されて、グラウンド層に接続される内側ビアとを備えることを特徴とするプリント配線板が提供される。特に、プリント配線板では内側ビアは外側ビアに同軸に形成されればよい。内側ビアは基板本体を貫通すればよい。
こういったプリント配線板では外側ビアは信号線として機能する。内側ビアはグラウンドとして機能する。グラウンドに邪魔されずにプリント配線板内の信号線は外側ビアに接続されることができる。その結果、これまで以上に複雑なパターンで信号線はプリント配線板内に張り巡らされることができる。こういったプリント配線板は、いわゆるパッケージ基板に利用されることができるだけでなく、マザーボードといった大型の基板に利用されることができる。
しかも、信号線として機能する外側ビアの内側にはグラウンドとして機能する内側ビアが配置されることから、インピーダンス整合が確実に確立されることができる。したがって、プリント配線板上に実装される実装部品同士の間で確実に信号はやり取りされることができる。こういったプリント配線板では数GHzを超える高速伝送は実現されることができる。
第2発明によれば、基板本体と、基板本体内に形成される信号線と、基板本体の表面に形成される導電性のべた膜と、基板本体内に形成される信号線に接続される外側ビアと、基板本体内で外側ビアの内側に配置されて、べた膜に接続される内側ビアとを備えることを特徴とするプリント配線板が提供される。
こういったプリント配線板では外側ビアは信号線として機能する。内側ビアは例えばグラウンドや電源パターンとして機能する。グラウンドや電源パターンに邪魔されずにプリント配線板内の信号線は外側ビアに接続されることができる。その結果、前述と同様に、これまで以上に複雑なパターンで信号線はプリント配線板内に張り巡らされることができる。こういったプリント配線板は、いわゆるパッケージ基板に利用されることができるだけでなく、マザーボードといった大型の基板に利用されることができる。
本発明の一実施形態に係るプリント配線板ユニットを示す垂直断面図である。 相互に張り合わせられる組み込み基板を示す垂直断面図である。 基板本体に形成された外側ビア用の貫通孔を示す垂直断面図である。 基板本体に形成された外側ビアを示す垂直断面図である。 基板本体に張り合わせられる銅箔を示す垂直断面図である。 外側ビア内で形成される貫通孔を示す垂直断面図である。 本発明の他の実施形態に係るプリント配線板ユニットを示す垂直断面図である。
以下、添付図面を参照しつつ本発明の実施形態を説明する。
図1は本発明の一実施形態に係るプリント配線板ユニットを示す。プリント配線板ユニット11は多層板構造のプリント配線板12を備える。プリント配線板12の基板本体13には複数組の組み込み基板14a、14b、14c、14dが組み込まれる。組み込み基板14a、14b、14c、14d同士は相互に重ね合わせられる。組み込み基板14a、14b、14c、14d同士の間には例えばプリプレグといった絶縁樹脂層15が挟み込まれる。絶縁樹脂層15は組み込み基板14a、14b、14c、14d同士を接合する。
個々の組み込み基板14a〜14dはコア基板16を備える。コア基板16は例えば樹脂材やセラミック材から形成される。コア基板16は、単独でその形状を維持する程度の剛性を備える。
コア基板16の表裏面には例えば信号線パターン17や電源パターン18、グラウンドパターン19が形成される。電源パターン18やグラウンドパターン19は例えばコア基板16の表面や裏面の全体に広がる導電性のべた膜から構成されればよい。ただし、電源パターン18は、供給される電圧ごとに複数域に分割されてもよい。コア基板16の表面や裏面にはさらに他の基板21が重ね合わせられてもよい。こういった基板21の表面には、同様に、信号線パターン17や電源パターン18、グラウンドパターン19が形成される。信号線パターン17や電源パターン18、グラウンドパターン19は例えば銅箔といった金属薄膜から形成される。
基板本体13の表裏面には絶縁層22が形成される。この絶縁層22は前述と同様に例えばプリプレグといった絶縁性樹脂から形成されればよい。絶縁層22の表面には例えば電源パターン23やグラウンドパターン24が形成される。電源パターン23やグラウンドパターン24は、前述と同様に、例えば絶縁層22の全体に広がる導電性のべた膜から構成されればよい。電源パターン23やグラウンドパターン24は例えば銅箔といった金属薄膜から形成されればよい。
その他、電源パターン23やグラウンドパターン24の合間で絶縁層22の表面には導電性の端子用パッド25が形成される。こういった端子用パッド25上に実装部品(図示されず)の端子が接合される。端子には例えばボールバンプが利用されることができる。接合にあたって例えばはんだが用いられる。端子用パッド25は例えば非貫通のビア26を介して基板本体13内の信号線パターン17に接続される。絶縁層22の表面には、そういった導電性の端子パッド25に接続される配線パターンや端子パッドが形成されてもよい。
基板本体13には外側ビア27および内側ビア28が形成される。内側ビア28は外側ビア27の内側で外側ビア27に同軸に形成される。外側ビア27や内側ビア28は例えば銅といった金属製の筒状の壁で構成される。外側ビア27および内側ビア28の間には絶縁体29が埋め込まれる。こういった絶縁体29の働きで外側ビア27および内側ビア28の電気的接触は阻止される。外側ビア27は、基板本体13の表裏面に形成される信号線パターン17や基板本体13内に組み込まれる信号線パターン17に接続される。内側ビア28は、絶縁層22の表面に形成されるグラウンドパターン24に接続される。その他、基板本体13には、絶縁層22の表面に形成される電源パターン23やグラウンドパターン24と基板本体13内の電源パターン18やグラウンドパターン19とを接続するビア31が形成されてもよい。ビアは例えば銅といった金属材料から形成されればよい。
こういったプリント配線板12によれば、グラウンドとして機能する内側ビア28の外側で外側ビア27には組み込み基板14a〜14d上の信号線パターン17が接続されることができる。その結果、これまで以上に複雑なパターンで実装部品同士は電気的に接続されることができる。こういったプリント配線板12は、いわゆるパッケージ基板に利用されることができるだけでなく、マザーボードといった大型の基板に利用されることができる。
しかも、信号線として機能する外側ビア27の内側にはグラウンドとして機能する内側ビア28が配置されることから、インピーダンス整合が確実に確立されることができる。実装部品同士の間で確実に信号はやり取りされることができる。
以上のようなプリント配線板12の製造にあたって、まず、組み込み基板14a〜14dは用意される。こういった組み込み基板14a〜14dは従来と同様に製造されればよい。組み込み基板14a〜14dは順番に重ね合わせられる。このとき、例えば図2に示されるように、組み込み基板14a〜14d同士の間にはプリプレグ33が挟み込まれる。組み込み基板14a〜14dの積層体にプレスで圧力が加えられると、プリプレグ33の働きで組み込み基板14a〜14d同士は接合される。こうして基板本体13は形成される。基板本体13の表面や裏面には信号線パターン17が形成される。
その後、例えば図3に示されるように、基板本体13には貫通孔34が形成される。貫通孔34は予め決められた位置で組み込み基板14a〜14dを貫通する。続いてめっき処理が施される。その結果、基板本体13の表面や裏面には信号線パターン17が形成されることができる。同時に、図4に示されるように、貫通孔34には外側ビア27が形成される。外側ビア27は信号線パターン17に接続されることができる。
例えば図5に示されるように、外側ビア27の内側には樹脂材35が充填される。続いて基板本体13の表面および裏面にはプリプレグ36および銅箔37が順番に積層される。その後、例えば図6に示されるように、外側ビア27の軸心に沿って基準孔38が形成される。形成にあたって例えばX線が用いられる。この基準孔38に基づき外側ビア27に同軸に貫通孔39が形成される。貫通孔39の内側でめっきが形成されると、内側ビア28が確立される。内側ビア28は例えば基板本体13の表面や裏面上の銅箔37に接続される。最終的に、銅箔37から電源パターン23やグラウンドパターン24が形成される。こうしてプリント配線板12は形成される。
その他、例えば図7に示されるように、プリント配線板12では、多重の外側ビア27に対して共通に単一の内側ビア28が形成されてもよい。

Claims (5)

  1. 基板本体と、基板本体内に形成される信号線と、基板本体の表面に形成されるグラウンド層と、基板本体内に形成されて、信号線に接続される外側ビアと、基板本体内で外側ビアの内側に配置されて、グラウンド層に接続される内側ビアとを備えることを特徴とするプリント配線板。
  2. 請求の範囲第1項に記載のプリント配線板において、前記内側ビアは前記外側ビアに同軸に形成されることを特徴とするプリント配線板。
  3. 請求の範囲第1項に記載のプリント配線板において、前記内側ビアは前記基板本体を貫通することを特徴とするプリント配線板。
  4. 基板本体と、基板本体内に形成される信号線と、基板本体の表面に形成される導電性のべた膜と、基板本体内に形成される信号線に接続される外側ビアと、基板本体内で外側ビアの内側に配置されて、べた膜に接続される内側ビアとを備えることを特徴とするプリント配線板。
  5. 2以上のコア基板群で構成される基板本体と、基板本体内でコア基板群ごとに形成されて、基板本体内で積層される外側ビアと、基板本体内で複数の外側ビアを貫く共通の内側ビアとを備えることを特徴とするプリント配線板。
JP2007509117A 2005-03-23 2005-03-23 プリント配線板 Expired - Fee Related JP4283327B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/005230 WO2006100764A1 (ja) 2005-03-23 2005-03-23 プリント配線基板

Publications (2)

Publication Number Publication Date
JPWO2006100764A1 true JPWO2006100764A1 (ja) 2008-08-28
JP4283327B2 JP4283327B2 (ja) 2009-06-24

Family

ID=37023461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007509117A Expired - Fee Related JP4283327B2 (ja) 2005-03-23 2005-03-23 プリント配線板

Country Status (6)

Country Link
US (1) US7679006B2 (ja)
EP (1) EP1863326B1 (ja)
JP (1) JP4283327B2 (ja)
KR (1) KR101145038B1 (ja)
CN (1) CN101142860B (ja)
WO (1) WO2006100764A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4800606B2 (ja) 2004-11-19 2011-10-26 Okiセミコンダクタ株式会社 素子内蔵基板の製造方法
US7404250B2 (en) * 2005-12-02 2008-07-29 Cisco Technology, Inc. Method for fabricating a printed circuit board having a coaxial via
CN101212858B (zh) * 2006-12-27 2010-05-12 日月光半导体制造股份有限公司 线路基板
US8723047B2 (en) 2007-03-23 2014-05-13 Huawei Technologies Co., Ltd. Printed circuit board, design method thereof and mainboard of terminal product
US20090201654A1 (en) * 2008-02-08 2009-08-13 Lambert Simonovich Method and system for improving electrical performance of vias for high data rate transmission
CN102056400B (zh) * 2009-10-27 2013-12-11 鸿富锦精密工业(深圳)有限公司 印刷电路板
US10187971B2 (en) 2012-08-31 2019-01-22 Sony Corporation Wiring board and method of manufacturing wiring board
CN107534259B (zh) 2014-11-21 2020-12-08 安费诺公司 用于高速、高密度电连接器的配套背板
CN105430868B (zh) * 2015-11-20 2018-01-30 上海斐讯数据通信技术有限公司 一种兼顾辐射静电及散热的光模块布板方法
US10045435B2 (en) * 2015-11-23 2018-08-07 L-3 Communications Corporation Concentric vias and printed circuit board containing same
WO2017155997A1 (en) 2016-03-08 2017-09-14 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10201074B2 (en) 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
US10559534B2 (en) 2017-11-12 2020-02-11 Industrial Technology Research Institute Circuit substrate
WO2019241107A1 (en) 2018-06-11 2019-12-19 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
TW202109986A (zh) 2019-05-20 2021-03-01 美商安芬諾股份有限公司 高密度高速電連接器
TW202147718A (zh) 2020-01-27 2021-12-16 美商安芬諾股份有限公司 具有高速安裝界面之電連接器
EP4097800A4 (en) 2020-01-27 2024-02-14 Amphenol Corporation ELECTRICAL CONNECTOR WITH QUICK MOUNTING INTERFACE
US11792918B2 (en) 2021-01-28 2023-10-17 Unimicron Technology Corp. Co-axial via structure
US20220240375A1 (en) * 2021-01-28 2022-07-28 Unimicron Technology Corp. Co-axial via structure and manufacturing method of the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0462894A (ja) * 1990-06-25 1992-02-27 Hitachi Chem Co Ltd 多層印刷配線板とその製造方法
JPH08111589A (ja) * 1994-10-12 1996-04-30 Oki Electric Ind Co Ltd プリント配線板およびその製造方法
JPH1041630A (ja) * 1996-07-25 1998-02-13 Fujitsu Ltd 多層プリント板及びこれを利用した高周波回路装置
JP2001244635A (ja) * 2000-03-01 2001-09-07 Ibiden Co Ltd プリント配線板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739469A (en) * 1971-12-27 1973-06-19 Ibm Multilayer printed circuit board and method of manufacture
JPH0529767A (ja) 1991-07-18 1993-02-05 Mitsubishi Electric Corp 多層プリント配線板
CN1115081C (zh) * 1997-03-12 2003-07-16 西门子公司 有高频构件电气设备特别是移动无线设备用的印刷电路板
US6392160B1 (en) * 1998-11-25 2002-05-21 Lucent Technologies Inc. Backplane for radio frequency signals
JP2000183541A (ja) 1998-12-11 2000-06-30 Toshiba Iyo System Engineering Kk 多層プリント基板
JP2000216513A (ja) 1999-01-22 2000-08-04 Hitachi Ltd 配線基板及びそれを用いた製造方法
TW525417B (en) 2000-08-11 2003-03-21 Ind Tech Res Inst Composite through hole structure
JP2002217543A (ja) 2001-01-22 2002-08-02 Ibiden Co Ltd 多層プリント配線板
US6617526B2 (en) * 2001-04-23 2003-09-09 Lockheed Martin Corporation UHF ground interconnects
US7081650B2 (en) * 2003-03-31 2006-07-25 Intel Corporation Interposer with signal and power supply through vias

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0462894A (ja) * 1990-06-25 1992-02-27 Hitachi Chem Co Ltd 多層印刷配線板とその製造方法
JPH08111589A (ja) * 1994-10-12 1996-04-30 Oki Electric Ind Co Ltd プリント配線板およびその製造方法
JPH1041630A (ja) * 1996-07-25 1998-02-13 Fujitsu Ltd 多層プリント板及びこれを利用した高周波回路装置
JP2001244635A (ja) * 2000-03-01 2001-09-07 Ibiden Co Ltd プリント配線板の製造方法

Also Published As

Publication number Publication date
KR20070108258A (ko) 2007-11-08
JP4283327B2 (ja) 2009-06-24
CN101142860B (zh) 2010-12-08
CN101142860A (zh) 2008-03-12
KR101145038B1 (ko) 2012-05-16
EP1863326B1 (en) 2013-10-09
EP1863326A4 (en) 2010-03-31
EP1863326A1 (en) 2007-12-05
US7679006B2 (en) 2010-03-16
WO2006100764A1 (ja) 2006-09-28
US20080000681A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
JP4283327B2 (ja) プリント配線板
KR101155624B1 (ko) 임베디드 인쇄회로기판 및 제조방법
JP2014082442A (ja) 多層配線板
WO2008111408A1 (ja) 多層配線基板及びその製造方法
CN102858086A (zh) 提高了抗蚀性和成品率的印刷电路板
TW201513748A (zh) 軟性電路板及其製造方法
US9510462B2 (en) Method for fabricating circuit board structure
JP2012212831A (ja) 複合配線基板
JP2007027472A5 (ja)
WO2017077837A1 (ja) 部品実装基板
JP2010519769A (ja) 高速メモリパッケージ
WO2017116544A1 (en) Modular printed circuit board assembly
JP2002171072A (ja) 配線基板
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2007266481A (ja) 多層基板
JP2015103585A (ja) 可撓性を有するインターポーザ、半導体装置
KR20140148111A (ko) 경연성 인쇄회로기판 및 그 제조방법
JP2000340956A (ja) 多層配線基板
JP4069097B2 (ja) 基板内蔵用電子部品、電子部品内蔵基板、および電子部品内蔵基板の製造方法
WO2018074078A1 (ja) コネクタ付きプリント配線板
US20020166697A1 (en) Circuit board construction
JPH08330683A (ja) プリント配線基板
WO2010029611A1 (ja) 多層フレキシブルプリント配線基板及び電子装置
JP6138746B2 (ja) コネクタ接続基板、コネクタ接続基板構造体、コネクタプラグ付きケーブル、コネクタ接続基板の製造方法
US20070178226A1 (en) Printed circuit board

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080922

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090318

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees