JP2573207B2 - 表面実装部品用パツケ−ジ - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電気部品パッケージに関するもので、特に
その上面側に表面実装用部品を搭載し、その下側から突
出する導体ピンによって他の基板等に実装するための表
面実装部品用パッケージに関するものである。

（従来の技術） 近年の電子技術の発達により、所謂半導体素子等の電
子部品の集積度は相当高度になってきている。一方、こ
のような電子部品に対する実装技術に対しても、電子部
品の高密度化に伴なった高密度の実装の要求が高まって
きているのも当然のことである。このような集積度が高
くなってきている電子部品の高密度実装に対処するため
に、従来より種々な実装技術が開発されてきているが、
それでも電子部品の高密度化に充分対処することができ
る実装技術は未だ開発途上にあるのが実状である。換言
すれば、電子部品の高密度化が先行しているのに対し
て、実装技術の高密度化はこれに追い付く形で進行して
いる現状なのである。特に近年の電子部品は、その高密
度化に伴なって多数の接続端子を有するものとなってき
ており、これに対処する実装技術として表面実装技術お
よび導体ピンを使用した実装技術が開発されたのであ
る。

表面実装技術としては、例えば特開昭59−195850号公
報等に見られるように、電子部品をキャップ内に収納し
てその接続端子をキャップの側面から突出させ、この接
続端子の位置をプリント配線板上のパターン上に対応す
るようにしたものである。そして、この電子部品の接続
端子は、基板に形成した接続部に載置した状態ではんだ
等によりそのままパターン上に接続されるのである。こ
れにより、この表面実装技術にあっては、電子部品自体
を平面化できること、基板に電子部品のための接続穴の
形成等の複雑な工程の必要な加工を施す必要がないこと
等の利点のあるものである。一方、導体ピンを使用した
実装技術としては、例えば特開昭60−241244号公報等に
見られるようなものであり、各導体ピンに電気的に接続
されるパターンが実装されるべき電子部品に集中するよ
うに形成されており、小さくかつ樹脂封止等の保護の必
要な電子部品の実装に適したものである。

ところが、導体ピンを使用した実装技術にあっては、
通常この技術は所謂ピングリッドアレイとして達成され
るが、このピングリッドアレイに実装される電子部品の
直下部分に導体ピンを設けることは困難である。また、
従来のピングリッドアレイにあっては、これに搭載され
る一個の電子部品に適した導体回路および導体ピンが形
成されているのが通例であり、その一個の電子部品の実
装の面からは充分であるが、このような特定されたもの
であることから汎用性は充分なものとは言えないもので
あることは容易に理解できる。

換言すれば、従来のピングリッドアレイは、実装すべ
き電子部品の直下部分には導体ピンを設けることができ
ず、電子部品よりも外側の下部に導体ピンを設ける必要
があったのである。従って、従来のピングリッドアレイ
は、実装する電子部品よりもはるかに大きなものになっ
ていたのである。

本発明の発明者等は、実装技術における上記のような
実状に鑑み、この種電子部品パッケージについて、高密
度実装が可能で、先行している電子部品側の高密度化に
充分対応することができることは勿論、できれば電気部
品側の高密度化より先行することのできるパッケージ技
術を開発すべく種々検討してきた結果、本発明を完成し
たのである。

（発明が解決しようとする問題点） 本発明は、以上のような経緯からなされたもので、そ
の解決しようとする問題点は、電子部品を実装する従来
技術における高密度化および小型化の不足である。

そして、本発明の目的とするところは、簡単な構成で
あって従来技術を充分利用・発展させることができ、し
かも必要な高密度実装および小型化が可能な表面実装部
品用パッケージを提供することにある。

（問題点を解決するための手段） 以上の問題点を解決するために本発明が採った手段
は、実施例に対応する第１図〜第６図を参照して説明す
ると、 「内部に少なくとも一層の導体層（30）を有し、表面
層（10）に表面実装用部品を実装するための接続部を設
け、表面層（10）の下方に位置する裏面層（20）に他の
基板に導通をとるための導体ピン（23）を設けた多層構
造の表面実装部品用パッケージ（100）において、 前記表面層（10）に形成され前記接続部と前記導体層
（30）とを電気的に導通する第一ブラインドバイアホー
ル（12）と、前記裏面層（20）の下面側から前記導体層
（30）を貫通して表面層（10）の内部に入り込んで形成
された第二ブラインドバイアホール（22）と、前記導体
層（30）に電気的に接続されるとともに前記第二ブライ
ンドバイアホール（22）の内壁から周縁部に形成された
ピン接続用導体とを備え、前記導体ピン（23）ははんだ
（24）を介して第二バイアホール（22）内で固定される
とともに前記ピン接続用導体に電気的に導通されたこと
を特徴とする表面実装部品用パッケージ（100）。」で
ある。

また、前記導体層（30）を所定のパターンとして形成
することにより、前記接続部（11）と前記導体ピン（2
3）とが前記第一（12）及び第二ブラインドバイアホー
ル（22）を介して一対一で対応されているものである。

（発明の作用） 本発明が以上のような手段を採ることによって以下の
ような作用がある。

すなわち、本発明に係る表面実装部品用パッケージ
（100）にあっては、表面層（10）と裏面層（20）と
を、内部に少なくとも１つの導体層（30）を有するよう
に一体化したから、パッケージ（100）を容易に製造す
ることができ、また、パッケージ（100）の機械的強度
が高くなるものである。

また、表面層（10）の接続部（11）は、第一ブライン
ドバイアホール（12）を介して、内部に設けた導体層
（30）と電気的に接続されており、更に、第二ブライン
ドバイアホール（22）の内壁に形成されるとともに導体
層（30）に電気的に接続されたピン接続用導体及びはん
だ（24）を介して導体ピン（23）接続されている。従っ
て、導体ピン（23）の配列は、接続部（11）の配列とは
別に決めることができる。即ち、各表面実装用部品（4
0）の接続端子（41）が一般の規格（複数の外部接続端
子を定められた間隔の格子状にする等の規格）外の規格
によって形成されていても、各導体ピン（23）を一般的
な規格による配置をすることによって、規格内での実装
を可能とするのである。つまり、各表面実装用部品（4
0）の各接続端子（41）が規格以外の形式で形成された
部品であっても、この表面実装部品用パッケージ（10
0）は各導体ピン（23）の配列を規格のものとしておく
ことができ、さらには、各導体ピン（23）を規格に合致
したものにすることによって、各表面実装用部品（40）
の実装の汎用性を高めているのである。

さらに、表面層（10）側に実装される表面実装用部品
（40）の直下部分にも導体ピン（23）を配することが可
能となるので、パッケージ自体の大きさを著しく小さく
することができるのである。

この表面実装部品用パッケージ（100）が、各表面実
装用部品（40）の実装の汎用性を高めていることを逆に
表現すれば、例えば第２図の図示右側に位置している表
面実装用部品（40）のように、接続端子（41）として当
該表面実装用部品（40）自体の下面に形成することをも
可能にするものである。つまり、この表面実装用部品
（40）の下側に形成した接続端子（41）のための導体回
路を、従来の表面実装技術におけるように表面層（10）
の表面側に形成する必要はなく、表面実装用部品（40）
の下側に形成した接続端子（41）は、第一ブラインドバ
イアホール（12）、第二ブラインドバイアホール（20）
および導体層（30）を介して導体ピン（23）に接続する
ようにすればよいからである。また、各表面実装用部品
（40）の内、電源端子のように共通部分に接続される接
続端子（41）にあっては、これを共通の導体ピン（23）
に第一ブラインドバイアホール（12）、第二ブラインド
バイアホール（22）および導体層（30）を介して接続す
るようにすれば、当該表面実装部品用パッケージ（10
0）をスペースを有効に活用することが可能となり、実
装効率を高める作用をも果すものである。

また、この表面実装部品用パッケージ（100）は、表
面層（10）側にあっては従来の表面実装技術を利用でき
るものであり、一方裏面層（20）側にあっては導体ピン
を使用した実装技術を利用できるものであるから、その
製造は従来の技術を利用・発展させることにより、充分
実現可能なものである。換言すれば、この表面実装部品
用パッケージ（100）はその製造が非常に容易となって
いるのである。更に、表面実装部品用パッケージ（10
0）では、裏面層（20）の下面側から導体層（30）を貫
通して表面層（10）の内部に入り込んで形成された第二
ブラインドバイアホール（22）の内壁に形成され、導体
層（30）と電気的に接続されたピン接続用導体を設け、
はんだ（24）を介して導体ピン（23）を第二ブラインド
バイアホール（22）内で固定するとともに、導体ピン
（23）とピン接続用導体とを電気的に導通するように構
成したので、導体ピン（23）と導体層（30）との接続
が、外部から不用意に及ぼされる応力により容易に破壊
されてしまうことを防止して、導体ピン（23）と導体層
（30）とを高い接続信頼性をもって簡単、且つ、確実に
接続することができる。これにより、はんだ（24）、第
二ブラインドバイアホール（22）内に形成されたピン接
続用導体、導体層（30）、及び、第一ブラインドバイア
ホール（12）を介して、導体ピン（23）に導通する接続
部（11）上に配置接続される表面実装用部品（40）と導
体ピン（23）との間における接続信頼性を格段に向上す
ることができるものである。

なお、この表面実装部品用パッケージ（100）の表面
層（10）側に実装される各表面実装用部品（40）とし
て、外部情報によってその中に論理回路等を記憶保持す
る所謂プログラマブルな電子部品を使用すれば、各表面
実装部品（40）を実装した表面実装部品用パッケージ
（100）に対して各導体ピン（23）から必要な外部情報
を入力することによって、必要な論理回路等を記憶保持
したパッケージとすることが可能である。この必要な論
理回路等を適宜変更することによって、表面実装部品用
パッケージ（100）自体の構成を変えることなく、汎用
性の非常に高いパッケージとすることが可能である。

（実施例） 次に、本発明を、図面に示した実施例に基づいて詳細
に説明する。

第１図には本発明に係る表面実装部品用パッケージ
（100）の斜視図が示してあり、この表面実装部品用パ
ッケージ（100）は、表面層（10）と、この表面層（1
0）の下側にこれと一体的形成された裏面層（20）とか
ら構成され、内部に必要な絶縁空間（31）を形成した導
体層（30）が形成されている。

表面層（10）は、本実施例の場合樹脂材料によって形
成したものであり、第２図に示したように、その表面に
は表面実装用部品（40）の接続端子（41）を接続するた
めの複数の接続部（11）が形成してある。この接続部
（11）は、第一ブラインドバイアホール（12）を介して
導体層（30）と電気的に接続されている。また、これら
の接続部（11）は、表面層（10）の適宜箇所に形成した
複数の第一ブラインドバイアホール（12）に電気的に接
続されているとともに、互いに連続したもの、あるいは
絶縁空間（13）を介することによって互いに独立したも
のの二種類のものとして形成してある。これらの接続部
（11）の内には、第２図の図示右側に位置する表面実装
用部品（40）の下側に位置する接続端部（42）のような
ものもあり、この接続端部（42）は表面実装用部品（4
0）の下側に形成される接続端子（41）に対応するもの
である。これらの表面実装用部品（40）の接続端子（4
1）あるいは接続端子（42）は各接続部（11）上に単に
配置した後、はんだ（43）等によって各接続部（11）に
電気的に接続されるものである。

裏面層（20）は、本実施例の場合樹脂材料によって形
成したものであり、接着剤等を使用して表面層（10）の
下面に一体的に固着されるものである。また、この裏面
層（20）には、図２に示すように、その下面において導
体ピン（23）に導通されるべきランド部（21）が形成さ
れており、かかるランド部（21）には第二ブラインドバ
イアホール（22）が形成されている。ここに、第二ブラ
インドバイアホール（22）は、図２から明らかなよう
に、裏面層（20）の下面側から導体層（30）を貫通して
表面層（10）の内部に入り込むように形成され、この第
二ブラインドバイアホール（22）の内壁には、ランド部
（21）の形成と同時に形成されるとともに、導体層（3
0）に電気的に接続されたピン接続用導体が設けられて
いる。そして、各導体ピン（23）は、第二ブラインドバ
イアホール（22）内に挿通されるとともにランド部（2
1）上に位置決めされた後、はんだ（24）をランド部（2
1）に塗着することにより、ランド部（21）と相互に接
続されるものである。これにより、各導体ピン（23）
は、各同二ブラインドバイアホール（22）内に一体的に
取り付けられるとともに、はんだ（24）、ランド部（2
1）及びピン接続用導体を介して導体層（30）に電気的
に接続されることとなる。

表面層（10）と裏面層（20）との一体化は、導体層
（30）を介した状態で行なわれる。この導体層（30）
は、表面層（10）側の第一ブラインドバイアホール（1
2）及びピン接続用導体を介して裏面層（20）側の第二
ブラインドバイアホール（22）にそれぞれ電気的に接続
されるものであり、必要箇所に絶縁空間（31）を設ける
ことによって、各表面実装用部品（40）の接続端子（4
1）または接続端部（42）と各導体ピン（23）とを一対
一で対応するようにするものである。

次に、この本発明に係る表面実装部品用パッケージ
（100）の製造方法について、第３図〜第６図を参照し
て説明する。

まず、例えば両面銅貼板の両銅板を所定の形状にエッ
チングすることにより、その表面側に接続部（11）を形
成し、その裏面側に導体層（30）を形成する。そして、
必要な第一ブラインドバイアホール（12）（当然これに
はメッキを施しておく）を形成して第３図の上側に示し
た表面層（10）とする。

なお、各第一ブラインドバイアホール（12）の形成は
各接続部（11）を形成する前に行なってもよい。一方、
片面銅貼板（これが裏面層（20）となる）をその銅板が
下側になるようにして表面層（10）の下側に配置して、
両者を接続剤等によって一体化する（第３図および第４
図参照）。

次に、第４図に示すように、裏面層（20）の下面側か
ら導体層（30）を貫通して表面層（10）の内部に入り込
むように第二ブラインドバイアホール（22）を形成し、
この後、第５図に示すように、第二ブラインドバイアホ
ール（22）の内壁を含む裏面層（20）の全面に渡ってメ
ッキを行なう。これにより、第二ブラインドバイアホー
ル（22）の内壁面にはピン接続用導体が形成される。そ
して、この後、ピン接続用導体及びその周縁部を残して
エッチングを行うことにより、第二ブラインドバイアホ
ール（22）内にはピン接続用導体が形成されるととも
に、ピン接続用導体の周縁部にはランド部（21）が形成
されるものである。

その後、各第二ブラインドバイアホール（22）内に導
体ピン（23）を挿通して、導体ピン（23）の一部とラン
ド部（21）とを接触させ、導体ピン（23）とランド部
（21）に渡ってはんだ（24）を塗着することにより、導
体ピン（23）を第二ブラインドバイアホール（22）内で
固定し、第２図に示すような表面実装部品用パッケージ
（100）とするのである。このような表面実装部品用パ
ッケージ（100）とした後は、各接続部（11）に表面実
装用部品（40）の接続端子（41）または接続端部（42）
をはんだ（43）等によって接続することにより、第１図
に示したような製品とするのである。

なお、第４図および第５図にて示した穴開け、および
そのメッキは、第３図の工程の前に行なってよいことは
言うまでもない。

（発明の効果） 以上詳述した通り、本発明に係る表面実装部品用パッ
ケージ（100）にあっては、上記実施例にて例示した如
く、 「内部に少なくとも一層の導体層（30）を有し、表面
層（10）に表面実装用部品を実装するための接続部を設
け、表面層（10）の下方に位置する裏面層（20）に他の
基板に導通をとるための導体ピン（23）を設けた多層構
造の表面実装部品用パッケージ（100）において、 前記表面層（10）に形成された前記接続部と前記導体
層（30）とを電気的に導通する第一ブラインドバイアホ
ール（12）と、前記裏面層（20）の下面側から前記導体
層（30）を貫通して表面層（10）の内部に入り込んで形
成された第二ブラインドバイアホール（22）と、前記導
体層（30）に電気的に接続されるとともに前記第二ブラ
インドバイアホール（22）の内壁から周縁部に形成され
たピン接続用導体とを備え、前記導体ピン（23）ははん
だ（24）を介して第二バイアホール（22）内で固定され
るとともに前記ピン接続用導体に電気的に導通されたこ
と」にその構成上の特徴があり、これにより、簡単な構
成であって従来技術を充分利用・発展させることがで
き、しかも、製造が容易で、機械的強度を高めることが
でき、必要な高密度実装および小型化が可能な表面実装
部品用パッケージ（100）を提供することができるので
ある。

すなわち、本発明に係る表面実装部品用パッケージ
（100）にあっては、実装すべき電子部品自体として平
面的なものを使用できること、基板に電子部品のための
接続穴を形成する等の複雑な工程の必要な加工を施す必
要がないこと等の表面実装技術の利点を有するととも
に、表面側に各表面実装用部品（40）のための外部接続
端子を形成する必要がなく表面側をより平滑化すること
ができるという導体ピンを使用した実装技術の利点を効
率良く実現することができるのである。

また、この表面実装部品用パッケージ（100）にあっ
ては、各導体ピン（23）を共通して使用することが充分
可能となっており、その汎用性が非常に高いものとなっ
ているのである。更に、本実施例に係る表面実装部品用
パッケージ（100）では、裏面層（20）の下面側から導
体層（30）を貫通して表面層（10）の内部に入り込んで
形成された第二ブラインドバイアホール（22）の内壁に
形成され導体層（30）と電気的に接続されたピン接続用
導体を設け、はんだ（24）を介して導体ピン（23）を第
二ブラインドバイアホール（22）内で固定するととも
に、導体ピン（23）とピン接続用導体とを電気的に導通
するように構成したので、導体ピン（23）と導体層（3
0）との接続が、外部から不用意に及ぼされる応力によ
り容易に破壊されてしまうことを防止して、導体ピン
（23）と導体層（30）とを高い接続信頼性をもって簡
単、且つ、確実に接続することができる。これにより、
はんだ（24）、第二ブラインドバイアホール（22）内に
形成されたピン接続用導体、導体層（30）、及び、第一
ブラインドバイアホール（12）を介して、導体ピン（2
3）に導通する接続部（11）上に配置接続される表面実
装用部品（40）と導体ピン（23）との間における接続信
頼性を格段に向上することができるものである。

【図面の簡単な説明】

第１図は本発明に係る表面実装部品用パッケージの表面
実装用部品を実装した状態の斜視図、第２図はこの表面
実装部品用パッケージの構成を概略的に示す部分拡大断
面図、第３図〜第６図のそれぞれは本発明に係る表面実
装部品用パッケージの製造工程を示す断面図である。 符号の説明 100……表面実装部品用パッケージ、10……表面層、11
……接続部、12……第一ブラインドバイアホール、13…
…絶縁空間、20……裏面層、21……ランド部、22……第
二ブラインドバイアホール、23……導体ピン、24……は
んだ、30……導体層、31……絶縁空間、40…表面実装用
部品、41……接続端子、42……接続端部、43……はん
だ。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】内部に少なくとも一層の導体層を有し、表
   面層に表面実装用部品を実装するための接続部を設け、
   表面層の下方に位置する裏面層に他の基板に導通をとる
   ための導体ピンを設けた多層構造の表面実装部品用パッ
   ケージにおいて、 前記表面層に形成され前記接続部と前記導体層とを電気
   的に導通する第一ブラインドバイアホールと、 前記裏面層の下面側から前記導体層を貫通して表面層の
   内部に入り込んで形成された第二ブラインドバイアホー
   ルと、 前記導体層に電気的に接続されるとともに前記第二ブラ
   インドバイアホールの内壁から周縁部に形成されたピン
   接続用導体とを備え、 前記導体ピンははんだを介して第二バイアホール内で固
   定されるとともに前記ピン接続用導体に電気的に導通さ
   れたことを特徴とする表面実装部品用パッケージ。
2. 【請求項２】前記導体層を所定のパターンとして形成す
   ることにより、前記接続部と前記導体ピンとが前記第一
   及び第二ブラインドバイアホールを介して一対一で対応
   されていることを特徴とする特許請求の範囲１項に記載
   の表面実装部品用パッケージ。