JPH0822853A - ピンアサイメント変更用プリント基板 - Google Patents
ピンアサイメント変更用プリント基板Info
- Publication number
- JPH0822853A JPH0822853A JP6154077A JP15407794A JPH0822853A JP H0822853 A JPH0822853 A JP H0822853A JP 6154077 A JP6154077 A JP 6154077A JP 15407794 A JP15407794 A JP 15407794A JP H0822853 A JPH0822853 A JP H0822853A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- board
- substrate
- pin
- soldering land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Abstract
(57)【要約】
【構成】 主基板１０１、ＩＣチップ１２間に介在さ
れ、アサイメント変更のない端子７，１０を上面パター
ン３０，３３及び側面スルーホール２０，２３を経て主
基板１０１のパターン１０８，１１１に接続させ、アサ
イメント変更のある端子６，８，９をスルーホール３
７，３８，３６及び下面パターン４２，４３，４１を経
て主基板１０１のパターン１０７，１０９，１１０に接
続させる。 【効果】 組立の容易性、耐久性、信頼性を維持しつ
つ、ピンアサイメントが変更されたＩＣチップを使用す
ることができる。
れ、アサイメント変更のない端子７，１０を上面パター
ン３０，３３及び側面スルーホール２０，２３を経て主
基板１０１のパターン１０８，１１１に接続させ、アサ
イメント変更のある端子６，８，９をスルーホール３
７，３８，３６及び下面パターン４２，４３，４１を経
て主基板１０１のパターン１０７，１０９，１１０に接
続させる。 【効果】 組立の容易性、耐久性、信頼性を維持しつ
つ、ピンアサイメントが変更されたＩＣチップを使用す
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、いわゆるＩＣ（集積回
路）チップの如き電子素子の端子ピンと主基板との間に
介在的に接続されるピンアサイメント変更用プリント基
板に関する。
路）チップの如き電子素子の端子ピンと主基板との間に
介在的に接続されるピンアサイメント変更用プリント基
板に関する。
【０００２】
【従来の技術】従来、いわゆるＩＣ（集積回路）チップ
の如き複数の端子ピンを有する電子素子が提案されてお
り、このような電子素子は、該各端子ピンを、電子回路
を構成する主基板上に形成された回路パターンに接続さ
せて使用される。
の如き複数の端子ピンを有する電子素子が提案されてお
り、このような電子素子は、該各端子ピンを、電子回路
を構成する主基板上に形成された回路パターンに接続さ
せて使用される。
【０００３】上記主基板は、絶縁材料より平板状に形成
された基板部と、この基板部の主面部上に被着形成され
た上記回路パターンとを有するいわゆるプリント基板と
して構成されている。上記回路パターンは、銅の如き導
電材料の箔から形成され、上記基板上において電子回路
を構成する所定の形状を有している。
された基板部と、この基板部の主面部上に被着形成され
た上記回路パターンとを有するいわゆるプリント基板と
して構成されている。上記回路パターンは、銅の如き導
電材料の箔から形成され、上記基板上において電子回路
を構成する所定の形状を有している。
【０００４】上記電子素子は、パッケージ内に高密度に
集積された電子回路を収納するとともに、この電子回路
に接続された上記各端子ピンを該パッケージの外方側に
突出させて構成されている。
集積された電子回路を収納するとともに、この電子回路
に接続された上記各端子ピンを該パッケージの外方側に
突出させて構成されている。
【０００５】上記主基板上においては、上記電子素子
は、上記各端子ピンを上記回路パターン上のそれぞれの
所定の位置に接続されることにより、この回路パターン
及びこの回路パターンに接続される他の電子素子と共働
して、上記電子回路を構成する。
は、上記各端子ピンを上記回路パターン上のそれぞれの
所定の位置に接続されることにより、この回路パターン
及びこの回路パターンに接続される他の電子素子と共働
して、上記電子回路を構成する。
【０００６】ところで、上記電子素子としては、同様の
集積回路を収納して構成されたものであっても、上記各
端子ピンの配置、順序、すなわち、ピンアサイメントが
異なっているものがある。このような、同様の動作、作
用を行う電子素子であってピンアサイメントの異なる複
数種類の電子素子を互換的に使用するためには、上記主
基板の回路パターンの形状を変更しなければならない。
集積回路を収納して構成されたものであっても、上記各
端子ピンの配置、順序、すなわち、ピンアサイメントが
異なっているものがある。このような、同様の動作、作
用を行う電子素子であってピンアサイメントの異なる複
数種類の電子素子を互換的に使用するためには、上記主
基板の回路パターンの形状を変更しなければならない。
【０００７】ところが、上記回路パターンは、いわゆる
エッチング工程によって形成されるものであるため、変
更することは容易ではない。そのため、複数種類の電子
素子を互換的に使用する場合には、この電子素子の端子
ピンと上記回路パターンとを直接には接続せず、これら
端子ピンと回路パターンとを線材を介して接続すること
が行われている。すなわち、上記回路パターンの形状に
対応しないピンアサイメントの電子素子を用いる場合に
は、該各端子ピンの少なくとも一は、回路パターン上の
該端子ピンに対向する位置には接続されず、上記線材を
介して、該回路パターン上の他の位置に接続される。
エッチング工程によって形成されるものであるため、変
更することは容易ではない。そのため、複数種類の電子
素子を互換的に使用する場合には、この電子素子の端子
ピンと上記回路パターンとを直接には接続せず、これら
端子ピンと回路パターンとを線材を介して接続すること
が行われている。すなわち、上記回路パターンの形状に
対応しないピンアサイメントの電子素子を用いる場合に
は、該各端子ピンの少なくとも一は、回路パターン上の
該端子ピンに対向する位置には接続されず、上記線材を
介して、該回路パターン上の他の位置に接続される。
【０００８】
【発明が解決しようとする課題】ところで、上述のよう
に、回路パターンの形状に対応しないピンアサイメント
の電子素子を用いるにあたって上記端子ピンと該回路パ
ターンとを線材を介して接続する場合には、該端子ピン
の折曲げ加工、該線材の両端部の接続、該線材の固定等
の、複数の作業工程が追加されることとなり、上記電子
回路を構成する作業が煩雑で非効率的なものとなされ
る。
に、回路パターンの形状に対応しないピンアサイメント
の電子素子を用いるにあたって上記端子ピンと該回路パ
ターンとを線材を介して接続する場合には、該端子ピン
の折曲げ加工、該線材の両端部の接続、該線材の固定等
の、複数の作業工程が追加されることとなり、上記電子
回路を構成する作業が煩雑で非効率的なものとなされ
る。
【０００９】そして、この場合には、誤配線が生ずる可
能性も大きくなり、上記電子回路が正しく構成されなく
なる虞れがある。
能性も大きくなり、上記電子回路が正しく構成されなく
なる虞れがある。
【００１０】また、この場合には、上記電子回路の完成
後において、上記線材の上記端子ピン及び上記回路パタ
ーンへの接続部や該線材そのものについての耐久性に問
題が生ずる虞れがあり、該電子回路の信頼性が低下する
こととなる。
後において、上記線材の上記端子ピン及び上記回路パタ
ーンへの接続部や該線材そのものについての耐久性に問
題が生ずる虞れがあり、該電子回路の信頼性が低下する
こととなる。
【００１１】そこで、本発明は、上述の実情に鑑みて提
案されるものであって、電子回路を構成する工程を煩雑
化することなく、また、この電子回路の耐久性、信頼性
を損なうことなく、互いにピンアサイメントの異なる複
数種類の電子基板を互換的に使用することを可能となす
ピンアサイメント変更用プリント基板を提供することを
目的とする。
案されるものであって、電子回路を構成する工程を煩雑
化することなく、また、この電子回路の耐久性、信頼性
を損なうことなく、互いにピンアサイメントの異なる複
数種類の電子基板を互換的に使用することを可能となす
ピンアサイメント変更用プリント基板を提供することを
目的とする。
【００１２】
【課題を解決するための手段】上述の課題を解決し該目
的を達成するため、本発明に係るピンアサイメント変更
用プリント基板は、基板部と、この基板部の一面部上に
形成され電子素子の端子ピンが接続される複数の半田付
け用ランド部と、該基板部の一面部の側縁部と他面部の
側縁部とに亘って該基板部の側面部に形成され該各半田
付け用ランド部に対応された複数の第１の導電体部と、
該基板部の一面部上に形成され該複数の半田付け用ラン
ド部の少なくとも一をこの半田付け用ランド部に対応す
る第１の導電体部に接続させる第２の導電体部と、該基
板部の一面部より他面部に亘って該基板部を貫通して形
成され該第２の導電体部による該第１の導電体部への接
続をなされない半田付け用ランド部に接続された第３の
導電体部と、該基板部の他面部側に位置し該第３の導電
体部をこの第３の導電体部が接続された半田付け用ラン
ド部に対応する第１の導電体部の他の第１の導電体部に
接続させる第４の導電体とを備えるものである。
的を達成するため、本発明に係るピンアサイメント変更
用プリント基板は、基板部と、この基板部の一面部上に
形成され電子素子の端子ピンが接続される複数の半田付
け用ランド部と、該基板部の一面部の側縁部と他面部の
側縁部とに亘って該基板部の側面部に形成され該各半田
付け用ランド部に対応された複数の第１の導電体部と、
該基板部の一面部上に形成され該複数の半田付け用ラン
ド部の少なくとも一をこの半田付け用ランド部に対応す
る第１の導電体部に接続させる第２の導電体部と、該基
板部の一面部より他面部に亘って該基板部を貫通して形
成され該第２の導電体部による該第１の導電体部への接
続をなされない半田付け用ランド部に接続された第３の
導電体部と、該基板部の他面部側に位置し該第３の導電
体部をこの第３の導電体部が接続された半田付け用ラン
ド部に対応する第１の導電体部の他の第１の導電体部に
接続させる第４の導電体とを備えるものである。
【００１３】また、本発明は、上述のピンアサイメント
変更用プリント基板において、上記第４の導電体は、上
記基板部の他面部上に導電体部として形成されているこ
ととしたものである。
変更用プリント基板において、上記第４の導電体は、上
記基板部の他面部上に導電体部として形成されているこ
ととしたものである。
【００１４】さらに、本発明は、上述の各ピンアサイメ
ント変更用プリント基板において、上記第４の導電体を
基板部と共働して挟む第２の基板部を設けたものであ
る。
ント変更用プリント基板において、上記第４の導電体を
基板部と共働して挟む第２の基板部を設けたものであ
る。
【００１５】そして、本発明は、上述の各ピンアサイメ
ント変更用プリント基板において、上記半田付け用ラン
ド部と上記第３の導電体部とは、一体的に形成されてい
ることとしたものである。
ント変更用プリント基板において、上記半田付け用ラン
ド部と上記第３の導電体部とは、一体的に形成されてい
ることとしたものである。
【００１６】
【作用】本発明に係るピンアサイメント変更用プリント
基板においては、基板部の一面部上に形成され電子素子
の端子ピンが接続される複数の半田付け用ランド部と、
該基板部の一面部の側縁部と他面部の側縁部とに亘って
該基板部の側面部に形成され該各半田付け用ランド部に
対応された複数の第１の導電体部と、該基板部の一面部
上に形成され該複数の半田付け用ランド部の少なくとも
一をこの半田付け用ランド部に対応する第１の導電体部
に接続させる第２の導電体部と、該基板部の一面部より
他面部に亘って該基板部を貫通して形成され該第２の導
電体部による該第１の導電体部への接続をなされない半
田付け用ランド部に接続された第３の導電体部と、該基
板部の他面部側に位置し該第３の導電体部をこの第３の
導電体部が接続された半田付け用ランド部に対応する第
１の導電体部の他の第１の導電体部に接続させる第４の
導電体とが設けられているので、上記各第１の導電体部
を主基板の回路パターンに接続させることにより、上記
電子素子の端子ピンは、上記半田付け用ランド部、上記
第２の導電体部及び上記第１の導電体部を介して該回路
パターンの該端子ピンに対応する位置に接続され、また
は、上記半田付け用ランド部、上記第３の導電体部、上
記第４の導電体及び上記第１の導電体部を介して該回路
パターンの該端子ピンに対応する位置の他の位置に接続
される。また、上述のピンアサイメント変更用プリント
基板において、上記基板部をいわゆる両面基板とすれ
ば、上記第４の導電体は、上記基板部の他面部上に導電
体部として形成することができる。
基板においては、基板部の一面部上に形成され電子素子
の端子ピンが接続される複数の半田付け用ランド部と、
該基板部の一面部の側縁部と他面部の側縁部とに亘って
該基板部の側面部に形成され該各半田付け用ランド部に
対応された複数の第１の導電体部と、該基板部の一面部
上に形成され該複数の半田付け用ランド部の少なくとも
一をこの半田付け用ランド部に対応する第１の導電体部
に接続させる第２の導電体部と、該基板部の一面部より
他面部に亘って該基板部を貫通して形成され該第２の導
電体部による該第１の導電体部への接続をなされない半
田付け用ランド部に接続された第３の導電体部と、該基
板部の他面部側に位置し該第３の導電体部をこの第３の
導電体部が接続された半田付け用ランド部に対応する第
１の導電体部の他の第１の導電体部に接続させる第４の
導電体とが設けられているので、上記各第１の導電体部
を主基板の回路パターンに接続させることにより、上記
電子素子の端子ピンは、上記半田付け用ランド部、上記
第２の導電体部及び上記第１の導電体部を介して該回路
パターンの該端子ピンに対応する位置に接続され、また
は、上記半田付け用ランド部、上記第３の導電体部、上
記第４の導電体及び上記第１の導電体部を介して該回路
パターンの該端子ピンに対応する位置の他の位置に接続
される。また、上述のピンアサイメント変更用プリント
基板において、上記基板部をいわゆる両面基板とすれ
ば、上記第４の導電体は、上記基板部の他面部上に導電
体部として形成することができる。
【００１７】さらに、上述の各ピンアサイメント変更用
プリント基板において、上記第４の導電体を上記基板部
と共働して挟む第２の基板部を設けると、該第４の導電
体と上記主基板の回路パターンとの絶縁を確実なものと
することができる。
プリント基板において、上記第４の導電体を上記基板部
と共働して挟む第２の基板部を設けると、該第４の導電
体と上記主基板の回路パターンとの絶縁を確実なものと
することができる。
【００１８】そして、上述の各ピンアサイメント変更用
プリント基板において、上記半田付け用ランド部と上記
第３の導電体部とは、一体的に形成することができる。
プリント基板において、上記半田付け用ランド部と上記
第３の導電体部とは、一体的に形成することができる。
【００１９】
【実施例】以下、本発明の具体的な実施例を図面を参照
しながら説明する。
しながら説明する。
【００２０】本発明に係るピンアサイメント変更用プリ
ント基板は、図１に示すように、電子素子である第１の
ＩＣチップが接続されることにより電子回路を構成する
回路パターンを有する主基板１０１と、上記第１のＩＣ
チップに対してピンアサイメント、すなわち、複数の端
子ピンの配置、順序が変更された電子素子である第２の
ＩＣチップ１２との間に介在接続されて使用されるもの
である。
ント基板は、図１に示すように、電子素子である第１の
ＩＣチップが接続されることにより電子回路を構成する
回路パターンを有する主基板１０１と、上記第１のＩＣ
チップに対してピンアサイメント、すなわち、複数の端
子ピンの配置、順序が変更された電子素子である第２の
ＩＣチップ１２との間に介在接続されて使用されるもの
である。
【００２１】上記第１のＩＣチップは、この例において
は、図３に示すように、第１及至第１０の端子ピン１，
２，３，４，５，６，７，８，９，１０を有している。
この第１のＩＣチップ１１においては、この第１のＩＣ
チップ１１のパッケージの一側側に上記第１及至第５の
端子ピン１，２，３，４，５が順次配置され、該パッケ
ージの他側側に上記第６及至第１０の端子ピン６，７，
８，９，１０が順次配置されている。
は、図３に示すように、第１及至第１０の端子ピン１，
２，３，４，５，６，７，８，９，１０を有している。
この第１のＩＣチップ１１においては、この第１のＩＣ
チップ１１のパッケージの一側側に上記第１及至第５の
端子ピン１，２，３，４，５が順次配置され、該パッケ
ージの他側側に上記第６及至第１０の端子ピン６，７，
８，９，１０が順次配置されている。
【００２２】上記主基板１０１上の回路パターンは、上
記第１のＩＣチップ１１の各端子ピン１，２，３，４，
５，６，７，８，９，１０が対応して半田付けされ得る
ランド部１０２，１０３，１０４，１０５，１０６，１
０７，１０８，１０９，１１０，１１１を有している。
上記主基板の基板部は、いわゆるエポキシ樹脂やイミド
樹脂の如き合成樹脂材料、硝子材料、または、紙、ある
いは、これらの複合材料の如き絶縁材料により、平板状
に形成されている。そして、上記回路パターンは、銅の
如き導電材料の薄膜であって、いわゆるエッチング工程
によって、上記基板部１３の上面部に被着形成されてい
る。この回路パターンは、上記各ランド部１０２，１０
３，１０４，１０５，１０６，１０７，１０８，１０
９，１１０，１１１以外の部分が、絶縁材料よりなるコ
ート膜により覆われている。
記第１のＩＣチップ１１の各端子ピン１，２，３，４，
５，６，７，８，９，１０が対応して半田付けされ得る
ランド部１０２，１０３，１０４，１０５，１０６，１
０７，１０８，１０９，１１０，１１１を有している。
上記主基板の基板部は、いわゆるエポキシ樹脂やイミド
樹脂の如き合成樹脂材料、硝子材料、または、紙、ある
いは、これらの複合材料の如き絶縁材料により、平板状
に形成されている。そして、上記回路パターンは、銅の
如き導電材料の薄膜であって、いわゆるエッチング工程
によって、上記基板部１３の上面部に被着形成されてい
る。この回路パターンは、上記各ランド部１０２，１０
３，１０４，１０５，１０６，１０７，１０８，１０
９，１１０，１１１以外の部分が、絶縁材料よりなるコ
ート膜により覆われている。
【００２３】そして、上記第２のＩＣチップ１２は、上
記第１のＩＣチップ１１と同様の集積回路をパッケージ
内に収納して構成され、図４に示すように、該第１のＩ
Ｃチップ１１に対してピンアサイメントが変更されてい
る。すなわち、この例においては、上記第２のＩＣチッ
プ１２においては、この第２のＩＣチップ１２のパッケ
ージの一側側に上記第１の端子ピン１、上記第３の端子
ピン３、上記第２の端子ピン２、上記第４の端子ピン４
及び上記第５の端子ピン５が順次配置され、該パッケー
ジの他側側に上記第９の端子ピン９、上記第７の端子ピ
ン７、上記第６の端子ピン６、上記第８の端子ピン８及
び上記第１０の端子ピン１０が順次配置されている。す
なわち、上記各端子ピンのうち、第２、第３、第６、第
８及び第９の端子ピン２，３，６，８，９が、ピンアサ
イメントを変更されている。
記第１のＩＣチップ１１と同様の集積回路をパッケージ
内に収納して構成され、図４に示すように、該第１のＩ
Ｃチップ１１に対してピンアサイメントが変更されてい
る。すなわち、この例においては、上記第２のＩＣチッ
プ１２においては、この第２のＩＣチップ１２のパッケ
ージの一側側に上記第１の端子ピン１、上記第３の端子
ピン３、上記第２の端子ピン２、上記第４の端子ピン４
及び上記第５の端子ピン５が順次配置され、該パッケー
ジの他側側に上記第９の端子ピン９、上記第７の端子ピ
ン７、上記第６の端子ピン６、上記第８の端子ピン８及
び上記第１０の端子ピン１０が順次配置されている。す
なわち、上記各端子ピンのうち、第２、第３、第６、第
８及び第９の端子ピン２，３，６，８，９が、ピンアサ
イメントを変更されている。
【００２４】なお、上記各ＩＣチップ１１，１２は、い
わゆるチップ部品であって、上記各端子ピンは、上記パ
ッケージの側方側に突出されて配設されている。
わゆるチップ部品であって、上記各端子ピンは、上記パ
ッケージの側方側に突出されて配設されている。
【００２５】そして、上記ピンアサイメント変更用プリ
ント基板は、図１及び図２に示すように、基板部１３を
有している。この基板部１３は、上記主基板１０１の基
板部と同様に、いわゆるエポキシ樹脂やイミド樹脂の如
き合成樹脂材料、硝子材料、または、紙、あるいは、こ
れらの複合材料の如き絶縁材料により、平板状に形成さ
れている。
ント基板は、図１及び図２に示すように、基板部１３を
有している。この基板部１３は、上記主基板１０１の基
板部と同様に、いわゆるエポキシ樹脂やイミド樹脂の如
き合成樹脂材料、硝子材料、または、紙、あるいは、こ
れらの複合材料の如き絶縁材料により、平板状に形成さ
れている。
【００２６】上記基板部１３の一面部である上面部に
は、第１及至第１０の半田付け用ランド部２４，２５，
２６，２７，２８，２９，３０，３１，３２，３３が形
成されている。これら半田付け用ランド部は、上記主基
板１０１の回路パターンと同様に、銅の如き導電材料の
薄膜であって、いわゆるエッチング工程によって、上記
基板部１３の上面部に被着形成されている。
は、第１及至第１０の半田付け用ランド部２４，２５，
２６，２７，２８，２９，３０，３１，３２，３３が形
成されている。これら半田付け用ランド部は、上記主基
板１０１の回路パターンと同様に、銅の如き導電材料の
薄膜であって、いわゆるエッチング工程によって、上記
基板部１３の上面部に被着形成されている。
【００２７】上記各半田付け用ランド部２４，２５，２
６，２７，２８，２９，３０，３１，３２，３３は、上
記基板部１３上に上記第２のＩＣチップ１２が載置され
たとき、この第２のＩＣチップ１２の各端子ピン１，
３，２，４，５，９，７，６，８，１０に対応する位置
となされて形成されている。すなわち、上記第２のＩＣ
チップ１２は、上記基板部１３上に載置された状態で、
上記各端子ピン１，３，２，４，５，９，７，６，８，
１０を、対応する各半田付け用ランド部２４，２５，２
６，２７，２８，２９，３０，３１，３２，３３に半田
付けされる。
６，２７，２８，２９，３０，３１，３２，３３は、上
記基板部１３上に上記第２のＩＣチップ１２が載置され
たとき、この第２のＩＣチップ１２の各端子ピン１，
３，２，４，５，９，７，６，８，１０に対応する位置
となされて形成されている。すなわち、上記第２のＩＣ
チップ１２は、上記基板部１３上に載置された状態で、
上記各端子ピン１，３，２，４，５，９，７，６，８，
１０を、対応する各半田付け用ランド部２４，２５，２
６，２７，２８，２９，３０，３１，３２，３３に半田
付けされる。
【００２８】そして、上記基板部１３の側面部には、こ
の基板部１３の上面部の側縁部と下面部の側縁部とに亘
って、上記各半田付け用ランド部２４，２５，２６，２
７，２８，２９，３０，３１，３２，３３に対応された
複数の第１の導電体部である第１及至第１０の接続電極
１４，１５，１６，１７，１８，１９，２０，２１，２
２，２３が形成されている。これら第１及至第１０の接
続電極１４，１５，１６，１７，１８，１９，２０，２
１，２２，２３は、まず、上記基板部１３となる基板に
スルーホール電極として形成され、次いで、この基板が
該各スルーホール電極の中心を通る線上において切断さ
れて該基板部１３となされることにより、該基板部１３
の側面部に形成された状態となっている。すなわち、こ
れら第１及至第１０の接続電極１４，１５，１６，１
７，１８，１９，２０，２１，２２，２３は、上記基板
部１３の側面部における半円筒面状の凹部として形成さ
れている。
の基板部１３の上面部の側縁部と下面部の側縁部とに亘
って、上記各半田付け用ランド部２４，２５，２６，２
７，２８，２９，３０，３１，３２，３３に対応された
複数の第１の導電体部である第１及至第１０の接続電極
１４，１５，１６，１７，１８，１９，２０，２１，２
２，２３が形成されている。これら第１及至第１０の接
続電極１４，１５，１６，１７，１８，１９，２０，２
１，２２，２３は、まず、上記基板部１３となる基板に
スルーホール電極として形成され、次いで、この基板が
該各スルーホール電極の中心を通る線上において切断さ
れて該基板部１３となされることにより、該基板部１３
の側面部に形成された状態となっている。すなわち、こ
れら第１及至第１０の接続電極１４，１５，１６，１
７，１８，１９，２０，２１，２２，２３は、上記基板
部１３の側面部における半円筒面状の凹部として形成さ
れている。
【００２９】なお、上記スルーホールは、上記基板に貫
通孔として形成され、この貫通孔の内面部に半田の如き
導電体が鍍金処理されたものである。
通孔として形成され、この貫通孔の内面部に半田の如き
導電体が鍍金処理されたものである。
【００３０】そして、上記基板部１３の上面部には、図
５に示すように、上記複数の半田付け用ランド部２４，
２５，２６，２７，２８，２９，３０，３１，３２，３
３の少なくとも一を、この半田付け用ランド部に対応す
る接続電極１４，１５，１６，１７，１８，１９，２
０，２１，２２，２３に接続させる第２の導電体部であ
る表面パターンが形成されている。この例においては、
上記基板部１３上には、第１及至第５の表面パターン２
４，２５，２８，３０，３３が形成されている。これら
表面パターン２４，２５，２８，３０，３３は、上記第
２のＩＣチップ１２においてピンアサイメントの変更を
されていない端子ピン１，４，５，７，１０に対応する
半田付け用ランド部２４，２５，２８，３０，３３に一
体的に、対応する第１、第４、第５、第７及び第１０の
接続電極１４，１７，１８，２０，２３に向けて延設さ
れている。
５に示すように、上記複数の半田付け用ランド部２４，
２５，２６，２７，２８，２９，３０，３１，３２，３
３の少なくとも一を、この半田付け用ランド部に対応す
る接続電極１４，１５，１６，１７，１８，１９，２
０，２１，２２，２３に接続させる第２の導電体部であ
る表面パターンが形成されている。この例においては、
上記基板部１３上には、第１及至第５の表面パターン２
４，２５，２８，３０，３３が形成されている。これら
表面パターン２４，２５，２８，３０，３３は、上記第
２のＩＣチップ１２においてピンアサイメントの変更を
されていない端子ピン１，４，５，７，１０に対応する
半田付け用ランド部２４，２５，２８，３０，３３に一
体的に、対応する第１、第４、第５、第７及び第１０の
接続電極１４，１７，１８，２０，２３に向けて延設さ
れている。
【００３１】すなわち、この例において、上記第１、第
４、第５、第７及び第１０の半田付け用ランド部２４，
２５，２８，３０，３３は、対応する第１、第４、第
５、第７及び第１０の接続電極１４，１７，１８，２
０，２３に接続されている。
４、第５、第７及び第１０の半田付け用ランド部２４，
２５，２８，３０，３３は、対応する第１、第４、第
５、第７及び第１０の接続電極１４，１７，１８，２
０，２３に接続されている。
【００３２】そして、上記基板部１３には、この基板部
１３の上面部より下面部に亘って該基板部１３を貫通し
て形成された第３の導電体部である第１及至第５のスル
ーホール電極３４，３５，３６，３７，３８が形成され
ている。これらスルーホール電極３４，３５，３６，３
７，３８の上端部は、上記各表面パターンによる上記接
続電極への接続をなされていない半田付け用ランド部、
すなわち、上記第２のＩＣチップ１２においてピンアサ
イメントを変更されている第２、第３、第６、第８及び
第９の端子ピン２，３，６，８，９に対応する第２、第
３、第６、第８及び第９の半田付け用ランド部２７，２
６，２９，３１，３２に接続されている。
１３の上面部より下面部に亘って該基板部１３を貫通し
て形成された第３の導電体部である第１及至第５のスル
ーホール電極３４，３５，３６，３７，３８が形成され
ている。これらスルーホール電極３４，３５，３６，３
７，３８の上端部は、上記各表面パターンによる上記接
続電極への接続をなされていない半田付け用ランド部、
すなわち、上記第２のＩＣチップ１２においてピンアサ
イメントを変更されている第２、第３、第６、第８及び
第９の端子ピン２，３，６，８，９に対応する第２、第
３、第６、第８及び第９の半田付け用ランド部２７，２
６，２９，３１，３２に接続されている。
【００３３】上記各半田付け用ランド部２４，２５，２
８，３０，３３と上記各スルーホール電極３４，３５，
３６，３７，３８の導電膜部分とは、一体的に形成され
ている。
８，３０，３３と上記各スルーホール電極３４，３５，
３６，３７，３８の導電膜部分とは、一体的に形成され
ている。
【００３４】上記基板部１３の下面部には、図６に示す
ように、上記各スルーホール電極の下端部を上記接続電
極に接続させる第４の導電体である第１及至第５の裏面
パターン３９，４０，４１，４２，４３が形成されてい
る。これら第１及至第５の裏面パターン３９，４０，４
１，４２，４３は、各スルーホール電極３４，３５，３
６，３７，３８の下端部と、これらスルーホール電極３
４，３５，３６，３７，３８の上端部が接続された半田
付け用ランド部２６，２７，２９，３１，３２に対応す
る接続電極の他の接続電極とを接続させる。
ように、上記各スルーホール電極の下端部を上記接続電
極に接続させる第４の導電体である第１及至第５の裏面
パターン３９，４０，４１，４２，４３が形成されてい
る。これら第１及至第５の裏面パターン３９，４０，４
１，４２，４３は、各スルーホール電極３４，３５，３
６，３７，３８の下端部と、これらスルーホール電極３
４，３５，３６，３７，３８の上端部が接続された半田
付け用ランド部２６，２７，２９，３１，３２に対応す
る接続電極の他の接続電極とを接続させる。
【００３５】すなわち、上記第２のＩＣチップ１２にお
いてピンアサイメントを変更されている第２、第３、第
６、第８及び第９の端子ピン２，３，６，８，９に対応
する第２、第３、第６、第８及び第９の半田付け用ラン
ド部２７，２６，２９，３１，３２は、上記各スルーホ
ール電極及び各裏面パターンを介して、変更されたピン
アサイメントに対応する第３、第２、第９、第６及び第
８の接続電極１６，１５，２２，１９，２１に接続され
ている。
いてピンアサイメントを変更されている第２、第３、第
６、第８及び第９の端子ピン２，３，６，８，９に対応
する第２、第３、第６、第８及び第９の半田付け用ラン
ド部２７，２６，２９，３１，３２は、上記各スルーホ
ール電極及び各裏面パターンを介して、変更されたピン
アサイメントに対応する第３、第２、第９、第６及び第
８の接続電極１６，１５，２２，１９，２１に接続され
ている。
【００３６】なお、この例においては、上記基板部１３
はいわゆる両面基板であって、上記各裏面パターンは、
該基板部１３の下面部に回路パターンとして形成されて
いる。しかし、上記第４の導電体は、上記基板部１３に
被着されることなく、この異板部１３の下面側に配設さ
れた導電部材としてもよい。
はいわゆる両面基板であって、上記各裏面パターンは、
該基板部１３の下面部に回路パターンとして形成されて
いる。しかし、上記第４の導電体は、上記基板部１３に
被着されることなく、この異板部１３の下面側に配設さ
れた導電部材としてもよい。
【００３７】このピンアサイメント変更用プリント基板
においては、図７に示すように、上記第２のＩＣチップ
１２が上記基板部１３の上面部に配設され、この第２の
ＩＣチップ１２の各端子ピン１，２，３，４，５，６，
７，８，９、１０は、対応する半田付け用ランド部に半
田付けされる。そして、上記第２のＩＣチップ１２は、
上記各接続電極１４，１５，１６，１７，１８，１９，
２０，２１，２２，２３が、図８に示すように、上記主
基板１０１の各ランド部１０２，１０３，１０４，１０
５，１０６，１０７，１０８，１０９，１１０，１１１
に半田４４により接続されることにより、該主基板１０
１上の回路パターンに対して、ピンアサイメントを変更
された状態で接続される。
においては、図７に示すように、上記第２のＩＣチップ
１２が上記基板部１３の上面部に配設され、この第２の
ＩＣチップ１２の各端子ピン１，２，３，４，５，６，
７，８，９、１０は、対応する半田付け用ランド部に半
田付けされる。そして、上記第２のＩＣチップ１２は、
上記各接続電極１４，１５，１６，１７，１８，１９，
２０，２１，２２，２３が、図８に示すように、上記主
基板１０１の各ランド部１０２，１０３，１０４，１０
５，１０６，１０７，１０８，１０９，１１０，１１１
に半田４４により接続されることにより、該主基板１０
１上の回路パターンに対して、ピンアサイメントを変更
された状態で接続される。
【００３８】上述のようなピンアサイメント変更用プリ
ント基板を作成するには、まず、図９に示すように、上
記基板部１３が複数枚連設された状態の一体の基板を作
成する。この基板には、上記各半田付け用ランド部２
４，２５，２６，２７，２８，２９，３０，３１，３
２，３３、上記各接続電極１４，１５，１６，１７，１
８，１９，２０，２１，２２，２３となるスルーホール
電極、上記各スルーホール電極３４，３５，３６，３
７，３８、上記各表面パターン２４，２５，２８，３
０，３３及び上記各裏面パターン３９，４０，４１，４
２，４３が形成されている。この基板においては、上記
各基板部１３となる部分同士の間には、不要部分４５が
介在されている。
ント基板を作成するには、まず、図９に示すように、上
記基板部１３が複数枚連設された状態の一体の基板を作
成する。この基板には、上記各半田付け用ランド部２
４，２５，２６，２７，２８，２９，３０，３１，３
２，３３、上記各接続電極１４，１５，１６，１７，１
８，１９，２０，２１，２２，２３となるスルーホール
電極、上記各スルーホール電極３４，３５，３６，３
７，３８、上記各表面パターン２４，２５，２８，３
０，３３及び上記各裏面パターン３９，４０，４１，４
２，４３が形成されている。この基板においては、上記
各基板部１３となる部分同士の間には、不要部分４５が
介在されている。
【００３９】そして、上記ピンアサイメント変更用プリ
ント基板は、上記各接続電極１４，１５，１６，１７，
１８，１９，２０，２１，２２，２３となるスルーホー
ル電極を結ぶ線上において上記基板を切断し、上記不要
部分４５を取り除くことにより、作成される。なお、上
記基板は、上記各基板部１３となる部分に上記第２のＩ
Ｃチップ１２が半田付けにより接続されてから、切断さ
れることとしてもよい。
ント基板は、上記各接続電極１４，１５，１６，１７，
１８，１９，２０，２１，２２，２３となるスルーホー
ル電極を結ぶ線上において上記基板を切断し、上記不要
部分４５を取り除くことにより、作成される。なお、上
記基板は、上記各基板部１３となる部分に上記第２のＩ
Ｃチップ１２が半田付けにより接続されてから、切断さ
れることとしてもよい。
【００４０】なお、上記基板部１３は、図１１に示すよ
うに、上記不要部分４５を含まない基板を切断すること
により作成されることとしてもよい。この場合には、上
記各接続電極１４，１５，１６，１７，１８，１９，２
０，２１，２２，２３となるスルーホール電極は、上記
基板において隣接する基板部１３同士により共用されて
おり、該基板が切断されたとき、両側側部分がそれぞれ
接続電極となる。したがって、この場合には、上記基板
の切断を精密に行う必要があり、例えば、いわゆるレー
ザカッタ装置の如き切断装置を用いることによって、上
記基板部１３を作成することができる。
うに、上記不要部分４５を含まない基板を切断すること
により作成されることとしてもよい。この場合には、上
記各接続電極１４，１５，１６，１７，１８，１９，２
０，２１，２２，２３となるスルーホール電極は、上記
基板において隣接する基板部１３同士により共用されて
おり、該基板が切断されたとき、両側側部分がそれぞれ
接続電極となる。したがって、この場合には、上記基板
の切断を精密に行う必要があり、例えば、いわゆるレー
ザカッタ装置の如き切断装置を用いることによって、上
記基板部１３を作成することができる。
【００４１】そして、本発明に係るピンアサイメント変
更用プリント基板は、図１０に示すように、上記各裏面
パターンを上記基板部１３と共働して挟む第２の基板部
４６を有することとしてもよい。この場合には、上記各
接続電極１４，１５，１６，１７，１８，１９，２０，
２１，２２，２３は、上記基板部１３における上記各接
続電極と、これら基板部１３における接続電極と同様に
上記第２の基板部４６において形成された接続電極とが
対応されて接続されたものとして構成されている。上記
各接続電極１４，１５，１６，１７，１８，１９，２
０，２１，２２，２３は、上記第２の基板部４６の側面
部分において、上記主基板１０１上の回路パターンの各
ランド部１０２，１０３，１０４，１０５，１０６，１
０７，１０８，１０９，１１０，１１１に対応して半田
付けされる。
更用プリント基板は、図１０に示すように、上記各裏面
パターンを上記基板部１３と共働して挟む第２の基板部
４６を有することとしてもよい。この場合には、上記各
接続電極１４，１５，１６，１７，１８，１９，２０，
２１，２２，２３は、上記基板部１３における上記各接
続電極と、これら基板部１３における接続電極と同様に
上記第２の基板部４６において形成された接続電極とが
対応されて接続されたものとして構成されている。上記
各接続電極１４，１５，１６，１７，１８，１９，２
０，２１，２２，２３は、上記第２の基板部４６の側面
部分において、上記主基板１０１上の回路パターンの各
ランド部１０２，１０３，１０４，１０５，１０６，１
０７，１０８，１０９，１１０，１１１に対応して半田
付けされる。
【００４２】このように、上記第２の基板部４６を配設
した場合には、上記裏面パターン３９，４０，４１，４
２，４３と上記主基板１０１上の回路パターンとの絶縁
を確実なものとすることができる。
した場合には、上記裏面パターン３９，４０，４１，４
２，４３と上記主基板１０１上の回路パターンとの絶縁
を確実なものとすることができる。
【００４３】
【発明の効果】上述のように、本発明に係るピンアサイ
メント変更用プリント基板においては、基板部の一面部
上に形成され電子素子の端子ピンが接続される複数の半
田付け用ランド部と、該基板部の一面部の側縁部と他面
部の側縁部とに亘って該基板部の側面部に形成され該各
半田付け用ランド部に対応された複数の第１の導電体部
と、該基板部の一面部上に形成され該複数の半田付け用
ランド部の少なくとも一をこの半田付け用ランド部に対
応する第１の導電体部に接続させる第２の導電体部と、
該基板部の一面部より他面部に亘って該基板部を貫通し
て形成され該第２の導電体部による該第１の導電体部へ
の接続をなされない半田付け用ランド部に接続された第
３の導電体部と、該基板部の他面部側に位置し該第３の
導電体部をこの第３の導電体部が接続された半田付け用
ランド部に対応する第１の導電体部の他の第１の導電体
部に接続させる第４の導電体とが設けられている。
メント変更用プリント基板においては、基板部の一面部
上に形成され電子素子の端子ピンが接続される複数の半
田付け用ランド部と、該基板部の一面部の側縁部と他面
部の側縁部とに亘って該基板部の側面部に形成され該各
半田付け用ランド部に対応された複数の第１の導電体部
と、該基板部の一面部上に形成され該複数の半田付け用
ランド部の少なくとも一をこの半田付け用ランド部に対
応する第１の導電体部に接続させる第２の導電体部と、
該基板部の一面部より他面部に亘って該基板部を貫通し
て形成され該第２の導電体部による該第１の導電体部へ
の接続をなされない半田付け用ランド部に接続された第
３の導電体部と、該基板部の他面部側に位置し該第３の
導電体部をこの第３の導電体部が接続された半田付け用
ランド部に対応する第１の導電体部の他の第１の導電体
部に接続させる第４の導電体とが設けられている。
【００４４】したがって、このピンアサイメント変更用
プリント基板においては、上記各第１の導電体部を主基
板の回路パターンに接続させると、上記電子素子の端子
ピンは、上記半田付け用ランド部、上記第２の導電体部
及び上記第１の導電体部を介して該回路パターンの該端
子ピンに対応する位置に接続され、または、上記半田付
け用ランド部、上記第３の導電体部、上記第４の導電体
及び上記第１の導電体部を介して該回路パターンの該端
子ピンに対応する位置の他の位置に接続される。
プリント基板においては、上記各第１の導電体部を主基
板の回路パターンに接続させると、上記電子素子の端子
ピンは、上記半田付け用ランド部、上記第２の導電体部
及び上記第１の導電体部を介して該回路パターンの該端
子ピンに対応する位置に接続され、または、上記半田付
け用ランド部、上記第３の導電体部、上記第４の導電体
及び上記第１の導電体部を介して該回路パターンの該端
子ピンに対応する位置の他の位置に接続される。
【００４５】また、上述のピンアサイメント変更用プリ
ント基板において、上記基板部をいわゆる両面基板とす
れば、上記第４の導電体は、上記基板部の他面部上に導
電体部として形成することができ、作成を容易化するこ
とができる。
ント基板において、上記基板部をいわゆる両面基板とす
れば、上記第４の導電体は、上記基板部の他面部上に導
電体部として形成することができ、作成を容易化するこ
とができる。
【００４６】さらに、上述の各ピンアサイメント変更用
プリント基板において、上記第４の導電体を上記基板部
と共働して挟む第２の基板部を設けると、該第４の導電
体と上記主基板の回路パターンとの絶縁を確実なものと
することができる。
プリント基板において、上記第４の導電体を上記基板部
と共働して挟む第２の基板部を設けると、該第４の導電
体と上記主基板の回路パターンとの絶縁を確実なものと
することができる。
【００４７】そして、上述の各ピンアサイメント変更用
プリント基板において、上記半田付け用ランド部と上記
第３の導電体部とは、一体的に形成して、作成を容易化
することができる。
プリント基板において、上記半田付け用ランド部と上記
第３の導電体部とは、一体的に形成して、作成を容易化
することができる。
【００４８】すなわち、本発明は、電子回路を構成する
工程を煩雑化することなく、また、この電子回路の耐久
性、信頼性を損なうことなく、互いにピンアサイメント
の異なる複数種類の電子基板を互換的に使用することを
可能となすピンアサイメント変更用プリント基板を提供
することができるものである。
工程を煩雑化することなく、また、この電子回路の耐久
性、信頼性を損なうことなく、互いにピンアサイメント
の異なる複数種類の電子基板を互換的に使用することを
可能となすピンアサイメント変更用プリント基板を提供
することができるものである。
【図１】本発明に係るピンアサイメント変更用プリント
基板の構成及びこのピンアサイメント変更用基板を用い
て電子素子を主基板に接続させる状態を示す斜視図であ
る。
基板の構成及びこのピンアサイメント変更用基板を用い
て電子素子を主基板に接続させる状態を示す斜視図であ
る。
【図２】上記ピンアサイメント変更用プリント基板の構
成を透視して示す斜視図である。
成を透視して示す斜視図である。
【図３】第１のピンアサイメントの電子素子の形状を示
す平面図である。
す平面図である。
【図４】第２のピンアサイメントの電子素子の形状を示
す平面図である。
す平面図である。
【図５】上記ピンアサイメント変更用プリント基板の構
成を示す平面図である。
成を示す平面図である。
【図６】上記ピンアサイメント変更用プリント基板の下
面部の構成を透視して示す平面図である。
面部の構成を透視して示す平面図である。
【図７】上記ピンアサイメント変更用プリント基板に電
子素子が取り付けられた状態を示す平面図である。
子素子が取り付けられた状態を示す平面図である。
【図８】上記ピンアサイメント変更用プリント基板が主
基板に取り付けられたときの下面部の状態を透視して示
す平面図である。
基板に取り付けられたときの下面部の状態を透視して示
す平面図である。
【図９】上記ピンアサイメント変更用プリント基板の作
成工程における構成を示す平面図である。
成工程における構成を示す平面図である。
【図１０】上記ピンアサイメント変更用プリント基板の
構成の他の例を透視して示す斜視図である。
構成の他の例を透視して示す斜視図である。
【図１１】上記ピンアサイメント変更用プリント基板の
作成工程における構成の他の例を示す平面図である。
作成工程における構成の他の例を示す平面図である。
１ 第１の端子ピン ２ 第２の端子ピン ３ 第３の端子ピン ４ 第４の端子ピン ５ 第５の端子ピン ６ 第６の端子ピン ７ 第７の端子ピン ８ 第８の端子ピン ９ 第９の端子ピン １０ 第１０の端子ピン １１ 第１のＩＣチップ １２ 第２のＩＣチップ １３ 基板部 １４ 第１の接続電極 １５ 第２の接続電極 １６ 第３の接続電極 １７ 第４の接続電極 １８ 第５の接続電極 １９ 第６の接続電極 ２０ 第７の接続電極 ２１ 第８の接続電極 ２２ 第９の接続電極 ２３ 第１０の接続電極 ２４ 第１の半田付け用ランド部 ２４ 第１の表面パターン ２５ 第２の半田付け用ランド部 ２５ 第２の表面パターン ２６ 第３の半田付け用ランド部 ２７ 第４の半田付け用ランド部 ２８ 第５の半田付け用ランド部 ２８ 第３の表面パターン ２９ 第６の半田付け用ランド部 ３０ 第７の半田付け用ランド部 ３０ 第４の表面パターン ３１ 第８の半田付け用ランド部 ３２ 第９の半田付け用ランド部 ３３ 第１０の半田付け用ランド部 ３３ 第５の表面パターン ３４ 第１のスルーホール電極 ３５ 第２のスルーホール電極 ３６ 第３のスルーホール電極 ３７ 第４のスルーホール電極 ３８ 第５のスルーホール電極 ３９ 第１の裏面パターン ４０ 第２の裏面パターン ４１ 第３の裏面パターン ４２ 第４の裏面パターン ４３ 第５の裏面パターン ４６ 第２の基板部
Claims (4)
- 【請求項１】 基板部と、 上記基板部の一面部上に形成され、電子素子の端子ピン
が接続される複数の半田付け用ランド部と、 上記基板部の一面部の側縁部と他面部の側縁部とに亘っ
て該基板部の側面部に形成され、上記各半田付け用ラン
ド部に対応された複数の第１の導電体部と、 上記基板部の一面部上に形成され、上記複数の半田付け
用ランド部の少なくとも一を、この半田付け用ランド部
に対応する第１の導電体部に接続させる第２の導電体部
と、 上記基板部の一面部より他面部に亘って該基板部を貫通
して形成され、上記第２の導電体部による上記第１の導
電体部への接続をなされない半田付け用ランド部に接続
された第３の導電体部と、 上記基板部の他面部側に位置し、上記第３の導電体部
を、この第３の導電体部が接続された半田付け用ランド
部に対応する第１の導電体部の他の第１の導電体部に接
続させる第４の導電体とを備えるピンアサイメント変更
用プリント基板。 - 【請求項２】 第４の導電体は、基板部の他面部上に導
電体部として形成されている請求項１記載のピンアサイ
メント変更用プリント基板。 - 【請求項３】 第４の導電体を基板部と共働して挟む第
２の基板部を有する請求項１、または、請求項２記載の
ピンアサイメント変更用プリント基板。 - 【請求項４】 半田付け用ランド部と第３の導電体部と
は、一体的に形成されている請求項１、請求項２、また
は、請求項３記載のピンアサイメント変更用プリント基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6154077A JPH0822853A (ja) | 1994-07-06 | 1994-07-06 | ピンアサイメント変更用プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6154077A JPH0822853A (ja) | 1994-07-06 | 1994-07-06 | ピンアサイメント変更用プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0822853A true JPH0822853A (ja) | 1996-01-23 |
Family
ID=15576393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6154077A Withdrawn JPH0822853A (ja) | 1994-07-06 | 1994-07-06 | ピンアサイメント変更用プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0822853A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011134681A (ja) * | 2009-12-25 | 2011-07-07 | Panasonic Electric Works Co Ltd | オス型コネクタブロック及びメス型コネクタブロック及びコネクタ |
| JP2016201306A (ja) * | 2015-04-13 | 2016-12-01 | オムロン株式会社 | 端子の接続構造およびこれを用いた電磁継電器 |
-
1994
- 1994-07-06 JP JP6154077A patent/JPH0822853A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011134681A (ja) * | 2009-12-25 | 2011-07-07 | Panasonic Electric Works Co Ltd | オス型コネクタブロック及びメス型コネクタブロック及びコネクタ |
| JP2016201306A (ja) * | 2015-04-13 | 2016-12-01 | オムロン株式会社 | 端子の接続構造およびこれを用いた電磁継電器 |
| US10643811B2 (en) | 2015-04-13 | 2020-05-05 | Omron Corporation | Terminal connection structure and electromagnetic relay using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4150421A (en) | Multi-layer printed circuit board | |
| KR970003991B1 (ko) | 양면 메모리보드 및 그것을 사용한 메모리 모듈 | |
| JPH07193096A (ja) | 階段状多層相互接続装置 | |
| US5184284A (en) | Method and apparatus for implementing engineering changes for integrated circuit module | |
| US6570271B2 (en) | Apparatus for routing signals | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| JPH0822853A (ja) | ピンアサイメント変更用プリント基板 | |
| JPS63114299A (ja) | プリント配線板 | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JPH0661609A (ja) | 回路基板 | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| US6395994B1 (en) | Etched tri-metal with integrated wire traces for wire bonding | |
| JP2001156416A (ja) | フレキシブル配線基板の接続構造 | |
| JP2876789B2 (ja) | 半導体モジュール | |
| JPH05102621A (ja) | 導電パターン | |
| JPH062222Y2 (ja) | 多重基板回路モジュール | |
| JPH09307202A (ja) | 混成集積回路 | |
| JPS6298791A (ja) | 可撓性プリントシ−ト | |
| JPH0224395B2 (ja) | ||
| JPH0528917B2 (ja) | ||
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPH09199242A (ja) | プリント配線板一体型コネクタ及びその製造方法 | |
| JPH084696Y2 (ja) | 混成集積回路 | |
| JPH0710969U (ja) | プリント基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |