JPH03233991A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH03233991A JPH03233991A JP3046390A JP3046390A JPH03233991A JP H03233991 A JPH03233991 A JP H03233991A JP 3046390 A JP3046390 A JP 3046390A JP 3046390 A JP3046390 A JP 3046390A JP H03233991 A JPH03233991 A JP H03233991A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- pads
- pattern
- insulating substrate
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 16
- 238000009434 installation Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はプリント配線板に係り、混成集積実装回路装置
用のプリント配線板に関する。
用のプリント配線板に関する。
（従来の技術）
周知のように、電子機器類の小形化などに対応して、回
路機構などのコンパクト化も図られており、その−手段
として混成集積回路装置（混成集積回路板）が開発され
ている。すなわち、プリント配線板の所定面に、たとえ
ばフラットバッケジ型ＩＣ素子やチップ抵抗体などを搭
載・実装して成るいわゆるハイブリッドが実用に供され
ている。
路機構などのコンパクト化も図られており、その−手段
として混成集積回路装置（混成集積回路板）が開発され
ている。すなわち、プリント配線板の所定面に、たとえ
ばフラットバッケジ型ＩＣ素子やチップ抵抗体などを搭
載・実装して成るいわゆるハイブリッドが実用に供され
ている。
しかして、上記混成集積回路装置ないし混成集積回路板
においては、高機能化や小形化がさらに進められており
、たとえば搭載・実装するフラットパッケージ型ＩＣ素
子は、さらに多ピン化する傾向にある。このため、前記
フラットパッケージ型ＩＣ素子のリードピンを取付ける
（電気的に接続する）パッド数の増加とともにリード取
付はパッドのピッチも０．［１５ｍｍ程度に設定される
場合が増えている。
においては、高機能化や小形化がさらに進められており
、たとえば搭載・実装するフラットパッケージ型ＩＣ素
子は、さらに多ピン化する傾向にある。このため、前記
フラットパッケージ型ＩＣ素子のリードピンを取付ける
（電気的に接続する）パッド数の増加とともにリード取
付はパッドのピッチも０．［１５ｍｍ程度に設定される
場合が増えている。
前記リード取（＝Ｉけパッド数の増加およびリード取付
はバッドピッチ狭小化は、一方ではそれらリード取付は
パッドに一端が接続する配線パターンの配線密度の向上
を必然的にもたらす。しかしながら、前記配線パターン
を形成し得る絶縁性基板面には限界があるため、第２図
に要部構成を平面的に示すように、プリント配線板を構
成して対応することが知られている。すなわち、バッド
列１を成す各リード取付はパッドｌａに一端が接続する
配線パターン２の一部を、たとえばフラットパッケージ
型ＩＣを搭載・実装する領域面３側に引出し、導通ラン
ド（スルホール接続）４．４′を介して絶縁性基板５の
裏面を走らせる構成としたプリント配線板を使用するこ
とが試みられている。
はバッドピッチ狭小化は、一方ではそれらリード取付は
パッドに一端が接続する配線パターンの配線密度の向上
を必然的にもたらす。しかしながら、前記配線パターン
を形成し得る絶縁性基板面には限界があるため、第２図
に要部構成を平面的に示すように、プリント配線板を構
成して対応することが知られている。すなわち、バッド
列１を成す各リード取付はパッドｌａに一端が接続する
配線パターン２の一部を、たとえばフラットパッケージ
型ＩＣを搭載・実装する領域面３側に引出し、導通ラン
ド（スルホール接続）４．４′を介して絶縁性基板５の
裏面を走らせる構成としたプリント配線板を使用するこ
とが試みられている。
（発明が解決しようとする課題）
しかし、上記構成のプリント配線板の場合は、リード取
付はバッド１ａに一端が接続する配線パターン２のため
に、導通ランド４．４′を別設する必要があり、プリン
ト配線板の製造工程が煩雑になるばかりでなく、さらに
リード取付はパッドｌａのピッチが狭小化するなど、−
層高密度配線が要求されると実用に供し得ないのが実情
である。
付はバッド１ａに一端が接続する配線パターン２のため
に、導通ランド４．４′を別設する必要があり、プリン
ト配線板の製造工程が煩雑になるばかりでなく、さらに
リード取付はパッドｌａのピッチが狭小化するなど、−
層高密度配線が要求されると実用に供し得ないのが実情
である。
本発明はこのような事情に対してなされたもので、製造
も比較的容易で多リードピン型のフラットパッケージ型
ＩＣの搭載・実装に適するプリント配線板の提供を目的
とする。
も比較的容易で多リードピン型のフラットパッケージ型
ＩＣの搭載・実装に適するプリント配線板の提供を目的
とする。
［発明の構成］
（課題を解決するための手段）
本発明のプリント配線板は、絶縁性基板と、前記絶縁性
基板の主面に対向して配設された搭載・実装される多リ
ードピン型電子部品のリード取付はバッド群からなるパ
ッド列と、前記絶縁性基板の主面に配設されパッド列を
なすリード取トｊけバッドに一端が接続する配線パター
ンとを具備し、前記配線パターンの中一部の配線パター
ンはリド取付はバッド間を通過して配設されかつ、リー
ド取付はパッド間を通過する領域のパターン幅が狭小化
されて成ることを特徴とする。
基板の主面に対向して配設された搭載・実装される多リ
ードピン型電子部品のリード取付はバッド群からなるパ
ッド列と、前記絶縁性基板の主面に配設されパッド列を
なすリード取トｊけバッドに一端が接続する配線パター
ンとを具備し、前記配線パターンの中一部の配線パター
ンはリド取付はバッド間を通過して配設されかつ、リー
ド取付はパッド間を通過する領域のパターン幅が狭小化
されて成ることを特徴とする。
（作 用）
上記構成によれば、絶縁性基板の所定主面に配設されパ
ッド列をなすリード取付はパッドに一端が接続する配線
パターンは、全て前記所定主面にリード取付はパッドと
もども配設される。つまり、導通ランドないしスルホー
ルを別設して、前記配線パターンの一部を絶縁性基板の
裏面に形設する必要もない。このため、プリント配線板
自体の構成が簡略化しかつ、電気的な接続の信頼性も容
易に図り得るばかりでなく、混成集積実装回路装置化し
た場合も取扱い易くなる。
ッド列をなすリード取付はパッドに一端が接続する配線
パターンは、全て前記所定主面にリード取付はパッドと
もども配設される。つまり、導通ランドないしスルホー
ルを別設して、前記配線パターンの一部を絶縁性基板の
裏面に形設する必要もない。このため、プリント配線板
自体の構成が簡略化しかつ、電気的な接続の信頼性も容
易に図り得るばかりでなく、混成集積実装回路装置化し
た場合も取扱い易くなる。
（実施例）
以下第１図を参照して本発明の詳細な説明する。
第１図は、本発明に係るプリント配線板の要部構成を示
す平面図であり、５は絶縁性基板、１は前記絶縁性基板
５の主面に対向して配設された搭載・′実装されるたと
えばフラットパッケージ型ＩＣのリード取付はパブ１１
８群からなるパッド列である。ここで前記リード取付は
バッドｌａは、たとえば幅０．３ｍｍでピッチ０．８５
ｍｍ （リード取付はパッド１ａ間隔は０．３５１１
１ｍ ）に設定されている。また、２は前記絶縁性基板
５の主面に配設されバラド列１をなすリード取付はバッ
ド１ａに一端が接続する幅０．１５１程度の配線パター
ンである。しかして、本発明に係るプリント配線板にお
いては、前記配線パターン２の中一部の配線パターン２
ａはリード取付は８９１１３間を通過して配設されかつ
、リード取付はバッド１ａ間を通過する領域のバタン幅
が０．１ｍｍ程度に狭小化された構成を成している。
す平面図であり、５は絶縁性基板、１は前記絶縁性基板
５の主面に対向して配設された搭載・′実装されるたと
えばフラットパッケージ型ＩＣのリード取付はパブ１１
８群からなるパッド列である。ここで前記リード取付は
バッドｌａは、たとえば幅０．３ｍｍでピッチ０．８５
ｍｍ （リード取付はパッド１ａ間隔は０．３５１１
１ｍ ）に設定されている。また、２は前記絶縁性基板
５の主面に配設されバラド列１をなすリード取付はバッ
ド１ａに一端が接続する幅０．１５１程度の配線パター
ンである。しかして、本発明に係るプリント配線板にお
いては、前記配線パターン２の中一部の配線パターン２
ａはリード取付は８９１１３間を通過して配設されかつ
、リード取付はバッド１ａ間を通過する領域のバタン幅
が０．１ｍｍ程度に狭小化された構成を成している。
上記構成において、リード取付はバッドｌａに一端が接
続する幅０．ｂ 部の領域、つまりリード取付はバッド１ａ間を通過する
領域のパターン幅を０．ｌ１ＩＩａ程度に狭小化しても
、たとえばフラットパッケージ型ＩＣの電流容量が一般
的に高々２０〜３０ｍＡ程度で、また電流１＾当リパタ
一ン幅１ＩＩｌ１１程度で充分なことから機能的に同等
問題はない。
続する幅０．ｂ 部の領域、つまりリード取付はバッド１ａ間を通過する
領域のパターン幅を０．ｌ１ＩＩａ程度に狭小化しても
、たとえばフラットパッケージ型ＩＣの電流容量が一般
的に高々２０〜３０ｍＡ程度で、また電流１＾当リパタ
一ン幅１ＩＩｌ１１程度で充分なことから機能的に同等
問題はない。
なお、図において３は多リードピン型電子部品、たとえ
ばフラットパッケージ型ＩＣを搭載・配置する領域面で
ある。
ばフラットパッケージ型ＩＣを搭載・配置する領域面で
ある。
しかして、上記構成の本発明に係るプリント配線板は、
常套な手段によって製造し得る。すなわち、銅張り積層
板を先ず用意し、前記銅層面にホオトレジスト層を被着
形成した後、所要の選択露光・現像を施してマスキング
してから、エツチング処理および洗浄処理など順次施す
ことによって製造し得る。
常套な手段によって製造し得る。すなわち、銅張り積層
板を先ず用意し、前記銅層面にホオトレジスト層を被着
形成した後、所要の選択露光・現像を施してマスキング
してから、エツチング処理および洗浄処理など順次施す
ことによって製造し得る。
上記では、搭載・実装する多リードピン型電子部品とし
て、フラットパッケージ型ＩＣを例示したが、この例示
に限定されるものでなく、また搭載・実装する多リード
ピン型電子部品が複数の場合でもよい。つまり、搭載・
実装する多リードピン型電子部品数に対応した複数対の
パッド列を備えた構成であっても勿論よい。
て、フラットパッケージ型ＩＣを例示したが、この例示
に限定されるものでなく、また搭載・実装する多リード
ピン型電子部品が複数の場合でもよい。つまり、搭載・
実装する多リードピン型電子部品数に対応した複数対の
パッド列を備えた構成であっても勿論よい。
［発明の効果コ
上記説明したように、本発明に係るプリント配線板によ
れば、リード取付はパッドに一端が電気的に接続する配
線パターン幅の一部を狭小化し、前記リード取付はパッ
ド間を通過配設する構成としているため、配線パターン
層数を増す必要もなくなり（裏面の使用も不要）、構成
の簡略化および軽量化を図り得るとともに、前記配線パ
ターン密度の向上により、混成集積回路装置のコンパク
ト化なども達成し得る。
れば、リード取付はパッドに一端が電気的に接続する配
線パターン幅の一部を狭小化し、前記リード取付はパッ
ド間を通過配設する構成としているため、配線パターン
層数を増す必要もなくなり（裏面の使用も不要）、構成
の簡略化および軽量化を図り得るとともに、前記配線パ
ターン密度の向上により、混成集積回路装置のコンパク
ト化なども達成し得る。
第１図は本発明に係るプリント配線板の要部構成例を示
す平面図、第２図は従来のプリント配線板の要部構成例
を示す平面図である。 １・・・・・・パッド列 １ａ・・・・・・リード取付はパッド ２・・・・・・配線パターン ２ａ・・・・・・配線パターン幅狭小化部分（リード取
付はパッド間通過領域） ３・・・・・・多リードピン型電子部品搭載領域面５・
・・・・・絶縁性基板
す平面図、第２図は従来のプリント配線板の要部構成例
を示す平面図である。 １・・・・・・パッド列 １ａ・・・・・・リード取付はパッド ２・・・・・・配線パターン ２ａ・・・・・・配線パターン幅狭小化部分（リード取
付はパッド間通過領域） ３・・・・・・多リードピン型電子部品搭載領域面５・
・・・・・絶縁性基板
Claims (1)
- 【特許請求の範囲】 絶縁性基板と、 前記絶縁性基板の主面に対向して配設された搭載・実装
される多リードピン型電子部品のリード取付けパッド群
からなるパッド列と、 前記絶縁性基板の主面に配設されパッド列をなすリード
取付けパッドに一端が接続する配線パターンとを具備し
、 前記配線パターンの中一部の配線パターンはリード取付
けパッド間を通過して配設されかつ、リード取付けパッ
ド間を通過する領域のパターン幅が狭小化されて成るこ
とを特徴とするプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3046390A JPH03233991A (ja) | 1990-02-08 | 1990-02-08 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3046390A JPH03233991A (ja) | 1990-02-08 | 1990-02-08 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03233991A true JPH03233991A (ja) | 1991-10-17 |
Family
ID=12304580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3046390A Pending JPH03233991A (ja) | 1990-02-08 | 1990-02-08 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03233991A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1083779A1 (en) * | 1998-05-19 | 2001-03-14 | Ibiden Co., Ltd. | Printed circuit board and method of production thereof |
| JP2012114217A (ja) * | 2010-11-24 | 2012-06-14 | Nitto Denko Corp | 配線回路基板の製造方法 |
-
1990
- 1990-02-08 JP JP3046390A patent/JPH03233991A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1083779A1 (en) * | 1998-05-19 | 2001-03-14 | Ibiden Co., Ltd. | Printed circuit board and method of production thereof |
| EP1083779A4 (en) * | 1998-05-19 | 2004-08-25 | Ibiden Co Ltd | PRINTED CIRCUIT AND METHOD FOR MANUFACTURING THE SAME |
| US7332816B2 (en) | 1998-05-19 | 2008-02-19 | Ibiden Co., Ltd. | Method of fabricating crossing wiring pattern on a printed circuit board |
| EP1670300A3 (en) * | 1998-05-19 | 2008-12-03 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method of printed wiring board |
| US7525190B2 (en) | 1998-05-19 | 2009-04-28 | Ibiden Co., Ltd. | Printed wiring board with wiring pattern having narrow width portion |
| US8018046B2 (en) | 1998-05-19 | 2011-09-13 | Ibiden Co., Ltd. | Printed wiring board with notched conductive traces |
| US8629550B2 (en) | 1998-05-19 | 2014-01-14 | Ibiden Co., Ltd. | Printed wiring board with crossing wiring pattern |
| JP2012114217A (ja) * | 2010-11-24 | 2012-06-14 | Nitto Denko Corp | 配線回路基板の製造方法 |
| US8869391B2 (en) | 2010-11-24 | 2014-10-28 | Nitto Denko Corporation | Producing method of wired circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3111053B2 (ja) | 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板 | |
| US7326860B2 (en) | Routing vias in a substrate from bypass capacitor pads | |
| US6888240B2 (en) | High performance, low cost microelectronic circuit package with interposer | |
| JPH10303562A (ja) | プリント配線板 | |
| US5095407A (en) | Double-sided memory board | |
| JP2000307005A (ja) | 半導体集積回路およびプリント配線基板ならびに電子機器 | |
| US7180182B2 (en) | Semiconductor component | |
| US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
| JPH08288626A (ja) | Ｉｃ及びプリント配線基板 | |
| JP2001144205A (ja) | 多端子素子及びプリント配線板 | |
| JP2664485B2 (ja) | セラミック多層配線板 | |
| JPH03233991A (ja) | プリント配線板 | |
| KR100647171B1 (ko) | 선택 영역 땜납 배치 | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| JPH0211032B2 (ja) | ||
| JPH1140698A (ja) | 配線基板 | |
| JP3008887U (ja) | Ｉｃピッチ変換基板 | |
| JP2935356B2 (ja) | 半導体装置および基板ならびに半導体装置の実装構造 | |
| JPH11112152A (ja) | フリップチップ実装の多層プリント基板 | |
| JPS6369258A (ja) | 多層配線基板 | |
| JP3184090B2 (ja) | 集積回路搭載用基板 | |
| JPH03263841A (ja) | 電子部品搭載用基板 | |
| JPH0223031Y2 (ja) | ||
| JPS582091A (ja) | 印刷配線基板 | |
| JPH08779Y2 (ja) | 多層プリント板 |