JPH0223031Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は多層プリント基板、特に内層が共通化
された多層プリント基板に関する。

〔考案の技術的背景およびその問題点〕

回路素子実装用のプリント基板として、多層プ
リント基板が普及してきている。一般にこれらの
多層プリント基板では、内層の導電層を電源ライ
ンまたは接地ラインとして用い、実装した回路素
子の所定端子に電源ラインまたは接地ラインを接
続させるようにして用いられる。

この内層導電層には、素子実装に適したピツチ
で複数の実装用クリアランス部、即ち導電層の欠
如した部分が二次元格子状に配置されている。ま
た、表層導電層と裏層導電層とをスルーホールに
よつて電気的に接続すべき箇所には、スルーホー
ル用クリアランス部（一般に実装用クリアランス
部より径が小さい）が配置されている。

このように内層導電層にスルーホール用クリア
ランス部を設ける多層プリント基板では、各回路
基板ごとにスルーホールを設ける位置が異なるた
め、各回路基板ごとに内層導電層のパターンを変
えなければならない。このため、従来のこれらの
基板はユニークマルチ基板と呼ばれている。

しかしながら、このようなユニークマルチ基板
には、製造時に各回路基板ごとに内層導電層のパ
ターン作成を行なわなくてはならないため、製造
時間がかかり、また、コスト高になるという欠点
がある。

〔考案の目的〕

そこで本考案は、内層を共通化することがで
き、製造時間の短縮化、製造コストの低減化を図
ることができる多層プリント基板を提供すること
を目的とする。

〔考案の概要〕

本考案の特徴は、所定配線パターンを有する表
層導電層と、所定配線パターンを有する裏層導電
層と、これらの間に挟まれた少なくとも１つの内
層導電層と、を有する多層プリント基板におい
て、内層導電層に素子実装に適した第１のピツチ
で複数の実装用クリアランス部を二次元格子状に
配置し、この二次元格子の配列方向に対して45゜
の角度をなす１つの直線を基準線として定義し、
実装用クリアランス部間を通り基準線に平行な複
数の線分上に、第１のピツチより小さい第２のピ
ツチで実装用クリアランス部より径が小さく表層
導電層と裏層導電層とを接続するための複数のス
ルーホール用クリアランス部を配列し、汎用に適
するだけの多数のスルーホール用クリアランス部
を、内層導電層を分断しないように配置すること
ができるようにし、内層の共通化を可能にし、製
造時間の短縮化、製造コストの低減化を図つた点
にある。

〔考案の実施例〕

以下本考案を図示する実施例に基づいて説明す
る。第１図に本考案に係る多層プリント基板の内
層導電層のパターンの一例を示す。図のハツチン
グを施した部分は銅箔パターン１で、この部分に
は電源ラインまたは接地ラインが接続される。こ
の内層導電層には、素子実装に適した第１のピツ
チ、即ち本実施例の場合ICのリードピツチ2.54mm
の間隔で、実装用クリアランス部２（図の径の大
きな円）が二次元格子状に配置されている。即
ち、この実装用クリアランス部２では、銅箔パタ
ーンが欠如しており、回路素子を実装したとき、
この部分を通る外部リードを銅箔パターン１と接
触させないようにする働きをする。なお、電源ラ
インまたは接地ラインと接続すべき外部リードの
ために、二次元格子状に配置された実装用クリア
ランス部の一部分は、銅箔パターン１と接続した
接続用クリアランス部３を形成している。

この内層導電層には、上述の実装用クリアラン
ス部２の他に、スルーホール用クリアランス部４
（図の径の小さな円）が多数設けられている。こ
こで注目すべき点は、このスルーホール用クリア
ランス部４の配置である。即ち、実装用クリアラ
ンス部２が配置されている二次元格子の配列方向
に対して45゜の角度をなす１つの直線を基準線５
と定義し、実装用クリアランス部２間を通りこの
基準線５に平行な線分上に、スルーホール用クリ
アランス部４は配置されているのである。しかも
その配置ピツチは実装用クリアランス部２が配置
されている第１のピツチより小さい第２のピツチ
となつている。第１図に示す実施例では、基準線
５は図の水平線に対して45゜の角度をなしている
が、この基準線５は二次元格子の配列方向に対し
て45゜の角度をなしていればよいので、結局図の
水平線に対しては、45゜、135゜、225゜、315゜の４と
おりの角度をなしていればよいことになる。別言
すれば、本実施例では、スルーホール用クリアラ
ンス部２は右上から左下へと斜め方向の列状に配
置されているが、左上から右下へという斜め方向
の列状に配置してもかまわない。

結局、このスルーホール用クリアランス部４は
二次元格子の対角上に配置された実装用クリアラ
ンス部２の間に配置されることになるが、このと
き図のように互いに重なるように配置することに
より、配置密度を高めることができる。本実施例
では、対角上の２つの実装用クリアランス間に４
つのスルーホール用クリアランス部を設けてい
る。

この内層導電層の周囲には基板フレーム６が形
成されており、また、上下には絶縁層を介して表
層導電層と裏層導電層が形成される。スルーホー
ル用クリアランス部４は、この表層導電層と裏層
導電層とを接続するための接続線を通すためのス
ルーホールを開孔するためのものである。前述の
ようにこのスルーホールを開孔する位置は、各回
路基板ごとに異なるが、本実施例のようにスルー
ホール用クリアランス部４を多数設けておけば、
この内層パターンを汎用のものとして用い、各回
路基板ごとに適当なスルーホール用クリアランス
部４を選択してスルーホールを開孔することがで
きる。但し第１図の実装用クリアランス部２ａに
回路素子の外部リードが実装された場合には、ス
ルーホール用クリアランス部４ａは使用できなく
なる。

本考案の第１の特徴は、このように多数のスル
ーホール用クリアランス部を設けたのにもかかわ
らず、銅箔パターン１は依然として１つの連続閉
領域を形成している点である。即ち、スルーホー
ル用クリアランス部を任意の位置に多数設けたと
すると、銅箔パターン１が分断されて、電気的に
非接触ないわゆる島領域が形成されるという弊害
が生ずるおそれがあるが、本考案に係る配列によ
れば、銅箔パターンは必ず１つの連続した閉領域
となるのである。

本考案の第２の特徴は、スルーホール用クリア
ランス部を格子の対角上に斜めに配置した点であ
る。このように斜めに配置することにより、スル
ーホールを介しての表層導電層と裏層導電層との
接続が容易となるのである。例えば第２図に示す
ように、表層導電層上の配線パターン７と裏層導
電層上の配線パターン８とを接続する場合、スル
ーホール９を図のように斜めに設けることにより
効率よく接続を行なうことができる。

対角上の２つの実装用クリアランス間に４つの
スルーホール用クリアランス部を設けるとする
と、実装用クリアランス２（第３図では二重丸で
示す）もスルーホール形成用として用いることが
できるから、2.54mm×2.54mmの格子上には、第３
図に示すとおり最高20個（二重丸、白丸、黒丸）
のスルーホール用クリアランス部を設けることが
できる。しかしながら、第２図に示すような効率
のよい接続を行なうことを考えると、2.54mm間隔
に２本の信号ラインが走る標準的なパターンであ
れば、2.54mm×2.54mmの格子上に８個のスルーホ
ール用クリアランス部が存在すれば十分である。
従つて第３図の白丸で示す部分にスルーホール用
クリアランス部を設けるだけで十分である。2.54
mm間隔に３本以上の信号ラインが走るパターンで
は、もう少しスルーホール用クリアランス部の配
置密度を高めればよい。

〔考案の効果〕

以上のとおり本考案によれば、多層プリント基
板において、内層導電層に格子状に配置された複
数の実装用クリアランス部の対角上に斜めにスル
ーホール用クリアランス部を配置するようにした
ため、汎用に適するだけの多数のスルーホール用
クリアランス部を、内層導電層を分断しないよう
に設けることができるようになり、内層の共通化
が実現でき、製造時間の短縮化、製造コストの低
減化を図ることができる。

【図面の簡単な説明】

第１図は本考案に係る多層プリント基板の内層
導電層のパターンの一例を示す図、第２図は本考
案に係る多層プリント基板におけるスルーホール
形成の説明図、第３図は本考案に係る多層プリン
ト基板のスルーホール用クリアランス部の配置図
である。 １……銅箔パターン、２……実装用クリアラン
ス部、３……接続用クリアランス部、４……スル
ーホール用クリアランス部、５……基準線、６…
…基板フレーム、７……表層導電層上の配線パタ
ーン、８……裏層導電層上の配線パターン、９…
…スルーホール。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 所定配線パターンを有する表層導電層と、所
   定配線パターンを有する裏層導電層と、これら
   の間に挟まれた少なくとも１つの内層導電層
   と、を有する多層プリント基板において、前記
   内層導電層に素子実装に適した第１のピツチで
   複数の実装用クリアランス部を二次元格子状に
   配置し、前記二次元格子の配列方向に対して
   45゜の角度をなす１つの直線を基準線として定
   義し、前記実装用クリアランス部間を通り前記
   基準線に平行な複数の線分上に、前記第１のピ
   ツチより小さい第２のピツチで前記実装用クリ
   アランス部より径が小さく前記表層導電層と前
   記裏層導電層とを接続するための複数のスルー
   ホール用クリアランス部を配列したことを特徴
   とする多層プリント基板。 ２ 各導電層が銅で形成されていることを特徴と
   する実用新案登録請求の範囲第１項記載の多層
   プリント基板。 ３ 内層導電層が電源ラインまたは接地ラインを
   形成することを特徴とする実用新案登録請求の
   範囲第１項または第２項記載の多層プリント基
   板。