JPS6028296A - セラミツク多層配線回路板 - Google Patents

セラミツク多層配線回路板

Info

Publication number
JPS6028296A
JPS6028296A JP58135882A JP13588283A JPS6028296A JP S6028296 A JPS6028296 A JP S6028296A JP 58135882 A JP58135882 A JP 58135882A JP 13588283 A JP13588283 A JP 13588283A JP S6028296 A JPS6028296 A JP S6028296A
Authority
JP
Japan
Prior art keywords
ceramic
thermal expansion
circuit board
conductor
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58135882A
Other languages
English (en)
Other versions
JPH0326554B2 (ja
Inventor
信之 牛房
荻原　覚
野呂　孝信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58135882A priority Critical patent/JPS6028296A/ja
Priority to DE8484305023T priority patent/DE3483292D1/de
Priority to EP84305023A priority patent/EP0133010B1/en
Priority to US06/634,066 priority patent/US4598167A/en
Publication of JPS6028296A publication Critical patent/JPS6028296A/ja
Publication of JPH0326554B2 publication Critical patent/JPH0326554B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、低比誘電率で、熱膨張係数が３０〜７０　Ｘ
　１０”／Ｃのセラミック材料と、銀、銅。
金等を主成分とする導体とから構成されたセラミック多
層配線回路板に係シ、特に、ＬＳＩ搭載用セラミック多
層回路板に関する。
〔発明の背景〕
電子回路の高密度化に伴い、半導体素子を搭載するセラ
ミック板も多用されるようになってきた。
従来、セラミック板は熱伝導率２機械的強度、電気絶縁
性などの点からアルミナ磁器が採用されている。
しかしながら、アルミナセラミックスは比誘電率が９前
後と大きく、そのため、電子回路の信号伝送速度が遅く
、回路信号の高速伝送に対して不利になる。また、アル
ミナセラミックスの焼成温度は１５００〜１６５０ｔｌ
；’と高温であバ配線回路をセラミックスの焼成と同時
に形成するために適用できる導体はタングステンまたは
モリブデンなどの高融点金属材料に限定される。タング
ステン及びモリブデンは焼結しがたい材料であムまた、
室温の抵抗も５．２または５．５μΩ・錆と大きい。
高密度に回路を形成する場合、配線幅が小さくなるため
、単位長さ当）の抵抗が大きくなる。このため、電圧降
下による信号の伝達速度が遅くなる。
このように従来のアルミナセラミックスを用いたもので
は比誘電率が大きいこと、形成される導体の抵抗が大き
いことから、電算機の高速化に対して不利である。
〔発明の目的〕
本願第１番目の発明の目的は、低温焼成可能なセラミッ
クスに、配線導体として比抵抗の小さい銀、銅、金およ
びそれらが少なくとも１種以上含む複合体および合金を
用い、導体とセラミックスの熱膨張係数の差が１００　
Ｘ　１０−７／Ｃ以下とし、これらの熱膨張係数の差に
よる熱応力の発生を少なくシ、スルーホール部とセラミ
ックスの境界部にクラックが生じないようにしたことに
ある。
本願第２番目の発明の目的は、低温焼成可能なセラミッ
クスに、配線導体として低抵抗の銀、銅。
金またはそれらの合金を用い、スルーホールピッチを狭
くシ、高密度に配線することによシ、クラックの発生を
なくすことにある。
〔発明の概要〕
導電性のすぐれた導体材料として、銀（１，６μΩ・ｃ
ｒｎ）、銅（１，７μΩ・ｃＩｎ）、金（２，２μΩ・
ｃＩｎ）が知られている。この材料の融点は各々９６１
　Ｃ，１０８３１：ｌ’及び１０６３Ｃである。セラミ
ック多層配線回路板にこれらの導体を使うためには、こ
の融点よル低温で焼結できるセラミック材料を選定しな
ければならない。導体材料の融点よシ高温で焼成すると
印刷法により形成された導体は溶解し、断線またはショ
ートをおこす恐れがある。
銀、銅および金は、比抵抗は小さいが、熱膨張係数がそ
れぞれ、１９３Ｘ１０−７／Ｃ，１７３Ｘ１０−７／Ｃ
および１５０　Ｘ　１０−’／Ｃで非常に太きい。
セラミック材料としては、ＬＳＩチップを直接搭載する
ために、シリコンの熱膨張係数（３５Ｘ１０−７／Ｃ）
とあまシ差があっては、接続部の信頼性が問題となる。
そのため、現在実用化されているアルミナの熱膨張係数
（７０Ｘ　１０−’／ｃ程度）よシ小さいことが望まれ
ている。すなわち、セラミック材料の熱膨張係数は７０
　Ｘ　１０−’／Ｃ以下とすると、銀、銅および金の熱
膨張係数との差が大きいために、スルーホール部とセラ
ミック材との境界部にクラックが生じた。
多層配線回路板を作成するためには、絶縁体であるセラ
ミック材料とセラミック材料の間に配線導体が、各層間
の配線導体を接続するためのスルーホール用導体が必要
である。
導体材料として、比抵抗が小さく、スルーホール部とセ
ラミックスの境界部にクラックが生じない程度の熱膨張
係数が要求される。このような導体材料としては、銀、
銅および金は、比抵抗は小さいが、熱膨張係数がそれぞ
れ、１９３Ｘ１０”／Ｃ，１７３Ｘ１０−’／Ｃおよび
１５０　Ｘ　１０−７／Ｃで非常に大きい。
セラミック材料としては、ＬＳＩチップを直接搭載する
ために、シリコンの熱膨張係数（３５ｘ１０−’／Ｃ）
とあまシ差があっては、接続部の信頼性が問題となる。
そのため、現在実用化されているアルミナの熱膨張係数
＜　７０　Ｘ　１０−７／ｃ程度）よシ小さいことが望
まれている。すなわち、セラミック材料の熱膨張係数は
７０　Ｘ　１　ｏ−７／ｃ以下とすると、銀、銅および
金の熱膨張係数との差が大きいために、スルーホール部
とセラミック材との境界部にクラックが生じた。
多層配線回路板を作成するためには、絶縁体であるセラ
ミック材料とセラミック材料の間に配線導体が、各層間
の配線導体を接続するためのスルーホール用導体が必要
でちる。導体材料として、比抵抗が小さく、熱膨張係数
の大きな銀、銅および金を使用しても、スルーホール部
とセラミック材との境界部にクラックが生じないような
解決方法として、スルーホールピッチ間隔ヲ狭くスるこ
とが考えられる。
現在実用化されているアルミナセラミック材にタングス
テンまたはモリブデンを導体材料として使用する場合に
は、導体の熱膨張係数（Ｗは４．５Ｘ　１０−７／Ｃｔ
たはＭＯは５．４　ＸＩ　Ｏ”／ｃ）カアルミナセラミ
ック材のそれ（７０Ｘ１０−７／ｃ）に比べて小さいた
めにスルーホールピッチを小さくすると、スルーホール
間にクラックが生じ、スルーホールピッチを狭くするこ
とが出来なかった。
この場合においてはスルーホール径０．２順でスルーホ
ールピッチ０．８　ｒａｙｎ以上でクラックが生じない
が、スルーホールピッチを狭くするとクラックが発生し
やすい問題がある。すなわち、アルミナセラミックスに
タングステンやモリブデンのように、導体材料がセラミ
ック材料より熱膨張係数が小さい場合には、高密度化に
限界がある。
しかし、導体材料に、銀、銅および金を含ませたものを
使用し、セラミック材料として熱膨張係数が７０　Ｘ　
１０−７／Ｃ以下のものを使用する場合には、アルミカ
セラミックータングステンまたはモリブデンの場合とは
逆に、スルーホール径が０、１　闘で、スルーホールピ
ッチが０．５關よＥｌい場合には、スルーホール部とセ
ラミック材の境界部に円弧状のクラックが発生している
が、スルーホールピッチを０．５　ａｒｍ以下にすると
、クラックが発生しなくなることがわかった。
また導電材料として、銅、金等の比抵抗の小さい金属を
主成分とし、熱膨張係数の小さい材料をフィラーとして
含有させ導体材料の熱膨張係数を小さくすることが考え
られる。
セラミックスの熱膨張係数を７０　Ｘ　１０−７／Ｃ以
下とすると、導体材料の熱膨張係数の差が１００ＸＩＯ
−７／ｒより大きいと、スルーホール部とセラミックス
の境界部にわずかにクラックの発生が認められたが、セ
ラミックスと導体材料の熱膨張係数の差が１００ＸＩＯ
−７／Ｃ以下であれば、全くクラックが発生しなくなる
ことがわかった。
セラミック材に等間隔にスルーホールが存在するような
系について、熱膨張係数の差による熱応力を有限要素法
による応力解析を行った結果、セラミック材の熱膨張係
数が、導体材料の熱膨張係数より小さい場合には、スル
ーホール中心から考えて、半径方向に引張応力が加わシ
、円周方向に圧縮応力が加わる。セラミック材料は一般
的に圧縮応力には強いが、引張応力には弱いことが知ら
れている。すなわち、この場合には、スルーホール部と
セラミック材の境界部に引き離そうとする応力が働いて
いることになる。
スルーホールピッチを狭くスると、スルーホール部とセ
ラミック材を引き離そうとする熱応力（引張応力）が減
少することが確認された。また、逆に、セラミック材の
熱膨張係数が、導体材料の熱膨張係数よう大きい場合、
すなわち、アルミナセラミックスにタングステンまたは
モリブデンを導体材料として使用した場合には、スルー
ホール中心から考えて、半径方向に圧縮応力、円周方向
に引張応力が加わっている。すなわち、この場合には、
スルーホール間にクラックが伝播し、応力を緩和する方
向に熱応力が働く。スルーホールピッチを狭くすると、
円周方向の引張応力が増加し、スルーホール間にクラッ
クが発生しやすくなることが確認された。応力解析の結
果からも、セラミック材料の熱膨張係数が導体材料の熱
膨張係数よ）小さい場合にはスルーホールピッチを狭く
する。
すなわち、高密度に配線することによ）、熱応力の発生
を減少させ、クラックが生じにくくなることがわかる。
また、導体材料の熱膨張係数を小さくすると、スルーホ
ール部とセラミック材を引き離そうとする熱応力（引張
応力）が減少し有効であることが確認された。
以上まとめると要するに本願第１番目の発明は、導体の
熱膨張係数がセラミックスの熱膨張係数よシ大きいセラ
ミック多層配線回路板において、導体とセラミックスの
熱膨張係数の差が１００×１０”７／ｐ以下である点に
特徴がある。また本願第２番目の発明は、同じ前提の多
層回路板において、スルーホールピッチを０．５闘以下
にすることに特徴がある。いずれにしても導体としては
、銀。
銅、金及びそれらが少なくとも１種以上含まれる合金が
使用でき、セラミックスとしては熱膨張係数が３０〜７
０Ｘ１０”７／Ｃであることが望ましい。
〔発明の実施例〕
以下、本発明の詳細な説明する。各例中、部となるのは
重量部を、チとあるのは重量％を意味する。
原料に用いる低温軟化ガラスの組成とその特性を第１表
に示す。
セラミック材料の基本となる低温軟化ガラス。
酸化ケイ素の混合比率と焼結温度及びスルーホール周辺
のクラックの有無について帛２表〜第７表に示す。
酸化ケイ素は、石英１石英ガラス、クリストバライト、
トリジマイト等多形があり、それぞれ、熱膨張係数が異
なることから、フィラーとして使用する酸化ケイ素の多
形を利用することにより、目的とする熱膨張係数が得ら
れる。
実施例１ 第２表の混合比率でセラミックス原料を１００部秤取し
、ボールミルで２４時間混合する。さらに、ポリビニル
ブチラール樹脂６．０部、フタル酸ジオクチル２．４部
、トリクロルエチレン２　ａ、　０　部、パークロルエ
チレン９．０部及ヒプチルアルコール６．０部を入れ、
再びボールミルでｌθ時間混合する。これによシ混合物
はスラリーになる。スラリーは、ドクターブレードを用
いてポリエステルフィルム上に連続的に厚さ０．２５１
１ｍに成形する。最高温度１２０Ｃで加熱して溶媒類を
揮散させグリーンシートにする。グリーンシートを所定
の形状に切断する。パンチ法によシスルーホール径０．
１園の穴をスルーホールピッチ０．２〜２．０ｖａｎノ
間隔にあけ、銀の導体ペーストを印刷法によシスルーホ
ール内に配線の層間隔接続用の導体を形成する。
また、シートの表面に所定パターンの配線導体を印刷す
る。銀の導体が印刷された６枚のグリーンシートをガイ
ド穴を用いて積み重ね、１２０Ｃで１０Ｋｆ／ｌ：ｒ／
ｌの圧力で接着する。
積層したグリーンシートを炉詰めして、空気雰囲気中で
焼成する。焼成温度は、第２表の焼結温度で、約３０分
間保持して焼成する。
以上の工程によシ導体層数６層の七２ミック配線回路板
を得る。この回路板は導体に銀が用いられているので、
配線幅８０μｍで配線の抵抗は０．４Ω／ｃｍである。
スルーホールピッチが０．５　ｗＩより大きいものはス
ルーホール周辺に、わずかにクシツクの発生が認められ
た。これは、導体に使用した銀とセラミック材の熱膨張
係数の差によるものであるが、スルーホールピッチが０
．５　ｗｍ以下のものについては、クラックの発生が全
く認められず、熱膨張係数の差が大きい場合においても
、スルーホールピッチを狭くすることにより、すなわち
高密度配線にすることによりクラックの発生をなくすこ
とができるのを見い出した。これは、セラミック材の熱
膨張係数が導体材料の熱膨張係数より小さい場合にのみ
有効な結果である。
実施例２ 実施例１と同様に第２表の混合比率でセラミック原料１
００部を秤取し、ボールミルに入れて２４時間混合する
。さらにメタアクリル酸樹脂５．９部、７タル酸ジオク
チル２．４部、酢酸エチル２３．０部、酢酸ブチル９．
０部、ブチルアルコール６．０部を入れ、再びボールミ
ルで１０時間混合する。これによシ混合物はスラリーに
なる。スラリーはドクターブレードを用いて、ポリエス
テルフィルム上に連続的に厚さ０．２５＋＋ｍに成形す
る。シートは最高温度１２０Ｃで加熱し、溶剤類を揮散
させグリーンシートをつくる。グリーンシートは所定の
形状に切断し、パンチ法により、スルーホー　ル径０．
１　ｍの穴をスルーホールピッｆ０．２〜２０簾の間隔
にあけ、銅の導体ペーストが形成された６枚のグリーン
シートはガイド穴を用いて重ね、１２０Ｃで１５に７／
Ｃ４の圧力で接着する。
積層したグリーンシートを炉詰めして、焼成する。焼成
雰囲気は水素３〜７％を含む窒素雰囲気で、ガス中にわ
ずかな水蒸気を導入し、有機結合剤の熱分解を促進させ
る。この場合においても、実施例１と同様の温度で焼成
する。
以上の工程により、導体層数６層の配線回路板を得た。
この回路板には配線に銅が用いられているので線幅８０
μｍの配線抵抗は０．４Ω／ｃｍである。
実施例１と同様にスルーホールピッチが０．６園よシ大
きいものは、スルーホール周辺に、わずかにクラックの
発生が認められた。これは、導体に使用した銅とセラミ
ック材の熱膨張係数の差によるものであるが、スルーホ
ールピッチが０．６　ｗｎ以下のものについては、熱膨
張係数の差が大きい場合においてもクラックの発生が全
く認められず、スルーホールピッチを狭くすることによ
り、すなわち高密度配線にすることによりクラックの発
生をなくすことができることを見い出した。
実施例３ 第３表の混合比率でセラミックス原料を１００部秤取し
、ボールミルで２４時間混合する。さらに、ポリビニル
ブチシール樹脂６．０部、フタル酸ジオクチル２４部、
トリクロルエチレン２３．０部、パークロルエチレン９
．０ｍ及びブチルアルコール６．０部を入れ、再びボー
ルミルで１０時間混合する。これにより混合物はスラリ
ーになる。スラリーは、ドクターブレードを用いてポリ
エステルフィルム上に連続的に厚さ０．２５ｍに成形す
る。最高温度１２０Ｃで加熱して溶媒類を揮散させグリ
ーンシートにする。グリーンシートを所定の形状に切断
する。バンチ法により所定のスルーホールをあけ、導体
材料として、第４表に示す混合比率で導体ペーストを作
成し、印刷法によシスルーホール内に配線の層間隔接続
用の導体を形成する。
また、シートの表面に所定パターンの配線導体を印刷す
る。銀及び金糸の導体が印刷された６枚のグリーンシー
トをガイド穴を用いて積み重ね、１２０Ｃで１０Ｋｇ／
ｃｔｌの圧力で接着する。
積層したグリーンシートを炉詰めして、空気雰囲気中で
焼成する。焼成温度は、第３表の焼結温度で、約３０分
間保持して焼成する。
以上の工程により導体層数６層のセラミック配線回路板
を得る。
セラミックスと導体材料の熱膨張係数が１００Ｘ　１０
−７／ｌ：”より大きいものは、スルーホール部とセラ
ミックスの境界部にわずかにクラックが発生しているが
、導体材料の熱膨張係数を小さくし、セラミックスとの
熱膨張係数の差を１００　Ｘ　１０’−’／Ｃ以下にし
たものは、クラックの発生が全く認められなかった。
実施例４ 実施例１と同様に第３表の混合比率でセラミック原料１
００部を秤取し、ボールミルに入れて２４時間混合する
。さらにメタアクリル酸樹脂５．９部、フタル酸ジオク
チル２４部、酢酸エチル２３６０部、酢酸ブチル９．０
部、ブチルアルコール６．０部を入れ、再びボールミル
で１０時間混合する。これによシ混合物はスラリーにな
る。スラリ−はドクタープンードを用いて、ポリエステ
ルフィルム上に連続的に厚さ０．２５調に成形する。シ
ートは最高温度１２０ｍ？で加熱し、溶剤類を揮散させ
グリーンシートをつくる。グリーンシートは所定の形状
に切断し、パンチ法によシ所定のスルーホールをあけ、
導体材料として、第５表に示す混合比率で導体ペースト
を作成し、印刷法によシスルーホール内に配線の層間隔
接続用の導体を形成する。また、シートの表面に所定パ
ターンの配線導体を印刷する。銅系の導体が印刷された
６枚のグリーンシートをガイド穴を用いて積み重ね、１
２０ｔ：”で１０に９／−の圧力で接着する。
積層したグリーンシートを炉詰めして、焼成する。焼成
雰囲気は水素３〜７％を含む窯素雰囲気で、ガス中にわ
ずかな水蒸気を導入し、有機結合剤の熱分解を促進させ
る。この場合においても、実施例３と同様の温度で焼成
する。
以上の工程により、導体層数６層の配線回路板を得た。
セラミックスと導体材料の熱膨張係数が１００Ｘ　１０
”７／ｌ：’　、１：如大きいものは、スル−ホール部
とセラミックスの境界部にわずかにクラックが発生して
いるが、導体材料の熱膨張係数を小さくし、セラミック
スとの熱膨張係数の差をＩ　Ｑ　ＯＸ　１０−７／Ｃ以
下にしたものは、クラックの発生カニ全く認められなか
った。
実施例５ 導体材料として、セラミックス原料に使用した低温軟化
ガラスと同一のものを含有した銀糸のペーストを使用す
ること以外は、上記実施例３と同様の方法でセラミック
配線回路板を得る。
第６表に、導体の配合比率、熱膨張係数およびその導体
を使用した際のスル−ホール周辺のり之ツクの有無を示
す。
セラミックスと導体材料の熱膨張係数が１００Ｘ　１０
−’／Ｃよ）大きいものは、スルーホール部とセラミッ
クスの境界部にわずかにクラツク力５発生しているが、
導体材料の熱膨張係数を／Ｊ’ｌさくし、セラミックス
との熱膨張係数の差を１００　Ｘ　１０”’７／Ｃ以下
にしたものは、クラックの発生妙；全く認められなかっ
た。
実施例６ 導体材料として、セラミックス原料に使用した低温軟化
ガラスと同一のものを含有した銅系のペーストを使用す
ること以外は、上記実施例４と同様の方法でセラミック
配線回路板を得る。
第７表に、導体の配合比率、熱膨張係数およびその導体
を使用した際のスルーホール周辺のクラックの有無を示
す。
セラミックスと導体材料の熱膨張係数が１００Ｘ　１０
”’／ｌ：”より大きいものは、スルーホール部とセラ
ミックスの境界部にわずかにクラックが発生しているが
、導体材料の熱膨張係数を小さくし、セラミックスとの
熱膨張係数の差を１００ＸＩＯ−７／Ｃ以下にしたもの
は、クラックの発生が全く認められなかった。
〔発明の効果〕
以上、本発明によれば、ＬＳＩチップとの接合部及び多
層配線回路板内の信頼性が得られるという効果がある。
【図面の簡単な説明】
第１図は、セラミック多層配線回路板の縦断面図、第２
図は、第１図のＡ−Ａ線断面図である。

Claims (1)

  1. 【特許請求の範囲】 １、導体とセラミックスが交互に積層され、各層間の配
    線はスルーホールに充填された導体によ多接続され、導
    体の熱膨張係数がセラミックスの熱膨張係数よシ大きい
    ことからなるセラミック多層配線回路板において、導体
    とセラミックスの熱膨張係数の差が１００　Ｘ　１０−
    ７／ｌ：’以下であることを特徴とする七２ミック多層
    配線回路板。 ２、導体としては、銀、銅、金およびそれらが少なくと
    も１種以上含む複合体および合金を使用することを特徴
    とする特許請求の範囲第１項記載のセラミック多層配線
    回路板。 ３、セラミックスとして、熱膨張係数が３０〜７０　Ｘ
    　１０−７／ｌ：”であることを特徴とする特許請求の
    範囲第１項記載のセラミック多層配線回路板。 ４、導体材料として、セラミックス多層配線回路板に使
    用する低温軟化ガラスと同一のものを含有する銀、銅、
    金およびそれらの合金を使用することを特徴とする特許
    請求の範囲第１項記載のセラミック多層配線回路板。 ５、導体とセラミックスが交互に積層され、各層間の配
    線はスルーホールに充填された導体によ多接続され、導
    体の熱膨張係数がセラミックスの熱膨張係数よシ大きい
    ことからなるセラミック多層配線回路板において、スル
    ーホールピッテラ０．５■以下にすることを特徴とする
    セラミック多層配線回路板。 ６、導体としては、銀、鋼、金およびそれらが少なくと
    も１種以上含む合金を使用することを特徴とする特許請
    求の範囲第５項記載のセンミック多層配線回路板。 ７、セラミックスとして、熱膨張係数が３０〜７０　Ｘ
    　１０’−７／Ｃであることを特徴とする特許請求の範
    囲第５項記載のセラミック多層配線回路板。
JP58135882A 1983-07-27 1983-07-27 セラミツク多層配線回路板 Granted JPS6028296A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58135882A JPS6028296A (ja) 1983-07-27 1983-07-27 セラミツク多層配線回路板
DE8484305023T DE3483292D1 (de) 1983-07-27 1984-07-24 Keramische mehrschichtleiterplatte.
EP84305023A EP0133010B1 (en) 1983-07-27 1984-07-24 Multilayered ceramic circuit board
US06/634,066 US4598167A (en) 1983-07-27 1984-07-25 Multilayered ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58135882A JPS6028296A (ja) 1983-07-27 1983-07-27 セラミツク多層配線回路板

Publications (2)

Publication Number Publication Date
JPS6028296A true JPS6028296A (ja) 1985-02-13
JPH0326554B2 JPH0326554B2 (ja) 1991-04-11

Family

ID=15161979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58135882A Granted JPS6028296A (ja) 1983-07-27 1983-07-27 セラミツク多層配線回路板

Country Status (4)

Country Link
US (1) US4598167A (ja)
EP (1) EP0133010B1 (ja)
JP (1) JPS6028296A (ja)
DE (1) DE3483292D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6364399A (ja) * 1986-09-04 1988-03-22 松下電器産業株式会社 セラミツク多層基板
USRE34887E (en) * 1986-06-06 1995-03-28 Hitachi, Ltd. Ceramic multilayer circuit board and semiconductor module
JP2007173857A (ja) * 2007-02-13 2007-07-05 Kyocera Corp 多層基板およびその製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632846A (en) * 1984-09-17 1986-12-30 Kyocera Corporation Process for preparation of glazed ceramic substrate and glazing composition used therefor
JPS622407A (ja) * 1985-06-27 1987-01-08 株式会社東芝 回路基板
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
JPS6273799A (ja) * 1985-09-27 1987-04-04 日本電気株式会社 多層セラミツク配線基板
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
US4808770A (en) * 1986-10-02 1989-02-28 General Electric Company Thick-film copper conductor inks
US4810420A (en) * 1986-10-02 1989-03-07 General Electric Company Thick film copper via-fill inks
US4882212A (en) * 1986-10-30 1989-11-21 Olin Corporation Electronic packaging of components incorporating a ceramic-glass-metal composite
US4883778A (en) * 1986-10-30 1989-11-28 Olin Corporation Products formed of a ceramic-glass-metal composite
AU1046788A (en) * 1986-10-30 1988-05-25 Olin Corporation Ceramic-glass-metal composite
US5024883A (en) * 1986-10-30 1991-06-18 Olin Corporation Electronic packaging of components incorporating a ceramic-glass-metal composite
JPH01248593A (ja) * 1988-03-30 1989-10-04 Ngk Insulators Ltd セラミック多層配線基板
US4910643A (en) * 1988-06-06 1990-03-20 General Electric Company Thick film, multi-layer, ceramic interconnected circuit board
US5164342A (en) * 1988-10-14 1992-11-17 Ferro Corporation Low dielectric, low temperature fired glass ceramics
US5258335A (en) * 1988-10-14 1993-11-02 Ferro Corporation Low dielectric, low temperature fired glass ceramics
US5071794A (en) * 1989-08-04 1991-12-10 Ferro Corporation Porous dielectric compositions
JPH05500584A (ja) * 1989-09-25 1993-02-04 イー・アイ・デユポン・ドウ・ヌムール・アンド・カンパニー 改良された複合誘電体
JPH0461293A (ja) * 1990-06-29 1992-02-27 Toshiba Corp 回路基板及びその製造方法
US5283104A (en) * 1991-03-20 1994-02-01 International Business Machines Corporation Via paste compositions and use thereof to form conductive vias in circuitized ceramic substrates
US5264399A (en) * 1992-04-28 1993-11-23 International Business Machines Corporation Ceramic composite body
DE69329357T2 (de) * 1992-05-14 2001-04-26 Matsushita Electric Industrial Co., Ltd. Verfahren zur Herstellung von Leitern in Kontaktlöcher in vielschichtigen Keramiksubstraten
US5342999A (en) * 1992-12-21 1994-08-30 Motorola, Inc. Apparatus for adapting semiconductor die pads and method therefor
US5587885A (en) * 1994-05-18 1996-12-24 Dell Usa, L.P. Mechanical printed circuit board/laminated multi chip module interconnect apparatus
US5400220A (en) * 1994-05-18 1995-03-21 Dell Usa, L.P. Mechanical printed circuit board and ball grid array interconnect apparatus
DE69528868T2 (de) * 1994-08-19 2003-03-27 Hitachi, Ltd. Keramikzusammensetzung für Schaltungssubstrat und seine Herstellung
WO1998030072A1 (en) * 1996-12-30 1998-07-09 Derochemont L Pierre Doing Bus Ceramic composite wiring structures for semiconductor devices and method of manufacture
US6323549B1 (en) * 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
US6162997A (en) * 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
US7474536B2 (en) 2000-10-27 2009-01-06 Ridley Ray B Audio sound quality enhancement apparatus and method
US7387838B2 (en) * 2004-05-27 2008-06-17 Delaware Capital Formation, Inc. Low loss glass-ceramic materials, method of making same and electronic packages including same
US7186461B2 (en) * 2004-05-27 2007-03-06 Delaware Capital Formation, Inc. Glass-ceramic materials and electronic packages including same
US7561436B2 (en) 2005-06-06 2009-07-14 Delphi Technologies, Inc. Circuit assembly with surface-mount IC package and heat sink
TW200807652A (en) * 2006-04-20 2008-02-01 Koninkl Philips Electronics Nv Thermal isolation of electronic devices in submount used for LEDs lighting applications
AT503706B1 (de) * 2006-06-07 2011-07-15 Mikroelektronik Ges Mit Beschraenkter Haftung Ab Schaltungsträger
JP4935217B2 (ja) * 2006-07-18 2012-05-23 富士通株式会社 多層配線基板
US8904631B2 (en) 2011-04-15 2014-12-09 General Electric Company Method of fabricating an interconnect device
EP2750141B1 (en) 2012-12-28 2018-02-07 Heraeus Deutschland GmbH & Co. KG An electro-conductive paste comprising coarse inorganic oxide particles in the preparation of electrodes in MWT solar cells

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3450545A (en) * 1966-05-31 1969-06-17 Du Pont Noble metal metalizing compositions
US3762936A (en) * 1967-07-31 1973-10-02 Du Pont Manufacture of borosilicate glass powder essentially free of alkali and alkaline earth metals
DE2218283A1 (de) * 1971-04-24 1972-11-23 N.V. Philips Gloeilampenfabrieken, Eindhoven (Niederlande) Verfahren zur Herstellung eines Gemenges für ein Borsilikatglas
DE2306236C2 (de) * 1973-02-08 1982-11-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Schichtschaltungen mit leitenden Schichten auf beiden Seiten eines Keramiksubstrates
DE2517743C3 (de) * 1975-04-22 1980-03-06 Jenaer Glaswerk Schott & Gen., 6500 Mainz Passivierender Schutzüberzug für Siliziumhalbleiterbauelemente
US4072771A (en) * 1975-11-28 1978-02-07 Bala Electronics Corporation Copper thick film conductor
US4029605A (en) * 1975-12-08 1977-06-14 Hercules Incorporated Metallizing compositions
US4109377A (en) * 1976-02-03 1978-08-29 International Business Machines Corporation Method for preparing a multilayer ceramic
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
US4355114A (en) * 1979-11-05 1982-10-19 Rca Corporation Partially devitrified porcelain containing BaO.2MgO.2SiO2 and 2MgO.B2 O3 crystalline phases obtained from alkali metal free divalent metal oxide borosilicate glass
US4256796A (en) * 1979-11-05 1981-03-17 Rca Corporation Partially devitrified porcelain composition and articles prepared with same
JPS5729185U (ja) * 1980-07-28 1982-02-16
US4369254A (en) * 1980-10-17 1983-01-18 Rca Corporation Crossover dielectric inks
GB2102026B (en) * 1981-06-05 1985-07-10 Matsushita Electric Industrial Co Ltd Conductive pastes
US4415624A (en) * 1981-07-06 1983-11-15 Rca Corporation Air-fireable thick film inks
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
JPS5911700A (ja) * 1982-07-12 1984-01-21 株式会社日立製作所 セラミツク多層配線回路板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE34887E (en) * 1986-06-06 1995-03-28 Hitachi, Ltd. Ceramic multilayer circuit board and semiconductor module
JPS6364399A (ja) * 1986-09-04 1988-03-22 松下電器産業株式会社 セラミツク多層基板
JP2007173857A (ja) * 2007-02-13 2007-07-05 Kyocera Corp 多層基板およびその製造方法

Also Published As

Publication number Publication date
DE3483292D1 (de) 1990-10-31
JPH0326554B2 (ja) 1991-04-11
EP0133010A2 (en) 1985-02-13
EP0133010B1 (en) 1990-09-26
US4598167A (en) 1986-07-01
EP0133010A3 (en) 1986-06-25

Similar Documents

Publication Publication Date Title
JPS6028296A (ja) セラミツク多層配線回路板
EP0211619B1 (en) A multilayer ceramic circuit board
US4861646A (en) Co-fired metal-ceramic package
JPS5911700A (ja) セラミツク多層配線回路板
CA2050095A1 (en) Dielectric composition containing cordierite and glass
JPS59178752A (ja) 多層配線基板
JPH0816021B2 (ja) 多層ガラスセラミック基板およびその製造方法
JPH05144316A (ja) 導体ペースト組成物
JPH0636473B2 (ja) 多層セラミツク基板
JP3216260B2 (ja) 低温焼成セラミックス多層基板及びその製造方法
JP2872273B2 (ja) セラミツク基板材料
JPH1192256A (ja) 無機基板用導体、導体用ペースト及びこれを用いた無機多層基板
JP3125500B2 (ja) セラミックス基板
JP4454359B2 (ja) 無機多層基板
JP2754806B2 (ja) 窒化アルミニウム基板用導体ペースト
JPH0636474B2 (ja) 多層セラミック配線基板の製造方法
JP2002234781A (ja) 銅メタライズ組成物ならびにそれを用いたセラミック配線基板およびその製造方法
JP3241945B2 (ja) ガラスセラミック多層回路基板およびその製造方法
JPH0250638B2 (ja)
JPH0451059B2 (ja)
JPS62150856A (ja) セラミツク多層基板材料
JPS60254638A (ja) 半導体装置実装用ガラス−セラミツク基板
JP2001189557A (ja) セラミック多層回路基板、導体ペーストおよびその製造方法
JPS6164189A (ja) セラミツク多層配線基板の製造方法
JPH06291432A (ja) ムライトセラミック基板及びその製造方法