JPH01248593A - セラミック多層配線基板 - Google Patents

セラミック多層配線基板

Info

Publication number
JPH01248593A
JPH01248593A JP63074713A JP7471388A JPH01248593A JP H01248593 A JPH01248593 A JP H01248593A JP 63074713 A JP63074713 A JP 63074713A JP 7471388 A JP7471388 A JP 7471388A JP H01248593 A JPH01248593 A JP H01248593A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
insulating
copper
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63074713A
Other languages
English (en)
Inventor
Takeshi Suzuki
剛 鈴木
Toshiki Goto
後藤　利樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP63074713A priority Critical patent/JPH01248593A/ja
Priority to US07/330,761 priority patent/US4914260A/en
Publication of JPH01248593A publication Critical patent/JPH01248593A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、銅めっきと、絶縁層の組合せで多層化したセ
ラミック多層配線基板に関するものである。
（従来の技術とその課題） 従来、配線層と絶縁層とを複数層重ねたセラミック多層
配線基板の作製方法としては、厚膜法、薄膜法、めっき
法等が知られている。
このうち厚膜法においては、Ａｇ　−Ｐｄペースト、Ｇ
ｕペーストを印刷法により配線を形成し、さらに絶縁層
を印刷することにより多層化しているが、印刷法では配
線幅が１００μｍが限界であり、これ以下の微細配線の
形成は困難である問題があった。
また、薄膜法においては、スパッタリング法又は蒸着法
などの方法により配線を形成し、さらに絶縁層をこの上
に成形させ多層化させることが行なわれているが、装置
コスト、製造コストが高くなる問題があった。
さらに、めっき法においては、めっきにより導体が形成
され、この上にポリイミド等の有機質の絶縁層を形成さ
せ、多層化することが行なわれているが、ポリイミドの
耐熱温度は４００°Ｃ以下であり、後工程で配線基板が
４００°Ｃ以上の高温で処理される場合不都合な問題が
あった。
本発明の目的は上述した課題を解消して、耐熱性があり
各層間の密着性が良好で、微細な配線の多層化が可能な
セラミック多層配線基板を提供しようとするものである
。
（課題を解決するための手段） 本発明のセラミック多層配線基板は、銅めっきによって
配線層が形成され、この上にセラミックペーストを印刷
法により、好ましくはセラミック粉末を含む紫外線硬化
型ペーストをホトリソグラフィーの手法により絶縁層を
形成させる工程を複数回繰返し多層化したことを特徴と
するものである。
（作　用） 上述した構成で、セラミック基板上に銅めっきにより配
線を形成させることにより、低コストでかつ微細な配線
の多層化が可能となり、加えて、後工程でのガラスシー
ル等による加熱工程も可能とすることができる。
上述した銅めっきによる配線層と絶縁層好ましくは熱硬
化型セラミックペーストからなる絶縁層とからなる多層
配線基板は、従来考えられていなかった構造であり、こ
の構造を達成するためには、好ましくはセラミック基板
上にアンカー効果を有する孔を形成し、さらに絶縁層上
にもアンカー効果を有する孔を形成すると、各層間の密
着性が良好となり好ましい。
以下、本発明のセラミック多層配線基板の製造方法の典
型的な例について説明する。
基板としては、通常アルミナ質基板でアルミナ組成とし
て８０〜９９．５％のものが用いられるが勿論アルミナ
質以外のセラミック基板も用い得る。必要に応じて基板
上にアンカー効果を有する孔を設ける。次に、基板上の
所定位置に無電解銅めっきにより、銅めっき被膜を形成
する。さらに、電気銅めっきにより所定の厚みまで銅め
っき被膜を形成し配線層を形成する。銅めっき被膜上に
印刷法又はドライフィルム法又は液状レジストを用いた
フォトリソグラフィー法によりレジストパターンを形成
し、次に銅被膜をエツチングすることにより銅めっき配
線が形成される。次に、絶縁ペーストを印刷法によって
銅めっき配線上に塗布し、銅めっき配線を酸化しない雰
囲気で焼成する。なお、上述しためっき及び絶縁ペース
トの焼成に至る工程は必要とされる配線層数になる迄繰
返される。
上述した方法により形成された本発明のセラミック多層
配線基板の一例の概念を二層の場合を例にとって第１図
（ａ）〜（ｄ）に示す。第１図（ａ）に示す例では、基
板１上に銅めっき配線層２を設け、さらにその上に上層
との電気的接続を必要とする部分以外の部分に絶縁層３
を設けている。また、第１図（ｂ）に示す例では第１図
（ａ）に示す例に加えて基板１上にアンカー効果を有す
る孔４を設け、第１図（ｃ）に示す例ではさらに絶縁層
３上にもアンカー効果を有する孔４を設けている。さら
に第１図（ｄ）に示す例では、基板１上および絶縁層３
上にアンカー効果を有する孔４を設けている。
以下、基板、銅めっき配線層および絶縁層についての種
々の条件について詳述する。
■基板 基板上に銅めっきが施され、さらに絶縁層を焼成する除
銅めっき被膜は加熱される。この除銅めっき被膜と基板
の熱膨張の差により銅めっき被膜にふくれが生じること
がある。以下の第１表は、９９．５％アルミナ基板、９
０％アルミナ基板および９６％アルミナ基板に０．５μ
ｍの無電解銅めっき、さらに２０μｍの電気銅めっきに
よりめっき被膜を形成させ、エツチングにより５　ｍｍ
　Ｘ　４０ｍｍの銅パターンを形成させ、９００°Ｃの
Ｎ２ガス中で１０分間焼成した後のふくれの発生状態を
示したものである。
第１表 このふくれを防止する方法として、予めアンカー効果を
有する表面多孔層を形成しである基板を用いることが有
効であった。表面多孔層は、９６％アルミナグリーンシ
ートに、アルミナ、ジルコニア、ムライトなどから選ば
れる粉体ペーストを塗布し、９６％アルミナグリーンシ
ートと同時焼成することにより形成される。また、基板
をエツチングして表面を多孔にして形成することもでき
る。
■銅めっき配線層 無電解銅めっきでは、めっき厚が厚いと、ふ（れが生じ
るため、０．１〜１．０μｍ程度にする必要がある。こ
れ以上のめっき厚みを所望する場合、めっきされる基板
にはアンカー効果を有する孔を形成させる必要がある。
必要に応じ、電気銅めっきで無電解銅めっきに引続き所
定の厚みまでめっきし、エツチングレジストを用いエツ
チングにより配線パターンが形成されるが、また無電解
銅めっきの後にエツチングレジストのパターンを形成さ
せておき、選択的に電気銅めっきを行い、銅めっき配線
パターンを形成させることもできる。
■絶縁層 絶縁ペーストとしては、銅を酸化させない焼成雰囲気通
常は窒素雰囲気で、焼成が可能な絶縁ペーストを用いる
。一般的には銅厚膜と組合わせて用いられる絶縁ペース
トを用いる。例えばデュポン（４５７５Ｄ）などが市販
されている。また、セラミック粉末を含む紫外線硬化型
絶縁ペーストとしては、各種の珪酸塩ガラスにＡ　ｌ　
２０３．　Ｂｚ（ｈｌＭｇＯ。
ＰｂＯ＋　Ｂａｄ、　ＺｎＯ，Ｌ１０２１　Ｔ１０２１
　Ｃａｂ、　Ｚｒ０ｚやその他の成分を１種または２種
以上含ませたガラスと、紫外線感光性を有する共重合体
とを混合したものを好適に使用することができる。
絶縁層の形態としては、第２図（ａ）に示すように基板
１上にピアホール５を有する絶縁層３を全面に形成する
ものや、第２図（ｂ）に示すように基板１上に下層のめ
っき導体６と絶縁Ｎ７を部分的に形成した後上層のめっ
き導体８を形成し、下層めっき導体６と上層のめっき導
体８とを絶縁したものが考えられる。
絶縁層で形成するピアホールの大きさによって、用いら
れる絶縁ペーストは異なる。ピアホール径が２００μｍ
以上であれば、絶縁ピアホールは印刷により形成される
。２００μｍ以下である場合は、絶縁ペーストは紫外線
硬化性のものが選択される。
ピアホールはフォトリソグラフィ一方法によって形成さ
れる。この場合、絶縁ペーストは全面に印刷法により塗
布される。次に、フォトマスクを用いピアホール形成部
分以外のところに、紫外線を照射して硬化した後、ピア
ホール部分は現像によって除去され、ピアホールが形成
される。またこの場合第３図に示すように１層当りの絶
縁層を２層構造とし、１層目３ａを印刷法によりラフな
ピアホールを形成しておき、２層目３ｂに紫外線硬化性
の絶縁ペーストを用い、所定の寸法のピアホールを形成
させることも出来る。
絶縁層上にさらに無電解銅めっき、電気銅めっきを施し
２層目の銅配線パターンを形成させる場合に銅めっき配
線と絶縁層間の密着性が不足していると、さらに絶縁層
を形成した際に、１層目の絶縁層とめっき配線間にふく
れを生じる。よって絶縁層上にアンカー効果を有する孔
を形成させておくと好ましい。
この孔を形成させる方法としては、まず通常の絶縁層の
焼成温度で、絶縁性の充分な絶縁層を形成させておき、
さらにこの上に通常の焼成温度より低い温度で焼成した
絶縁層を形成する。絶縁ペースト中の有機質物質がバー
ンアウトし、絶縁ペースト中の無機成分として含まれる
ガラス成分が不充分に焼結し、絶縁層中に孔が形成され
る温度が望ましく、通常の焼成温度より５０〜２００°
Ｃ低い温度が選択される。
又、絶縁層上に孔を形成させる別の方法としては、まず
通常の手法で絶縁性の十分な絶縁層を形成させた後、こ
の上に孔を形成しやすい絶縁ペーストを用いて第２の絶
縁層を形成しても良い。孔を形成しやすい絶縁ペースト
としては、バーンアウト性の悪い有機樹脂を含有させる
方法、有機樹脂を多量に含有させる方法、焼結性の悪い
セラミック組成を用いる方法が適用できる。
（実施例） 以下、実際の例について説明する。
各種基板および絶縁層の組み合わせでのふくれの発生状
態および密着強度を調べた。基板は９６％アルミナ基板
、９６％アルミナグリーンシートにアルミナビーズをペ
ースト状としてスラリーを３０μｍ塗布し、同時焼成し
て表面多孔層を形成した基板、さらに９０％アルミナ基
板の３種類を用いた。
これら基板には第３図に示した様に、無電解銅めっき０
．７μｍさらに電気銅めっき１５μｍからなるめっき被
膜第一層１１を形成する。これをエツチングにより２ｍ
ｍＸ２闘のパッドとし、さらに各種方法で５０μｍから
７０μｍの厚みの絶縁層１２を形成し、この上に必要に
応じてめっき被膜第二層１３を形成する。これに、直径
０．８　ｍｍの錫めっき銅線をパッドに垂直に半田付し
、密着強度を測定した。
結果を第２表に示す。
第２表に示した様に、９６％アルミナ基板では表面多孔
層を形成し、さらに絶縁層は二層目を通常焼成温度より
低温で焼成することにより、ふくれを発生せずに充分な
密着力で銅めっき層と絶縁層を多層化出来ることがわか
った。また９０％アルミナ基板では、表面多孔層を形成
せず、絶縁層の焼成条件、材質の選択によりふくれを発
生せず、充分な密着力が得られることがわかった。
（発明の効果） 以上詳細に説明したところから明らかなように、本発明
のセラミック多層配線基板によれば、基板上に銅めっき
配線層および絶縁層を交互に多層設けることにより、さ
らに好ましくは基板上および／または絶縁層上にアンカ
ー効果を有する孔を形成して多層にすることにより、各
層間の密着性が良好で微細な配線の多層化が可能となる
。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は、それぞれ本発明の多層配線基
板の一例を示す概念図、 第２図（ａ）、　　（ｂ）はそれぞれ絶縁層の形態を示
す斜視図、 第３図は絶縁層の形態の他の例を示す概念図、第４図は
本発明の効果を確認するのに使用した試料を示す斜視図
である。 １・・・基板　　　　　　　２・・・銅めっき配線層３
・・・絶縁層　　　　　　４・・・孔５・・・ピアホー
ル　　　　６・・・下層めっき導体７・・・上層めっき
導体 特許出願人　　日本碍子株式会社 第１図 （ａ）（ｂ） ！ （Ｃ）　　　　　（ｄ） 第２図 （ａ） （ｂ）

Claims (4)

    【特許請求の範囲】
  1. １．セラミック基板上に配線層をなす銅めっき導体を形
    成し、さらにセラミック絶縁層を形成する工程を複数回
    繰返し、多層化したことを特徴とするセラミック多層配
    線基板。
  2. ２．前記絶縁層の形成が、セラミック粉末を含む紫外線
    硬化型ペーストを用いてなされる請求項１記載のセラミ
    ック多層配線基板。
  3. ３．前記セラミック基板上に、アンカー効果を　有する
    孔を形成させた請求項１または２記載のセラミック多層
    配線基板。
  4. ４．前記絶縁層上に、アンカー効果を有する孔を形成さ
    せた請求項１〜３のいずれかに記載のセラミック多層配
    線基板。
JP63074713A 1988-03-30 1988-03-30 セラミック多層配線基板 Pending JPH01248593A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63074713A JPH01248593A (ja) 1988-03-30 1988-03-30 セラミック多層配線基板
US07/330,761 US4914260A (en) 1988-03-30 1989-03-30 Ceramic multi-layer printed circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63074713A JPH01248593A (ja) 1988-03-30 1988-03-30 セラミック多層配線基板

Publications (1)

Publication Number Publication Date
JPH01248593A true JPH01248593A (ja) 1989-10-04

Family

ID=13555138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63074713A Pending JPH01248593A (ja) 1988-03-30 1988-03-30 セラミック多層配線基板

Country Status (2)

Country Link
US (1) US4914260A (ja)
JP (1) JPH01248593A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256836A (en) * 1989-06-09 1993-10-26 Toshiba Lighting & Technology Corporation Thick film hybrid circuit board device and method of manufacturing the same
US5157589A (en) * 1990-07-02 1992-10-20 General Electric Company Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's
JP2794960B2 (ja) * 1991-02-19 1998-09-10 松下電器産業株式会社 焼結導体配線基板とその製造方法
US5106308A (en) * 1991-03-04 1992-04-21 Allied-Signal Inc. Planar contact grid array connector
US5849355A (en) * 1996-09-18 1998-12-15 Alliedsignal Inc. Electroless copper plating
AU7373696A (en) * 1995-09-25 1997-04-17 Allied-Signal Inc. Planar electronic network
US6100178A (en) * 1997-02-28 2000-08-08 Ford Motor Company Three-dimensional electronic circuit with multiple conductor layers and method for manufacturing same
JP3852899B2 (ja) * 1999-10-13 2006-12-06 矢崎総業株式会社 ３次元回路体
EP1187521A1 (de) * 2000-09-09 2002-03-13 AB Mikroelektronik Gesellschaft m.b.H. Verfahren zur Herstellung einer Trägerplatte für elektronische Bauteile
DE10227658B4 (de) * 2002-06-20 2012-03-08 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
KR100896610B1 (ko) * 2007-11-05 2009-05-08 삼성전기주식회사 다층 세라믹 기판 및 그 제조방법
JP5961703B2 (ja) * 2012-11-28 2016-08-02 京セラ株式会社 配線基板およびその実装構造体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325780A (en) * 1980-09-16 1982-04-20 Schulz Sr Robert M Method of making a printed circuit board
JPS5975695A (ja) * 1982-10-23 1984-04-28 日本碍子株式会社 セラミツク厚膜回路基板
JPS6028296A (ja) * 1983-07-27 1985-02-13 株式会社日立製作所 セラミツク多層配線回路板
JPS61236192A (ja) * 1985-04-12 1986-10-21 株式会社日立製作所 セラミツク基板の電極形成方法
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPS62287658A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd セラミックス多層回路板
US4828961A (en) * 1986-07-02 1989-05-09 W. R. Grace & Co.-Conn. Imaging process for forming ceramic electronic circuits

Also Published As

Publication number Publication date
US4914260A (en) 1990-04-03

Similar Documents

Publication Publication Date Title
KR970004759B1 (ko) 다층회로를 제작하는 방법
US4806188A (en) Method for fabricating multilayer circuits
JPH01248593A (ja) セラミック多層配線基板
JPS63144554A (ja) 厚膜混成集積回路基板の製造方法
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
KR100715152B1 (ko) 금속 지지 기판 상에 금속 콘택 패드를 형성시키는 방법
JPH0645758A (ja) 多層セラミック基板およびその製造方法
JPH0680897B2 (ja) セラミツク銅多層配線基板の製造方法
JPH0368195A (ja) セラミック積層基板およびその製造方法
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JP2002344137A (ja) 厚膜多層基板およびその製造方法
JP2569716B2 (ja) 多層厚膜ｉｃ基板の製造法
JPH02252290A (ja) 多層配線基板の製造方法
JPH06105833B2 (ja) セラミック多層配線基板の製造方法
JPH04307797A (ja) 多層セラミック回路基板の製造方法
JPH0629660A (ja) 多層配線基板の製造方法
JPH0783180B2 (ja) セラミック多層基板とその製造方法
JPH02210893A (ja) 回路基板の製造方法
JPH06260761A (ja) 厚膜多層印刷基板の製造方法
JPH08279666A (ja) 導電性ペースト
JPH0832237A (ja) 多層配線セラミック基板およびビアフィル形成方法
JPH03288494A (ja) 多層セラミック基板のバイヤ形成方法
JPH02254785A (ja) 回路基板の製造法
JPH04206687A (ja) 薄膜多層配線基板
JPH0923068A (ja) 多層配線基板