JPS63144554A - 厚膜混成集積回路基板の製造方法 - Google Patents
厚膜混成集積回路基板の製造方法Info
- Publication number
- JPS63144554A JPS63144554A JP61293021A JP29302186A JPS63144554A JP S63144554 A JPS63144554 A JP S63144554A JP 61293021 A JP61293021 A JP 61293021A JP 29302186 A JP29302186 A JP 29302186A JP S63144554 A JPS63144554 A JP S63144554A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- paste
- thick film
- ceramic substrate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004020 conductor Substances 0.000 claims abstract description 49
- 238000007747 plating Methods 0.000 claims abstract description 25
- 239000000919 ceramic Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 230000007935 neutral effect Effects 0.000 claims abstract description 6
- 229910052802 copper Inorganic materials 0.000 claims abstract description 4
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 238000010304 firing Methods 0.000 claims description 8
- 238000007639 printing Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 2
- 229910006404 SnO 2 Inorganic materials 0.000 claims 1
- 238000002844 melting Methods 0.000 abstract description 3
- 229910052721 tungsten Inorganic materials 0.000 abstract description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 2
- 230000008018 melting Effects 0.000 abstract description 2
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 229940023462 paste product Drugs 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、厚膜混成集積回路基板の製造方法に係シ、
特に、セラミック基板上に厚膜導体と厚膜抵抗とを設け
た抵抗性の厚膜混成集積回路基板における抵抗の形成を
改善した厚膜混成集積回路基板の製造方法に関するもの
である。
特に、セラミック基板上に厚膜導体と厚膜抵抗とを設け
た抵抗性の厚膜混成集積回路基板における抵抗の形成を
改善した厚膜混成集積回路基板の製造方法に関するもの
である。
従来、セラミック基板上に厚膜導体と厚膜抵抗とを設け
た抵抗性の厚膜混成集積回路基板の製造方法としては9
次のような方法が普通に用いられていた。
た抵抗性の厚膜混成集積回路基板の製造方法としては9
次のような方法が普通に用いられていた。
すなわち、セラミック基板の表面に、所定の回路を形成
する導体パターンとして、Ag−Pd系ペーストをスク
リーン印刷によって印刷する。次に所定の温度で焼成し
、これに例えば、 RuO2系の抵抗ペーストを印刷し
た後、焼成するものである。
する導体パターンとして、Ag−Pd系ペーストをスク
リーン印刷によって印刷する。次に所定の温度で焼成し
、これに例えば、 RuO2系の抵抗ペーストを印刷し
た後、焼成するものである。
しかしこのような従来のものでは、導体ノくターンがA
g −Pd系ペーストによって形成されている0そして
、とのAg −Pd系ペーストは電気抵抗が大きく、ま
た、Agのマイグレーシランに対する対策を必要とする
等の問題があつた。さらに、上記導体パターンは、セラ
ミック基板の表面のみに形成されているため、上記導体
の配線密度の向上には限界がある等の欠点があった0 上記の欠点を改善する方法としては1次のような方法が
知られている。例えば、配線密度を高めるために、導体
ペーストを印刷したグリーンシートを複数枚積層圧着し
て焼成し、多層セラミック基板とする方法であシ、また
。導体パターンの電気抵抗を小さくしたシ、上記のより
なAgのマイグレーシラン対策の改善をするために、セ
ラミック基板の表面に無電解メッキによって導体層を形
成した後、エツチングにより配線パターンを作り出す方
法が知られている。
g −Pd系ペーストによって形成されている0そして
、とのAg −Pd系ペーストは電気抵抗が大きく、ま
た、Agのマイグレーシランに対する対策を必要とする
等の問題があつた。さらに、上記導体パターンは、セラ
ミック基板の表面のみに形成されているため、上記導体
の配線密度の向上には限界がある等の欠点があった0 上記の欠点を改善する方法としては1次のような方法が
知られている。例えば、配線密度を高めるために、導体
ペーストを印刷したグリーンシートを複数枚積層圧着し
て焼成し、多層セラミック基板とする方法であシ、また
。導体パターンの電気抵抗を小さくしたシ、上記のより
なAgのマイグレーシラン対策の改善をするために、セ
ラミック基板の表面に無電解メッキによって導体層を形
成した後、エツチングにより配線パターンを作り出す方
法が知られている。
さらに、上記欠点を改善すると共に、セラミック基板に
抵抗を形成する方法として2例えば、特開昭58−15
3394号公報に示されているような方法が知られてい
る。
抵抗を形成する方法として2例えば、特開昭58−15
3394号公報に示されているような方法が知られてい
る。
この方法の概要について、第2図を参照しながら説明す
る。図において、10はグリーンシートであり、このグ
リーンシート10上に、W(タングステン)導体ペース
ト11と、前記グリーンシートと同一成分の絶縁ペース
ト12とを交互に印刷積層すると共に、スルーホール部
分13にW導体ペーストを充填させながら4層の導体層
と3層の絶縁層を形成する。次に、グリーンシート10
および絶縁ペースト12の焼結と共に、W導体ペースト
11を焼き付け9回路パターンを形成する。
る。図において、10はグリーンシートであり、このグ
リーンシート10上に、W(タングステン)導体ペース
ト11と、前記グリーンシートと同一成分の絶縁ペース
ト12とを交互に印刷積層すると共に、スルーホール部
分13にW導体ペーストを充填させながら4層の導体層
と3層の絶縁層を形成する。次に、グリーンシート10
および絶縁ペースト12の焼結と共に、W導体ペースト
11を焼き付け9回路パターンを形成する。
そして最外層の回路パターン上にNi メッキ層14を
形成した後、抵抗ペースト15を印刷し。
形成した後、抵抗ペースト15を印刷し。
加熱硬化させ、さらに、ワニス16で被榎し、加熱硬化
させることにより、抵抗付の厚膜混成集積回路基板が得
られるものである。なお、導体ペーストとしてWを使用
したのは、グリーンシートの焼成時の高温に耐えられる
導体材料として選定されたものであシ、また。Ni メ
ッキ層を設けたのは、抵抗ペーストとの接続を容易にす
るためである0 〔発明が解決しようとする問題点〕 上記のような抵抗性の厚膜混成集積回路基板においては
、厚膜抵抗の接続される導体がメッキによって形成され
ているため9次のような欠点があった。すなわち、厚膜
抵抗体ペーストは9通常。
させることにより、抵抗付の厚膜混成集積回路基板が得
られるものである。なお、導体ペーストとしてWを使用
したのは、グリーンシートの焼成時の高温に耐えられる
導体材料として選定されたものであシ、また。Ni メ
ッキ層を設けたのは、抵抗ペーストとの接続を容易にす
るためである0 〔発明が解決しようとする問題点〕 上記のような抵抗性の厚膜混成集積回路基板においては
、厚膜抵抗の接続される導体がメッキによって形成され
ているため9次のような欠点があった。すなわち、厚膜
抵抗体ペーストは9通常。
厚膜導体膜と接続導通させることを前提として設計され
ており、前記厚膜導体は1通常1.ガラス成分を含み、
焼成膜は緻密でなく、気孔を有した構造のものである。
ており、前記厚膜導体は1通常1.ガラス成分を含み、
焼成膜は緻密でなく、気孔を有した構造のものである。
これに対して、メッキにより形成した導体膜は、ガラス
成分を含有せず、緻密性は厚膜導体より高い性質をもっ
ている。このため。
成分を含有せず、緻密性は厚膜導体より高い性質をもっ
ている。このため。
ガラス成分を含む厚膜抵抗体とメッキによって形成され
た導体との接触は、不安定となり易く、焼成して得られ
た厚膜抵抗の抵抗値は、パラついたものとなる欠点があ
った0 この発明は、上記の欠点を解するためになされたもので
あシ、抵抗付の厚膜混成集積回路基板において、厚膜抵
抗体と、これを接続する導体との接触を安定なものとし
、焼成後に得られる厚膜抵抗の抵抗値のバラツキを減少
させることを目的としたものである。
た導体との接触は、不安定となり易く、焼成して得られ
た厚膜抵抗の抵抗値は、パラついたものとなる欠点があ
った0 この発明は、上記の欠点を解するためになされたもので
あシ、抵抗付の厚膜混成集積回路基板において、厚膜抵
抗体と、これを接続する導体との接触を安定なものとし
、焼成後に得られる厚膜抵抗の抵抗値のバラツキを減少
させることを目的としたものである。
上記の目的を達成するため、この発明は、セラミック基
板の表面に形成された導体回路パターンに厚膜抵抗を接
続する時、前記厚膜抵抗と接触する前記導体回路パター
ンの導体をCuを主成分とする導体ペーストで形成子る
ことにょシ、厚膜抵抗と前記導体との接触を安定したも
のとするものである。
板の表面に形成された導体回路パターンに厚膜抵抗を接
続する時、前記厚膜抵抗と接触する前記導体回路パター
ンの導体をCuを主成分とする導体ペーストで形成子る
ことにょシ、厚膜抵抗と前記導体との接触を安定したも
のとするものである。
以下、この発明の実施例を第1図に基づいて説明する。
第1図はこの発明の実施例を示す厚膜混成集積回路基板
の製造方法を示した図である。第1回置において、1は
、絶縁ペースト2と導体ペースト3から成るセラミック
基板であシ2次のようにして製造されるものである。す
なわち、アルミナのようなセラミックのグリーンシート
、上に。
の製造方法を示した図である。第1回置において、1は
、絶縁ペースト2と導体ペースト3から成るセラミック
基板であシ2次のようにして製造されるものである。す
なわち、アルミナのようなセラミックのグリーンシート
、上に。
W(タングステン) 、 Mo (モリブデン)等の高
融点金属を主成分とする導体ペースト3.及び上記グリ
ーンシートと同一成分の絶縁ペースト2とを交互に印刷
積層するか、または、導体ペースト3を印刷したグリー
ンシートを複数枚圧着積層した後焼成して上記セラミッ
ク基板1が得られるものである。なお1図では、多層セ
ラミック基板の一部を断面図として示したが、上記のセ
ラミック基板1は、グリーンシート上に導体ペーストを
印刷した後、焼成した単層のものでもよい。
融点金属を主成分とする導体ペースト3.及び上記グリ
ーンシートと同一成分の絶縁ペースト2とを交互に印刷
積層するか、または、導体ペースト3を印刷したグリー
ンシートを複数枚圧着積層した後焼成して上記セラミッ
ク基板1が得られるものである。なお1図では、多層セ
ラミック基板の一部を断面図として示したが、上記のセ
ラミック基板1は、グリーンシート上に導体ペーストを
印刷した後、焼成した単層のものでもよい。
次に、第1図の)に示したように、セラミック基板1の
最外層に露出した導体層表面にNiまたはCuのような
金属メッキ層4°を形成する。この金属メッキ層4は、
第1回置に示したセラミック基板1の表面に無電解によ
るCuメッキを行なった後、必要に応じて電解Cuメッ
キを行ない、その後、エツチング処理により、所定の回
路パターンを形成するようにしてもよい。
最外層に露出した導体層表面にNiまたはCuのような
金属メッキ層4°を形成する。この金属メッキ層4は、
第1回置に示したセラミック基板1の表面に無電解によ
るCuメッキを行なった後、必要に応じて電解Cuメッ
キを行ない、その後、エツチング処理により、所定の回
路パターンを形成するようにしてもよい。
次に第1図0に示したように、導体回路パターンを形成
する上記金属メッキ層4と電気的に接続するように、金
属メッキ層4の上層にCuを主成分とする導体ペースト
5を印刷した後2例えばN2ガスのような中性の雰囲気
で焼成する。
する上記金属メッキ層4と電気的に接続するように、金
属メッキ層4の上層にCuを主成分とする導体ペースト
5を印刷した後2例えばN2ガスのような中性の雰囲気
で焼成する。
この処理の後、第1図倶に示したように、前記導体ペー
スト5と電気的に接続されるように、抵抗ペースト6を
印刷した後、中性の雰囲気で焼成する。この場合、抵抗
ペーストとしては、 LaB、系。
スト5と電気的に接続されるように、抵抗ペースト6を
印刷した後、中性の雰囲気で焼成する。この場合、抵抗
ペーストとしては、 LaB、系。
5n02系または8 r Rub、系等のペーストが使
用できる。
用できる。
このようにして得られた厚膜混成集積回路基板における
厚膜抵抗の抵抗値を計測し1次の表に示すデータが得ら
れた。
厚膜抵抗の抵抗値を計測し1次の表に示すデータが得ら
れた。
第1表は、第2図に示したような従来の厚膜混成集積回
路における厚膜抵抗の抵抗値に関するデータを示したも
のであシ、第2表、第3表は、第1図に示したこの発明
の厚膜混成集積回路における厚膜抵抗の抵抗値に関する
データを示したものである。また、第4表は、参考例と
して示したものでアシ、第1図に示したCuを主成分と
する導体ペースト5のかわシとして、 Cuメッキを
施した場合の厚膜抵抗の抵抗値に関するデータを示した
ものである。
路における厚膜抵抗の抵抗値に関するデータを示したも
のであシ、第2表、第3表は、第1図に示したこの発明
の厚膜混成集積回路における厚膜抵抗の抵抗値に関する
データを示したものである。また、第4表は、参考例と
して示したものでアシ、第1図に示したCuを主成分と
する導体ペースト5のかわシとして、 Cuメッキを
施した場合の厚膜抵抗の抵抗値に関するデータを示した
ものである。
第2表は抵抗値の小さな場合を示し、抵抗体ペーストと
して米国のDu Pont社製抵抗ペースト品番640
4 (導電相としてLaB−含有)を使用した。
して米国のDu Pont社製抵抗ペースト品番640
4 (導電相としてLaB−含有)を使用した。
第3表は抵抗値の大きな場合を示し、抵抗体ペーストと
して同じ(Du Pont社製抵抗ペースト品番641
5 (導電相としてSn酸化物含有)を使用した。
して同じ(Du Pont社製抵抗ペースト品番641
5 (導電相としてSn酸化物含有)を使用した。
なお、ペースト品番6404の公称シート抵抗値はIO
KΩ/口、ペースト品番6415の公称シート抵抗値は
100にΩ/口である。
KΩ/口、ペースト品番6415の公称シート抵抗値は
100にΩ/口である。
以下余白
第1表
(至) n:テスト個数 5c:平均値σ:標準
偏差 Cv:変動係数eV : ?+ 第2表 に)抵抗ペースト材料: Du Pon を社製抵抗ペースト品番6404第3表 ■ 抵抗ペースト材料: 第4表 誓翁 抵抗ペーストと接する導体として、従来のNi
メッキ上に、さらにCuメッキ(Cuペーストによる厚
膜導体ではない)を用いた例。
偏差 Cv:変動係数eV : ?+ 第2表 に)抵抗ペースト材料: Du Pon を社製抵抗ペースト品番6404第3表 ■ 抵抗ペースト材料: 第4表 誓翁 抵抗ペーストと接する導体として、従来のNi
メッキ上に、さらにCuメッキ(Cuペーストによる厚
膜導体ではない)を用いた例。
これらの表により明らかなように、第1表の従来例によ
れば、5回の実験の結果得られた抵抗体の抵抗値は公称
シート抵抗値より計算された値(目標値)よシも大きく
、かつバラツキも非常に大きいが、第2表、第3表によ
れば本発明では目標値に近い値が得られ、またバラツキ
も小さい。
れば、5回の実験の結果得られた抵抗体の抵抗値は公称
シート抵抗値より計算された値(目標値)よシも大きく
、かつバラツキも非常に大きいが、第2表、第3表によ
れば本発明では目標値に近い値が得られ、またバラツキ
も小さい。
抵抗値の目標値からのズレも抵抗体の形状による影響で
説明で色る範囲である。
説明で色る範囲である。
また第4宍の参考例に示した高融点金属にCuメッキを
施した場合に比較してもバラツキの小さいことがわかる
。
施した場合に比較してもバラツキの小さいことがわかる
。
以上説明したように、この発明は、厚膜混成集積回路基
板における厚膜抵抗をCuを主成分とする導体ペースト
を印11して形成した厚膜導体と接続するようにしたか
ら、その接触が安定なものとなる。このため、上記第1
表乃至第4表にデータを示したように、従来のものと比
較して、焼成後に得られた厚膜抵抗の抵抗値のバラツキ
が減少し。
板における厚膜抵抗をCuを主成分とする導体ペースト
を印11して形成した厚膜導体と接続するようにしたか
ら、その接触が安定なものとなる。このため、上記第1
表乃至第4表にデータを示したように、従来のものと比
較して、焼成後に得られた厚膜抵抗の抵抗値のバラツキ
が減少し。
良質の厚膜混成集積回路基板が得られる効果がある0
第1図はこの発明の実施例である厚膜混成集積回路基板
の製造方法を示す図、第2図は従来の厚膜混成集積回路
基板の製造方法を説明するための図である。 1・・・セラミック基板。 2・・・絶縁ペースト。 3・・・導体ペースト。 4・・・金属メッキ層。 5・・・Cuを主成分とする導体ペースト。 6・・・抵抗ペースト。 特許出願人 ティーディーケイ株式会社代理人弁理士
山 谷−晧 榮 第1図(B) 第1図(Q) 第1図(D)
の製造方法を示す図、第2図は従来の厚膜混成集積回路
基板の製造方法を説明するための図である。 1・・・セラミック基板。 2・・・絶縁ペースト。 3・・・導体ペースト。 4・・・金属メッキ層。 5・・・Cuを主成分とする導体ペースト。 6・・・抵抗ペースト。 特許出願人 ティーディーケイ株式会社代理人弁理士
山 谷−晧 榮 第1図(B) 第1図(Q) 第1図(D)
Claims (4)
- (1)セラミック基板の表面に導体回路パターンを金属
メッキにより形成し、次いでこの金属メッキに接続して
Cuを主成分とする導体ペーストを印刷した後、中性雰
囲気で焼成し、それから前記Cuを主成分とする導体ペ
ーストと接続するように、抵抗ペーストを印刷して形成
した後、中性雰囲気で焼成することを特徴とする厚膜混
成集積回路基板の製造方法。 - (2)上記セラミック基板の表面に導体回路パターンを
金属メッキにより形成する方法として、セラミックグリ
ーンシート上に導体パターンを印刷した後、焼成して形
成した単層基板または多層基板の最外層に露出した導体
層表面に、NiまたはCuのメッキを行なう方法を用い
たことを特徴とする特許請求の範囲第1項記載の厚膜混
成集積回路基板の製造方法。 - (3)上記セラミック基板の表面に導体回路パターンを
金属メッキにより形成する方法として、セラミック基板
の表面に、無電解によるCuメッキを行ない、必要に応
じて電解Cuメッキを施した後、エッチングにより回路
パターンを形成する方法を用いたことを特徴とする特許
請求の範囲第1項記載の厚膜混成集積回路基板の製造方
法。 - (4)上記抵抗ペーストとして、LaB_6系、SnO
_2系、またはSrRuO_3系のペーストを用いたこ
とを特徴とする特許請求の範囲第1項記載の厚膜混成集
積回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61293021A JPS63144554A (ja) | 1986-12-09 | 1986-12-09 | 厚膜混成集積回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61293021A JPS63144554A (ja) | 1986-12-09 | 1986-12-09 | 厚膜混成集積回路基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63144554A true JPS63144554A (ja) | 1988-06-16 |
Family
ID=17789456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61293021A Pending JPS63144554A (ja) | 1986-12-09 | 1986-12-09 | 厚膜混成集積回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63144554A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02202089A (ja) * | 1989-01-31 | 1990-08-10 | Matsushita Electric Ind Co Ltd | 銅厚膜抵抗体回路 |
JPH02252291A (ja) * | 1989-03-27 | 1990-10-11 | Ngk Insulators Ltd | 多層配線基板の製造方法 |
JPH04349690A (ja) * | 1991-05-27 | 1992-12-04 | Kyocera Corp | 回路基板 |
JPH04369288A (ja) * | 1991-06-17 | 1992-12-22 | Kyocera Corp | 回路基板 |
JP2015179721A (ja) * | 2014-03-19 | 2015-10-08 | 株式会社ノリタケカンパニーリミテド | 回路基板と回路基板用の導体ペースト |
JP2016092126A (ja) * | 2014-10-31 | 2016-05-23 | 株式会社ノリタケカンパニーリミテド | 回路基板と回路基板用の導体ペースト |
WO2020045436A1 (ja) * | 2018-08-28 | 2020-03-05 | 京セラ株式会社 | 配線基板および電子装置 |
-
1986
- 1986-12-09 JP JP61293021A patent/JPS63144554A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02202089A (ja) * | 1989-01-31 | 1990-08-10 | Matsushita Electric Ind Co Ltd | 銅厚膜抵抗体回路 |
JPH02252291A (ja) * | 1989-03-27 | 1990-10-11 | Ngk Insulators Ltd | 多層配線基板の製造方法 |
JPH04349690A (ja) * | 1991-05-27 | 1992-12-04 | Kyocera Corp | 回路基板 |
JPH04369288A (ja) * | 1991-06-17 | 1992-12-22 | Kyocera Corp | 回路基板 |
JP2015179721A (ja) * | 2014-03-19 | 2015-10-08 | 株式会社ノリタケカンパニーリミテド | 回路基板と回路基板用の導体ペースト |
JP2016092126A (ja) * | 2014-10-31 | 2016-05-23 | 株式会社ノリタケカンパニーリミテド | 回路基板と回路基板用の導体ペースト |
WO2020045436A1 (ja) * | 2018-08-28 | 2020-03-05 | 京セラ株式会社 | 配線基板および電子装置 |
JPWO2020045436A1 (ja) * | 2018-08-28 | 2021-08-26 | 京セラ株式会社 | 配線基板および電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4464420A (en) | Ceramic multilayer circuit board and a process for manufacturing the same | |
JPS63144554A (ja) | 厚膜混成集積回路基板の製造方法 | |
JPH01248593A (ja) | セラミック多層配線基板 | |
US5700338A (en) | Method of manufacturing resistor integrated in sintered body and method of manufacturing multilayer ceramic electronic component | |
JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
JP2816742B2 (ja) | 回路基板 | |
JP2931910B2 (ja) | 回路基板 | |
JP2842711B2 (ja) | 回路基板 | |
JPH1097954A (ja) | 積層チップ形のcrフィルタおよびcrフィルタアレイ | |
JPH0494517A (ja) | 積層インダクタの製造方法 | |
JPH09246004A (ja) | 抵抗器とその製造方法 | |
JPH01120802A (ja) | 抵抗内蔵電子部品の製造方法 | |
JP2798566B2 (ja) | 回路基板の製造方法 | |
JPS6029240B2 (ja) | セラミック回路基板の製法 | |
JP2842710B2 (ja) | 回路基板 | |
JPH1098244A (ja) | 厚膜回路基板及びその製造方法 | |
JPH0430172B2 (ja) | ||
JP2738603B2 (ja) | 回路基板 | |
JPH1097953A (ja) | 積層チップ形crフィルタおよびそのアレイ | |
JP2842707B2 (ja) | 回路基板 | |
JPS6263488A (ja) | 厚膜基板の製造方法 | |
JPH02273986A (ja) | 厚膜回路基板 | |
JPH0783180B2 (ja) | セラミック多層基板とその製造方法 | |
JPH07320534A (ja) | 厚膜導体およびその形成方法ならびにその使用方法 | |
JPH04326702A (ja) | 電子部品 |