JPS6029240B2 - セラミック回路基板の製法 - Google Patents
セラミック回路基板の製法Info
- Publication number
- JPS6029240B2 JPS6029240B2 JP14405077A JP14405077A JPS6029240B2 JP S6029240 B2 JPS6029240 B2 JP S6029240B2 JP 14405077 A JP14405077 A JP 14405077A JP 14405077 A JP14405077 A JP 14405077A JP S6029240 B2 JPS6029240 B2 JP S6029240B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- ceramic
- conductor
- fired
- firing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Insulated Conductors (AREA)
Description
本発明はセラミック回路基板に関し、特にセラミック生
シートと導体ペーストが一体焼成される方式のセラミッ
ク多層回路板の製法に関するものである。 セラミック多層回路板を得る方式には、セラミック焼成
基板上に導体ペーストとセラミック材質の絶縁体ペース
トを交互に印刷・焼成し、これを繰返して導体回路層と
絶縁体層が交互に多層化させる方式と、セラミック生シ
ート（禾焼成）、所謂グリーンシート上に導体ペースト
を印刷し、同様に導体ペーストを印刷された別のグリー
ンシートと共に重ねて多層体とし、この末焼成多層体を
構成するグリーンシートと導体ペーストを一体に焼成す
る方式とがある。 本発明は後者の方式に有効なものである。 この方式によればセラミック多層回路板を作るのに焼成
工程が一回で済む点で有利であり、又焼成多層回路板が
モノリシック構造をとるため、機械的並びに熱的強度が
大きく、それだけ信頼度が高いという利点がある。しか
し、このセラミック生シートと導体ペーストが一体焼成
される方式では、生シートであるグリーンシートの焼成
に高温度、通常１４００〜１６００
シートと導体ペーストが一体焼成される方式のセラミッ
ク多層回路板の製法に関するものである。 セラミック多層回路板を得る方式には、セラミック焼成
基板上に導体ペーストとセラミック材質の絶縁体ペース
トを交互に印刷・焼成し、これを繰返して導体回路層と
絶縁体層が交互に多層化させる方式と、セラミック生シ
ート（禾焼成）、所謂グリーンシート上に導体ペースト
を印刷し、同様に導体ペーストを印刷された別のグリー
ンシートと共に重ねて多層体とし、この末焼成多層体を
構成するグリーンシートと導体ペーストを一体に焼成す
る方式とがある。 本発明は後者の方式に有効なものである。 この方式によればセラミック多層回路板を作るのに焼成
工程が一回で済む点で有利であり、又焼成多層回路板が
モノリシック構造をとるため、機械的並びに熱的強度が
大きく、それだけ信頼度が高いという利点がある。しか
し、このセラミック生シートと導体ペーストが一体焼成
される方式では、生シートであるグリーンシートの焼成
に高温度、通常１４００〜１６００
〔００〕が必要なの
で同時に焼成される導体ペーストは前記焼成温度より有
意に高い融点を有し、焼成中に蒸発・飛散などの起こら
ない金属材料を導体成分にしていなければならない。 このことから、従来モリブデン（Ｍｏ）、タングステン
（Ｗ）などの高融点材料が導体として用いられている。
しかし、ＭｏとＷは高温では酸化され易いために、酸化
雰囲気での焼成は許されず、従って還元雰囲気での焼成
をよぎなくされている。このため、焼成のための電気炉
、雰囲気を制御するガス等の材料、設備が高価にならざ
るを得ないのが現状である。更には、焼成後のセラミッ
ク多層回路板の表面に後処理として金（Ａｕ）、銀（Ａ
ｇ）等の低抵抗導体材料で酸化雰囲気で焼き付けること
は、回路板上の焼成導体を酸化させる危険性のあること
から許し難い。そこで、酸化雰囲気でセラミックと一体
焼成が許される導体材料が望まれ、それに適した材料と
してパラジウム（Ｐｄ）、白金（Ｐｔ）等が利用されて
いるが、これらの材料は高価であり、比較的電気抵抗が
高い（５０〜１００〔ｍ○／Ｓｇ〕）という欠点がある
。 然るに本発明の目的は、上述の欠点を改善し、酸化雰囲
気、還元雰囲気いづれにおいても焼成することが許容さ
れる比較的安価で且つ電気抵抗値の小さい導体材料を用
いたセラミック多層回路板の製法を提供することにある
。 要するに、本発明によればセラミック基板と、このセラ
ミック基板上に選択的に形成された導体パターンからな
るセラミック回路基板の製法であって、タンタルシリサ
イド（ＴａＳｉ２）を主成分とする導体べ−ストで、セ
ラミック生シートに回路パターンをＥＯ荊する工程と、
スルーホールと回路パターンの形成された生シートを競
層し多層体とする工程と、該多層体を酸化雰囲気で焼成
する工程とを有することを特徴とするセラミック回路基
板の製法が提供される。 ＴａＳｉ２は固有抵抗が８．５〔仏Ｑ−弧〕と低く、高
温の酸化雰囲気において安定しており、セラミック焼成
に必要な１４００〜１６００〔ＯＣ〕の高温焼成で、そ
の重量変化は極めて少ない、即ち蒸気圧が小さい。 本発明の製法の実施例は以下の通りである。 好ましい導体ペースト組成の１例は次表の通りである。
導体べ−スト 上記組成の導体ペーストで、スルーホールの穿設された
セラミック生シートに回路パターンをシルクスクリーン
法によって印刷し、且つスルーホールを埋め、得られた
導体ペーストを含むこの種の生シートを厭次必枚数だけ
積重ねて多層化し、この多層体を１４００〜１６００〔
℃〕の酸化雰囲気で焼成する。 実験によれば、このようにして得られた多層回路板にお
ける導体回路は１０〜２０〔ｍＱ／Ｓｑ〕の面積抵抗を
有していた。 ＷやＭｏを導体材料にした従釆の多層回路板においては
、導体回路の面積抵抗は１５〜３０〔ｍ○／Ｓｑ〕であ
る。従って、本発明に係るセラミック多層回路板におけ
る各層の導体回路は、酸化雰囲気での高温焼成にも拘わ
らず、従来のものより抵抗値が小さく、優れている。 しかも、この多層回路板の場合、その表面層の導体回路
は中間層の導体回路とは別に、一体焼成後に後処理とし
て次のように形成することができる。即ち、一体焼成の
後で、Ａｕ，Ａｇ等の抵抗値の小さい導体材料のペース
トで回路板の表面に回路パターンを印刷し、これを比較
的低い温度の酸化雰囲気で焼成する。この焼成で中間層
のＴａＳｉ２を含む導体回路は酸化されることがなく、
抵抗特性は安定している。この場合、表面層のＡｕ又は
Ａｇ導体回路は２〜５〔ｍＱ／Ｓｑ〕の面積抵抗を有し
ている。又、表面積の導体も中間層の導体も一体焼成し
た場合には、その後処理として表面層導体をメッキ処理
によってその導体抵抗を低下させることも可能である。 なお、本発明に係る導体材料は、従来のような還元雰囲
気で焼成しても何ら支障はない。
で同時に焼成される導体ペーストは前記焼成温度より有
意に高い融点を有し、焼成中に蒸発・飛散などの起こら
ない金属材料を導体成分にしていなければならない。 このことから、従来モリブデン（Ｍｏ）、タングステン
（Ｗ）などの高融点材料が導体として用いられている。
しかし、ＭｏとＷは高温では酸化され易いために、酸化
雰囲気での焼成は許されず、従って還元雰囲気での焼成
をよぎなくされている。このため、焼成のための電気炉
、雰囲気を制御するガス等の材料、設備が高価にならざ
るを得ないのが現状である。更には、焼成後のセラミッ
ク多層回路板の表面に後処理として金（Ａｕ）、銀（Ａ
ｇ）等の低抵抗導体材料で酸化雰囲気で焼き付けること
は、回路板上の焼成導体を酸化させる危険性のあること
から許し難い。そこで、酸化雰囲気でセラミックと一体
焼成が許される導体材料が望まれ、それに適した材料と
してパラジウム（Ｐｄ）、白金（Ｐｔ）等が利用されて
いるが、これらの材料は高価であり、比較的電気抵抗が
高い（５０〜１００〔ｍ○／Ｓｇ〕）という欠点がある
。 然るに本発明の目的は、上述の欠点を改善し、酸化雰囲
気、還元雰囲気いづれにおいても焼成することが許容さ
れる比較的安価で且つ電気抵抗値の小さい導体材料を用
いたセラミック多層回路板の製法を提供することにある
。 要するに、本発明によればセラミック基板と、このセラ
ミック基板上に選択的に形成された導体パターンからな
るセラミック回路基板の製法であって、タンタルシリサ
イド（ＴａＳｉ２）を主成分とする導体べ−ストで、セ
ラミック生シートに回路パターンをＥＯ荊する工程と、
スルーホールと回路パターンの形成された生シートを競
層し多層体とする工程と、該多層体を酸化雰囲気で焼成
する工程とを有することを特徴とするセラミック回路基
板の製法が提供される。 ＴａＳｉ２は固有抵抗が８．５〔仏Ｑ−弧〕と低く、高
温の酸化雰囲気において安定しており、セラミック焼成
に必要な１４００〜１６００〔ＯＣ〕の高温焼成で、そ
の重量変化は極めて少ない、即ち蒸気圧が小さい。 本発明の製法の実施例は以下の通りである。 好ましい導体ペースト組成の１例は次表の通りである。
導体べ−スト 上記組成の導体ペーストで、スルーホールの穿設された
セラミック生シートに回路パターンをシルクスクリーン
法によって印刷し、且つスルーホールを埋め、得られた
導体ペーストを含むこの種の生シートを厭次必枚数だけ
積重ねて多層化し、この多層体を１４００〜１６００〔
℃〕の酸化雰囲気で焼成する。 実験によれば、このようにして得られた多層回路板にお
ける導体回路は１０〜２０〔ｍＱ／Ｓｑ〕の面積抵抗を
有していた。 ＷやＭｏを導体材料にした従釆の多層回路板においては
、導体回路の面積抵抗は１５〜３０〔ｍ○／Ｓｑ〕であ
る。従って、本発明に係るセラミック多層回路板におけ
る各層の導体回路は、酸化雰囲気での高温焼成にも拘わ
らず、従来のものより抵抗値が小さく、優れている。 しかも、この多層回路板の場合、その表面層の導体回路
は中間層の導体回路とは別に、一体焼成後に後処理とし
て次のように形成することができる。即ち、一体焼成の
後で、Ａｕ，Ａｇ等の抵抗値の小さい導体材料のペース
トで回路板の表面に回路パターンを印刷し、これを比較
的低い温度の酸化雰囲気で焼成する。この焼成で中間層
のＴａＳｉ２を含む導体回路は酸化されることがなく、
抵抗特性は安定している。この場合、表面層のＡｕ又は
Ａｇ導体回路は２〜５〔ｍＱ／Ｓｑ〕の面積抵抗を有し
ている。又、表面積の導体も中間層の導体も一体焼成し
た場合には、その後処理として表面層導体をメッキ処理
によってその導体抵抗を低下させることも可能である。 なお、本発明に係る導体材料は、従来のような還元雰囲
気で焼成しても何ら支障はない。
Claims (1)
- １ セラミツク基板と、このセラミツク基板上に選択的
に形成された導体パターンからなるセラミツク回路基板
の製法であつて、タンタルシリサイドを主成分とする導
体ペーストで、セラミツク生シートに回路パターンを印
刷する工程と、スルーホールと回路パターンの形成され
た生シートを積層し多層体とする工程と、該多層体を酸
化雰囲気で焼成する工程とを有することを特徴とするセ
ラミツク回路基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14405077A JPS6029240B2 (ja) | 1977-12-02 | 1977-12-02 | セラミック回路基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14405077A JPS6029240B2 (ja) | 1977-12-02 | 1977-12-02 | セラミック回路基板の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5476976A JPS5476976A (en) | 1979-06-20 |
| JPS6029240B2 true JPS6029240B2 (ja) | 1985-07-09 |
Family
ID=15353146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14405077A Expired JPS6029240B2 (ja) | 1977-12-02 | 1977-12-02 | セラミック回路基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029240B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63210729A (ja) * | 1987-02-27 | 1988-09-01 | Toshiba Eng Co Ltd | 変位計測装置 |
| JPH0334654Y2 (ja) * | 1985-10-28 | 1991-07-23 | ||
| JPWO2016114118A1 (ja) * | 2015-01-13 | 2017-04-27 | 日本特殊陶業株式会社 | 回路基板およびその製造方法 |
-
1977
- 1977-12-02 JP JP14405077A patent/JPS6029240B2/ja not_active Expired
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334654Y2 (ja) * | 1985-10-28 | 1991-07-23 | ||
| JPS63210729A (ja) * | 1987-02-27 | 1988-09-01 | Toshiba Eng Co Ltd | 変位計測装置 |
| JPWO2016114118A1 (ja) * | 2015-01-13 | 2017-04-27 | 日本特殊陶業株式会社 | 回路基板およびその製造方法 |
| JPWO2016114121A1 (ja) * | 2015-01-13 | 2017-04-27 | 日本特殊陶業株式会社 | セラミック基板の製造方法、セラミック基板及び銀系導体材料 |
| JPWO2016114119A1 (ja) * | 2015-01-13 | 2017-04-27 | 日本特殊陶業株式会社 | セラミック基板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5476976A (en) | 1979-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4464420A (en) | Ceramic multilayer circuit board and a process for manufacturing the same | |
| US6984543B2 (en) | Method of producing laminated PTC thermistor | |
| JPS6317357B2 (ja) | ||
| JPS6029240B2 (ja) | セラミック回路基板の製法 | |
| JPS63144554A (ja) | 厚膜混成集積回路基板の製造方法 | |
| JPH0475185B2 (ja) | ||
| JP2816742B2 (ja) | 回路基板 | |
| JP2931910B2 (ja) | 回路基板 | |
| JPH09307205A (ja) | 低温焼成セラミック基板 | |
| JP2001298255A (ja) | 厚膜印刷基板の製造方法 | |
| JPS6346595B2 (ja) | ||
| JPH0362033B2 (ja) | ||
| JPS6318356B2 (ja) | ||
| JPH08242050A (ja) | 配線基板用導電性ペーストおよび配線基板の製造方法 | |
| JPH1098244A (ja) | 厚膜回路基板及びその製造方法 | |
| JPH0783180B2 (ja) | セラミック多層基板とその製造方法 | |
| JPS6011479B2 (ja) | セラミツク多層回路基板の製造方法 | |
| JPS62296599A (ja) | 複合セラミツク多層配線板およびその製造法 | |
| JPH07226587A (ja) | セラミック配線基板 | |
| JPH04307797A (ja) | 多層セラミック回路基板の製造方法 | |
| JPH08242049A (ja) | 多層配線基板用導電性ペースト | |
| JPH0554718B2 (ja) | ||
| JPS6263488A (ja) | 厚膜基板の製造方法 | |
| JPS61164298A (ja) | 複合セラミツク多層配線板及びその製造方法 | |
| JPS62296600A (ja) | 複合セラミツク多層配線板およびその製造法 |