JPH07226587A - セラミック配線基板 - Google Patents
セラミック配線基板Info
- Publication number
- JPH07226587A JPH07226587A JP6231755A JP23175594A JPH07226587A JP H07226587 A JPH07226587 A JP H07226587A JP 6231755 A JP6231755 A JP 6231755A JP 23175594 A JP23175594 A JP 23175594A JP H07226587 A JPH07226587 A JP H07226587A
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- agpd
- conductor
- agpt
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/013—Thick-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Adjustable Resistors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 高速ＬＳＩを搭載するセラミック多層基板に
おいて、表面の実装エリアを広く確保するために、抵抗
体を基板内部に配置する。この内層抵抗について抵抗値
の安定した素子を提供することを目的とする。 【構成】 多層基板中に抵抗素子１としてＲｕＯ2 ，Ｉ
ｒＯ2 ，ＲｈＯ2 ペーストを、又導体配線３としてＡｇ
もしくはＡｇＰｄのペーストをスクリーン印刷する。こ
の際、配線導体３と抵抗素子１の間にＡｇＰｄあるいは
ＡｇＰｔのバリア層２を形成する。その際、バリア層２
に含有されるＡｇは導体配線３に含有されているＡｇよ
りも重量比を低く設定する。バリア層２により、配線導
体を構成するＡｇの抵抗体中への拡散が抑制されて、抵
抗素子の抵抗値が従来よりはるかに安定する。
おいて、表面の実装エリアを広く確保するために、抵抗
体を基板内部に配置する。この内層抵抗について抵抗値
の安定した素子を提供することを目的とする。 【構成】 多層基板中に抵抗素子１としてＲｕＯ2 ，Ｉ
ｒＯ2 ，ＲｈＯ2 ペーストを、又導体配線３としてＡｇ
もしくはＡｇＰｄのペーストをスクリーン印刷する。こ
の際、配線導体３と抵抗素子１の間にＡｇＰｄあるいは
ＡｇＰｔのバリア層２を形成する。その際、バリア層２
に含有されるＡｇは導体配線３に含有されているＡｇよ
りも重量比を低く設定する。バリア層２により、配線導
体を構成するＡｇの抵抗体中への拡散が抑制されて、抵
抗素子の抵抗値が従来よりはるかに安定する。
Description
【０００１】
【産業上の利用分野】本発明は高速ＬＳＩ素子を搭載す
る、内層抵抗を有したセラミック配線基板に関するもの
である。
る、内層抵抗を有したセラミック配線基板に関するもの
である。
【０００２】
【従来の技術】近年、コンピュータ、通信機器に対する
小型化、軽量化、多機能化、高密度化が要求される中
で、半導体チップの高集積化や電子部品の小型化と共に
これらを相互に配線する実装技術の重要性も増してきて
いる。特に最近では、より実装面積をかせぐために、抵
抗体部品を表面実装するかわりに、抵抗体素子を基板内
部に形成する技術も開発されつつある。
小型化、軽量化、多機能化、高密度化が要求される中
で、半導体チップの高集積化や電子部品の小型化と共に
これらを相互に配線する実装技術の重要性も増してきて
いる。特に最近では、より実装面積をかせぐために、抵
抗体部品を表面実装するかわりに、抵抗体素子を基板内
部に形成する技術も開発されつつある。
【０００３】これらの形成方法としては、Ａｇ、ＡｇＰ
ｄ配線導体の形成法と同様にスクリーン印刷法によりグ
リーンシート上に描画され、それらのグリーンシートを
積層後、８００〜９００℃にて焼成するものである。
ｄ配線導体の形成法と同様にスクリーン印刷法によりグ
リーンシート上に描画され、それらのグリーンシートを
積層後、８００〜９００℃にて焼成するものである。
【０００４】しかしながら、一般にＡｇ原子は拡散しや
すい性質であるために、８００〜９００℃の高温におい
ては配線導体中のＡｇが抵抗体中に拡散してしまい、抵
抗値がきわめて不安定であるという問題点があった。こ
の問題を解決する手段としては、例えば特開昭５９−７
５６０３号公報には、抵抗体の長手方向中間部を側縁か
らくぼませた形状に形成して、拡散の影響を受けない中
間部で抵抗値を大きく取るようにした構成が開示されて
いる。特開昭６０−２５３１０７号公報には、Ａｇの拡
散防止層としてＰｄ，Ｒｕ，Ｎｉ，Ａｕ，Ｃｏを組み合
わせた合金よりなる中間層を設けると言った構成が記載
されている。特開平１−１３６３０２号公報には、Ａｇ
電極とＲｕＯ2 系抵抗体との膜間に抵抗体の１０分の１
以下の抵抗率のＡｇを含有しない抵抗皮膜を介在させる
ことによってＡｇの拡散をこの層で止めるという構成が
記載されている（但し、具体的な材料は記載されていな
い）。又、特開平４−３４２１０１号公報には、Ａｇ電
極を用いても抵抗体への拡散を少なくするためにＲｕＯ
2 等の導電物に非導電性ガラスおよび有機ビヒクルを含
ませる構成が記載されている。又、拡散を低減するため
に配線導体中のＰｄコンテントを高めると導体抵抗が上
がり、高速性に不利となる。また、当然ペーストコスト
も上昇してしまう。さらに、実開平１−１５８１３６号
公報では、Ａｕ電極とＡｇ電極の間に後述する本発明と
同様のＡｇＰｄ、ＡｇＰｔ電極層を設けて拡散を防止す
るという記述がある。しかし、これは金属−金属間の拡
散防止のケースであり、事実上合金層の形成では完全に
防ぎきれない。本発明は、金属−金属酸化物間の拡散を
合金の酸化しにくい性質を用いて防止しようというもの
であり、全く異なる思想によるものである。
すい性質であるために、８００〜９００℃の高温におい
ては配線導体中のＡｇが抵抗体中に拡散してしまい、抵
抗値がきわめて不安定であるという問題点があった。こ
の問題を解決する手段としては、例えば特開昭５９−７
５６０３号公報には、抵抗体の長手方向中間部を側縁か
らくぼませた形状に形成して、拡散の影響を受けない中
間部で抵抗値を大きく取るようにした構成が開示されて
いる。特開昭６０−２５３１０７号公報には、Ａｇの拡
散防止層としてＰｄ，Ｒｕ，Ｎｉ，Ａｕ，Ｃｏを組み合
わせた合金よりなる中間層を設けると言った構成が記載
されている。特開平１−１３６３０２号公報には、Ａｇ
電極とＲｕＯ2 系抵抗体との膜間に抵抗体の１０分の１
以下の抵抗率のＡｇを含有しない抵抗皮膜を介在させる
ことによってＡｇの拡散をこの層で止めるという構成が
記載されている（但し、具体的な材料は記載されていな
い）。又、特開平４−３４２１０１号公報には、Ａｇ電
極を用いても抵抗体への拡散を少なくするためにＲｕＯ
2 等の導電物に非導電性ガラスおよび有機ビヒクルを含
ませる構成が記載されている。又、拡散を低減するため
に配線導体中のＰｄコンテントを高めると導体抵抗が上
がり、高速性に不利となる。また、当然ペーストコスト
も上昇してしまう。さらに、実開平１−１５８１３６号
公報では、Ａｕ電極とＡｇ電極の間に後述する本発明と
同様のＡｇＰｄ、ＡｇＰｔ電極層を設けて拡散を防止す
るという記述がある。しかし、これは金属−金属間の拡
散防止のケースであり、事実上合金層の形成では完全に
防ぎきれない。本発明は、金属−金属酸化物間の拡散を
合金の酸化しにくい性質を用いて防止しようというもの
であり、全く異なる思想によるものである。
【０００５】
【発明が解決しようとする課題】以上述べた従来技術に
は以下に述べるような問題が存在し、Ａｇ導体と酸化物
抵抗体を用いたときの問題点は未だ解決されていない。
すなわち、特開昭５９−７５６０３号公報に示された技
術においては拡散は全く防止されず抵抗の幅を制御する
ことのみで抵抗値を安定化しようとしているため、Ａｇ
が徐々に拡散することによって抵抗が経時変化するとい
う問題点は全く解決されていなかった。特開昭６０−２
５３１０７号公報に記載されている中間層はいずれも導
体抵抗があがりすぎて高速性に不利となってしまう。特
開平４−３４２１０１号公報に記載されている技術は抵
抗体にガラス等を混入するため、抵抗値の制御が困難で
あるという問題を有している。
は以下に述べるような問題が存在し、Ａｇ導体と酸化物
抵抗体を用いたときの問題点は未だ解決されていない。
すなわち、特開昭５９−７５６０３号公報に示された技
術においては拡散は全く防止されず抵抗の幅を制御する
ことのみで抵抗値を安定化しようとしているため、Ａｇ
が徐々に拡散することによって抵抗が経時変化するとい
う問題点は全く解決されていなかった。特開昭６０−２
５３１０７号公報に記載されている中間層はいずれも導
体抵抗があがりすぎて高速性に不利となってしまう。特
開平４−３４２１０１号公報に記載されている技術は抵
抗体にガラス等を混入するため、抵抗値の制御が困難で
あるという問題を有している。
【０００６】本発明は今までの技術では解決できなかっ
た、Ａｇの拡散による抵抗素子の不安定さを低減し、素
子としての信頼性を高めることを目的とする。
た、Ａｇの拡散による抵抗素子の不安定さを低減し、素
子としての信頼性を高めることを目的とする。
【０００７】
【課題を解決するための手段】本発明は、拡散しやすい
Ａｇ成分のコンテントが高い配線部分と抵抗素子の間に
Ａｇの拡散を防止するバリア層を形成することを特徴と
したものである。ここでバリア層とはＡｇＰｄかＡｇＰ
ｔにより形成されるが、このとき、バリア層におけるＡ
ｇのコンテントは配線導体中のＡｇコンテントより低い
ことが要求される。これはバリア層のＡｇコンテントが
配線導体より高いのでは、バリア層中のＡｇ原子が抵抗
体に拡散してしまいバリア層の機能を果たさなくなって
しまうからである。又、バリア層であるＡｇＰｄ層ある
いはＡｇＰｔ層においては、セラミック基板の焼成中に
ＡｇＰｄ、ＡｇＰｔそれぞれが合金化の反応を進めるた
めに、Ａｇ電極が直接抵抗体に接続されている場合に比
べて、極端にＡｇ原子の拡散が抑制される。これは合金
化されると極端に酸化しにくくなるためである。さら
に、ＡｇＰｄ、ＡｇＰｔのバリア層をこれらの金属粒子
が超薄膜のＳｉＯ2 膜でコーティングされている厚膜ペ
ースト材料を用い焼成し形成することで、ＡｇＰｄとＡ
ｇＰｔ合金バリア層は電気的導通を保ったままＳｉＯ2
の効果で拡散速度を極端に小さくする。このときバリア
層の電気抵抗はＲｕＯ2 の抵抗値に比べれば低いので基
板の高速性には影響を与えない。
Ａｇ成分のコンテントが高い配線部分と抵抗素子の間に
Ａｇの拡散を防止するバリア層を形成することを特徴と
したものである。ここでバリア層とはＡｇＰｄかＡｇＰ
ｔにより形成されるが、このとき、バリア層におけるＡ
ｇのコンテントは配線導体中のＡｇコンテントより低い
ことが要求される。これはバリア層のＡｇコンテントが
配線導体より高いのでは、バリア層中のＡｇ原子が抵抗
体に拡散してしまいバリア層の機能を果たさなくなって
しまうからである。又、バリア層であるＡｇＰｄ層ある
いはＡｇＰｔ層においては、セラミック基板の焼成中に
ＡｇＰｄ、ＡｇＰｔそれぞれが合金化の反応を進めるた
めに、Ａｇ電極が直接抵抗体に接続されている場合に比
べて、極端にＡｇ原子の拡散が抑制される。これは合金
化されると極端に酸化しにくくなるためである。さら
に、ＡｇＰｄ、ＡｇＰｔのバリア層をこれらの金属粒子
が超薄膜のＳｉＯ2 膜でコーティングされている厚膜ペ
ースト材料を用い焼成し形成することで、ＡｇＰｄとＡ
ｇＰｔ合金バリア層は電気的導通を保ったままＳｉＯ2
の効果で拡散速度を極端に小さくする。このときバリア
層の電気抵抗はＲｕＯ2 の抵抗値に比べれば低いので基
板の高速性には影響を与えない。
【０００８】なお、配線がＡｇＰｄもしくはＡｇＰｔの
それぞれにおいて、バリア層はＡｇＰｄもしくはＡｇＰ
ｔのどちらでも採用できることは言うまでもない。
それぞれにおいて、バリア層はＡｇＰｄもしくはＡｇＰ
ｔのどちらでも採用できることは言うまでもない。
【０００９】
【実施例】本発明の実施例を図面に基づき詳細に説明す
る。
る。
【００１０】（実施例１）本発明の多層基板はグリーン
シート法により製造される。原料のアルミナ粉末とホウ
ケイ酸ガラス粉末をそれぞれ０．８〜１．２μm 、１〜
３μm のサイズに制御し、これらを重量比５０：５０で
混合する。この粉末を有機ビヒクルと共に混練し、スラ
リー状にとする。次にスリップキャスティング成膜法に
より所望の厚みのグリーンシートを作製し、スルーホー
ル形成、ヴィア充填、配線パターン印刷を行う。
シート法により製造される。原料のアルミナ粉末とホウ
ケイ酸ガラス粉末をそれぞれ０．８〜１．２μm 、１〜
３μm のサイズに制御し、これらを重量比５０：５０で
混合する。この粉末を有機ビヒクルと共に混練し、スラ
リー状にとする。次にスリップキャスティング成膜法に
より所望の厚みのグリーンシートを作製し、スルーホー
ル形成、ヴィア充填、配線パターン印刷を行う。
【００１１】配線パターン印刷を行う配線導体用ペース
トはＡｇあるいはＡｇＰｄ導体である。このとき焼成後
の導体比抵抗を考えれば、少なくとも１０μΩ・cm以下
でなければＷ配線のアルミナ多層基板に対してのメリッ
トがなくなってしまい、したがって、ＡｇＰｄ導体を配
線導体として選択してもＰｄの重量比は５ｗｔ％以下で
ある。
トはＡｇあるいはＡｇＰｄ導体である。このとき焼成後
の導体比抵抗を考えれば、少なくとも１０μΩ・cm以下
でなければＷ配線のアルミナ多層基板に対してのメリッ
トがなくなってしまい、したがって、ＡｇＰｄ導体を配
線導体として選択してもＰｄの重量比は５ｗｔ％以下で
ある。
【００１２】配線パターン形成後に、ＡｇＰｄあるいは
ＡｇＰｔペーストをスクリーン印刷することによりバリ
ア層を形成する。このときバリア層のＡｇの重量比は前
述のように配線導体中のＡｇコンテントより低くなけれ
ばならない。低いほどＡｇの拡散を抑制する。しかし、
逆にＰｄやＰｔのコンテントを高めると当然材料コスト
は上昇し、また、バリア層の抵抗値も無視できなくなる
ことから、バリア層における現実的なＡｇ成分の重量比
の範囲は６０〜９０ｗｔ％までである。
ＡｇＰｔペーストをスクリーン印刷することによりバリ
ア層を形成する。このときバリア層のＡｇの重量比は前
述のように配線導体中のＡｇコンテントより低くなけれ
ばならない。低いほどＡｇの拡散を抑制する。しかし、
逆にＰｄやＰｔのコンテントを高めると当然材料コスト
は上昇し、また、バリア層の抵抗値も無視できなくなる
ことから、バリア層における現実的なＡｇ成分の重量比
の範囲は６０〜９０ｗｔ％までである。
【００１３】バリア層を形成後に抵抗体ペーストを印刷
し、積層後、８００〜９００℃の範囲の所定の温度で焼
成を行う。
し、積層後、８００〜９００℃の範囲の所定の温度で焼
成を行う。
【００１４】このようにして製造した多層基板におい
て、１００mm□の基板中に７個の内装抵抗を形成し、実
際に抵抗値を測定して本発明の効果を確認したものが、
表１である（それぞれの抵抗をＴ−１，Ｔ−２……Ｔ−
７と示す）。なお、図１は本発明のバリア層の形成部分
を模式的に描いたものである。抵抗の大きさ０．５mm□
で全て等しく５０Ωをねらっているものである。実用に
耐えうるのは、５０±２０Ωまでである。表１より バリア層を設けないと抵抗値のばらつきは±２０Ωよ
り大きい。 導体層のＡｇコンテントがバリア層のＡｇコンテント
より高いと抵抗値のばらつきは±２０Ωより大きい。 ことが確認できた。
て、１００mm□の基板中に７個の内装抵抗を形成し、実
際に抵抗値を測定して本発明の効果を確認したものが、
表１である（それぞれの抵抗をＴ−１，Ｔ−２……Ｔ−
７と示す）。なお、図１は本発明のバリア層の形成部分
を模式的に描いたものである。抵抗の大きさ０．５mm□
で全て等しく５０Ωをねらっているものである。実用に
耐えうるのは、５０±２０Ωまでである。表１より バリア層を設けないと抵抗値のばらつきは±２０Ωよ
り大きい。 導体層のＡｇコンテントがバリア層のＡｇコンテント
より高いと抵抗値のばらつきは±２０Ωより大きい。 ことが確認できた。
【００１５】
【表１】
【００１６】（実施例２）さらにＡｇＰｄ、ＡｇＰｔペ
ースト材料の製造において、これら金属粉末と有機ビヒ
クルを３本ロールにより混練する際に有機シリケートも
一緒に混練する。この有機シリケートは基板焼成中に酸
化し、金属粉末表面に極めて薄いＳｉＯ2酸化膜層を形
成する。この場合には、拡散抑制効果がさらに向上し バリア層のＡｇＰｄ、ＡｇＰｔをＳｉＯ2 コーティン
グすることで抵抗のばらつきは±１０Ω以下に低減でき
る。 ことが確認できた。
ースト材料の製造において、これら金属粉末と有機ビヒ
クルを３本ロールにより混練する際に有機シリケートも
一緒に混練する。この有機シリケートは基板焼成中に酸
化し、金属粉末表面に極めて薄いＳｉＯ2酸化膜層を形
成する。この場合には、拡散抑制効果がさらに向上し バリア層のＡｇＰｄ、ＡｇＰｔをＳｉＯ2 コーティン
グすることで抵抗のばらつきは±１０Ω以下に低減でき
る。 ことが確認できた。
【００１７】
【表２】
【００１８】
【発明の効果】以上説明したように本発明は、抵抗素子
を内装するガラスセラミック多層基板において、導体と
抵抗素子の間にＡｇ拡散防止層を設けることで、特性の
安定した内装抵抗を得ることができるという効果を有す
る。
を内装するガラスセラミック多層基板において、導体と
抵抗素子の間にＡｇ拡散防止層を設けることで、特性の
安定した内装抵抗を得ることができるという効果を有す
る。
【図１】本発明のバリア層の形成部分の模式図である。
１ 抵抗素子 ２ バリア層 ３ 導体配線
Claims (3)
- 【請求項１】Ａｇを配線導体とし、ＲｕＯ2 、Ｉｒ
Ｏ2 、ＲｈＯ2 より選ばれる酸化物系抵抗体を内装する
セラミック配線基板において、配線導体と抵抗体の間
に、ＡｇＰｄもしくはＡｇＰｔよりなるバリア層を有す
ることを特徴とするセラミック配線基板。 - 【請求項２】ＡｇＰｄもしくはＡｇＰｔを配線導体と
し、ＲｕＯ2 、ＩｒＯ2 、ＲｈＯ2 より選ばれる酸化物
系抵抗体を内装するセラミック配線基板において、配線
導体と抵抗体の間に、Ａｇ成分の重量比が配線導体のＡ
ｇＰｄにおけるＡｇ成分の重量比よりも低いＡｇＰｄ、
もしくはＡｇＰｔよりなるバリア層を有することを特徴
とするセラミック配線基板。 - 【請求項３】ＡｇＰｄ、ＡｇＰｔよりなるバリア層が、
ＡｇＰｄ、ＡｇＰｔの金属粒子にＳｉＯ2 コーティング
された粒子を用いた厚膜導体ペースト材料の焼成により
形成されたことを特徴とする請求項１ないし２記載のセ
ラミック配線基板。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6231755A JP2674523B2 (ja) | 1993-12-16 | 1994-09-27 | セラミック配線基板とその製造方法 |
| CA002137388A CA2137388C (en) | 1993-12-16 | 1994-12-06 | Ceramic substrate for semiconductor device |
| DE69417173T DE69417173T2 (de) | 1993-12-16 | 1994-12-08 | Keramiksubstrat für Halbleitervorrichtung |
| EP94119449A EP0658932B1 (en) | 1993-12-16 | 1994-12-08 | Ceramic substrate for semiconductor device |
| KR1019940034488A KR0146916B1 (ko) | 1993-12-16 | 1994-12-15 | 반도체 장치용 세라믹 배선기판 |
| AU80473/94A AU688402B2 (en) | 1993-12-16 | 1994-12-15 | Ceramic substrate for semiconductor device |
| US08/823,042 US5757062A (en) | 1993-12-16 | 1997-03-21 | Ceramic substrate for semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31620593 | 1993-12-16 | ||
| JP5-316205 | 1993-12-16 | ||
| JP6231755A JP2674523B2 (ja) | 1993-12-16 | 1994-09-27 | セラミック配線基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226587A true JPH07226587A (ja) | 1995-08-22 |
| JP2674523B2 JP2674523B2 (ja) | 1997-11-12 |
Family
ID=26530073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6231755A Expired - Lifetime JP2674523B2 (ja) | 1993-12-16 | 1994-09-27 | セラミック配線基板とその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5757062A (ja) |
| EP (1) | EP0658932B1 (ja) |
| JP (1) | JP2674523B2 (ja) |
| KR (1) | KR0146916B1 (ja) |
| AU (1) | AU688402B2 (ja) |
| CA (1) | CA2137388C (ja) |
| DE (1) | DE69417173T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7279217B2 (en) * | 2004-05-24 | 2007-10-09 | Tdk Corporation | Multilayer ceramic device, method for manufacturing the same, and ceramic device |
| US20060009036A1 (en) * | 2004-07-12 | 2006-01-12 | Bacher Rudolph J | High thermal cycle conductor system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6489495A (en) * | 1987-09-30 | 1989-04-03 | Noritake Co Ltd | Composite multilayer substrate for hybrid ic |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975603A (ja) * | 1982-10-23 | 1984-04-28 | 松下電器産業株式会社 | 印刷抵抗 |
| US4503090A (en) * | 1983-02-23 | 1985-03-05 | At&T Bell Laboratories | Thick film resistor circuits |
| JPS6048201U (ja) * | 1983-09-09 | 1985-04-04 | ティーディーケイ株式会社 | 正特性サ−ミスタ装置 |
| JPS60226156A (ja) * | 1984-04-25 | 1985-11-11 | Murata Mfg Co Ltd | ハイブリツドｉｃ |
| JPS60253107A (ja) * | 1984-05-28 | 1985-12-13 | 古河電気工業株式会社 | 耐熱性Ａｇ被覆導体 |
| ATE35344T1 (de) * | 1985-01-17 | 1988-07-15 | Siemens Bauelemente Ohg | Spannungsabhaengiger elektrischer widerstand (varistor). |
| US4695504A (en) * | 1985-06-21 | 1987-09-22 | Matsushita Electric Industrial Co., Ltd. | Thick film resistor composition |
| CA1264871A (en) * | 1986-02-27 | 1990-01-23 | Makoto Hori | Positive ceramic semiconductor device with silver/palladium alloy electrode |
| JPS62265796A (ja) * | 1986-05-14 | 1987-11-18 | 株式会社住友金属セラミックス | セラミツク多層配線基板およびその製造法 |
| JPH01136302A (ja) * | 1987-11-24 | 1989-05-29 | Sumitomo Metal Mining Co Ltd | 厚膜抵抗器 |
| US4985377A (en) * | 1987-12-14 | 1991-01-15 | Matsushita Electric Industrial Co., Ltd. | Glaze resistor |
| JPH0735675B2 (ja) * | 1987-12-15 | 1995-04-19 | 積水化学工業株式会社 | ２階建木質ユニット建物 |
| JPH0812801B2 (ja) * | 1988-01-11 | 1996-02-07 | 株式会社日立製作所 | ハイブリットｉｃ用基板とそれを用いたハイブリットｉｃ及びその装置 |
| JPH01133701U (ja) * | 1988-03-07 | 1989-09-12 | ||
| EP0363552B1 (en) * | 1988-07-27 | 1993-10-13 | Tanaka Kikinzoku Kogyo K.K. | Process for preparing metal particles |
| US5264272A (en) * | 1989-06-09 | 1993-11-23 | Asahi Glass Company Ltd. | Resistor paste and ceramic substrate |
| US5033666A (en) * | 1990-04-12 | 1991-07-23 | E. I. Du Pont De Nemours And Company | Process for brazing metallized components to ceramic substrates |
| JPH04342101A (ja) * | 1991-05-17 | 1992-11-27 | Sumitomo Metal Mining Co Ltd | 厚膜抵抗体組成物および厚膜抵抗体形成方法 |
| JP3112328B2 (ja) * | 1992-01-29 | 2000-11-27 | ローム株式会社 | 厚膜チップ抵抗器 |
| US5427853A (en) * | 1993-12-20 | 1995-06-27 | General Motors Corporation | Reinforcement preform, method of making same and reinforced composite made therefrom |
-
1994
- 1994-09-27 JP JP6231755A patent/JP2674523B2/ja not_active Expired - Lifetime
- 1994-12-06 CA CA002137388A patent/CA2137388C/en not_active Expired - Fee Related
- 1994-12-08 DE DE69417173T patent/DE69417173T2/de not_active Expired - Fee Related
- 1994-12-08 EP EP94119449A patent/EP0658932B1/en not_active Expired - Lifetime
- 1994-12-15 KR KR1019940034488A patent/KR0146916B1/ko not_active IP Right Cessation
- 1994-12-15 AU AU80473/94A patent/AU688402B2/en not_active Ceased
-
1997
- 1997-03-21 US US08/823,042 patent/US5757062A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6489495A (en) * | 1987-09-30 | 1989-04-03 | Noritake Co Ltd | Composite multilayer substrate for hybrid ic |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0658932B1 (en) | 1999-03-17 |
| US5757062A (en) | 1998-05-26 |
| DE69417173D1 (de) | 1999-04-22 |
| AU688402B2 (en) | 1998-03-12 |
| DE69417173T2 (de) | 1999-07-29 |
| EP0658932A2 (en) | 1995-06-21 |
| AU8047394A (en) | 1995-06-22 |
| KR950023238A (ko) | 1995-07-28 |
| KR0146916B1 (ko) | 1998-10-01 |
| EP0658932A3 (en) | 1995-11-22 |
| CA2137388A1 (en) | 1995-06-17 |
| CA2137388C (en) | 1998-09-22 |
| JP2674523B2 (ja) | 1997-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4464420A (en) | Ceramic multilayer circuit board and a process for manufacturing the same | |
| JP2003218495A (ja) | 配線基板 | |
| US5169679A (en) | Post-termination apparatus and process for thick film resistors of printed circuit boards | |
| JP2674523B2 (ja) | セラミック配線基板とその製造方法 | |
| US5700338A (en) | Method of manufacturing resistor integrated in sintered body and method of manufacturing multilayer ceramic electronic component | |
| JPS63144554A (ja) | 厚膜混成集積回路基板の製造方法 | |
| JP2001298255A (ja) | 厚膜印刷基板の製造方法 | |
| JP4334659B2 (ja) | セラミック配線基板とその製造方法 | |
| JPH0216004B2 (ja) | ||
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JPS6029240B2 (ja) | セラミック回路基板の製法 | |
| JPH1098244A (ja) | 厚膜回路基板及びその製造方法 | |
| JP2783107B2 (ja) | アルミナ配線基板 | |
| JP3103686B2 (ja) | 多層回路基板 | |
| JPS61164298A (ja) | 複合セラミツク多層配線板及びその製造方法 | |
| JPH0783180B2 (ja) | セラミック多層基板とその製造方法 | |
| JPH11186001A (ja) | 抵抗材料とこれを用いたセラミック積層部品 | |
| JPH0362033B2 (ja) | ||
| JPH05267815A (ja) | セラミックス配線基板及びその製造方法 | |
| JPS63186492A (ja) | 回路基板の製造方法 | |
| JPH04329207A (ja) | 導体組成物および配線基板 | |
| JPS63301405A (ja) | 低温焼成型導電性ペ−スト及び回路基板の製造方法 | |
| JPH08242049A (ja) | 多層配線基板用導電性ペースト | |
| JPH02273986A (ja) | 厚膜回路基板 | |
| JP2004146481A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970617 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |